Übungen zu Rechnerarchitektur – Tomasulo’s Algorithm · 2019. 11. 15. · Informatik 12 | DAES...

Informatik 12 | DAES

Übungen zuÜbungen zu

RechnerarchitekturRechnerarchitektur

– – Tomasulo’s Algorithm –Tomasulo’s Algorithm –

Sommersemester 2017

Jian-Jia ChenFolien von Michael Engel, Björn Bönninghoff,

und Olaf NeugebauerTechnische Universität Dortmund

Lehrstuhl Informatik 12

Entwurfsautomatisierung für Eingebettete Systeme

Verfahren von Tomasulo: PrinzipVerfahren von Tomasulo: Prinzip

Wichtige Hardwarestruktur: Reservation Stations Zugeordnet zu funktionalen Einheiten (i.d.R. eine pro Einheit)‏

Arbeitsweise von Reservation Stations: Puffern Operanden für Befehle (sobald verfügbar geladen)

→ Müssen nicht aus Registern gelesen werden! Ausstehende Operanden verweisen auf Reservation Station, die

Eingabe bereitstellen wird Bei aufeinander folgenden Schreibzugriffen auf Register:

Nur letzter für Aktualisierung des Inhalts verwendet

Falls |Reservation Stations| > |Register| Namenskonflikte lösbar,die Compiler nicht behandeln kann!

Folie 2

Verfahren von Tomasulo: Prinzip (2)Verfahren von Tomasulo: Prinzip (2) Verwendung von Reservation Stations anstelle des zentralen

Registersatzes bewirkt 2 wichtige Eigenschaften:

Konfliktdetektion und Ausführungskontrolle verteilt

Informationen in Reservation Stations bei den funktionellen Einheitenbestimmen, wann Ausführung eines Befehls möglich

Ergebnisse werden direkt zu den funktionellen Einheiten (injeweiliger Reservation Station) weitergereicht

Erweiterte Form des Forwarding

Realisiert implizit Register Renaming

Möglich durch gemeinsamen Ergebnisbus (common data bus)→ Muss ggf. mehrfach vorhanden sein, falls mehr als ein Ergebnis proTakt weiterzuleiten ist

Folie 3

Verfahren von Tomasulo: Prinzip (3)Verfahren von Tomasulo: Prinzip (3)

Grundstruktur einer nachdem Tomasulo-Prinziprealisierten MIPS-FP-Einheit

Nur realisiert:

FP-Ops. und

Load/Store

Load/Store BuffervergleichbarReservationStations

Folie 4

Bearbeitungsphasen (1)Bearbeitungsphasen (1) Ausführung eines Befehls in 3 Bearbeitungsphasen:

1. Issue

Befehl aus Befehlswarteschlange lesen (IF bereits erfolgt)

In Reservation Station der benötigten funktionellen Einheiteintragen, sofern eine frei

Operandenwerte aus Registern lesen (sofern dort vorhanden)

Falls Operanden erst erzeugt, Referenz auf erzeugendeReservation Station eintragen (und Entstehen „beobachten”)

Reservation Stations wie weitere Register behandelt→ WAR und WAW-Konflikte auflösbar(Register Renaming damit implizit erreicht)

Folie 5

Bearbeitungsphasen (2)Bearbeitungsphasen (2)1. Execution

Reservation Stations beobachten Ergebnis-Bus, sofern Operanden noch nicht verfügbar

Neu berechnete Operanden in Reservation Stations eintragen

Sobald alle Operanden verfügbar: Abarbeitung des Befehlsin korrespondierender fkt. Einheit starten

Hinweise: RAW-Konflikte durch datengetriebenes Starten der

Befehlsausführung gelöst („Warten” = Pipeline-Stalls) > 1 Befehle können gleichzeitig ausführbereit werden

Folie 6

Bearbeitungsphasen (2)Bearbeitungsphasen (2)1. Write Results

Ergebnisse werden via Ergebnis-Bus in wartendeReservation Stations und ggf. in Register geschrieben

Schreiben in Register: Nur wenn noch kein logischnachfolgender Schreibzugriff auf das selbe Registervorgemerkt (abschließendes WAW-Handling)

Folie 7

Verfahren von Tomasulo: DatenstrukturenVerfahren von Tomasulo: Datenstrukturen Notation in Anlehnung an Scoreboarding

1. Befehlsstatus: Phase (Issue, ... Write Results) in der sich Befehlbefindet

2. Status der Reservation Stations: Busy: Einheit arbeitend oder nicht Op: Aktuelle Operation Qj, Qk: Reservation Stations, die ggf. Quelloperanden

erzeugen (leer, wenn bereits in Vj/Vk verfügbar)‏ Vj, Vk:Werte der Quelloperanden

Für Load bzw. Store-Puffer: A: Effektive Adresse für Speichertransfer

3. Register-Ergebnis-Status Qi: Reservation Station, die Operation steuert, deren

Ergebnis in aktuellem Register gespeichert werden soll

Folie 8

Tomasulo-Algorithmus: Takt +0Tomasulo-Algorithmus: Takt +0 Befehls-Status

Befehl Issue Execute Write ResultL.D F6,32(R2) + + +L.D F2,96(R3) + +MUL.D F0,F2,F4 +SUB.D F8,F2,F6 +DIV.D F10,F0,F6 +ADD.D F6,F8,F2 +SUB.D F8,F4,F0 +

Status der Reservation StationsName Busy Op Vj Vk Qj Qk ALoad1 neinLoad2 ja Load 96+R3Add1 ja SUB M[32+R2] Load2Add2 ja ADD Add1 Load2Add3 ja SUB F4 Mult1Mult1 ja MUL F4 Load2Mult2 ja DIV M[32+R2] Mult1

Register-Ergebnis-StatusF0 F2 F4 F6 F8 F10 ...

Qi Mult1 Load2 Add2 Add3 Mult2

Folie 9

Tomasulo-Algorithmus: Tomasulo-Algorithmus: Takt +1Takt +1 Befehls-Status

Befehl Issue Execute Write ResultL.D F6,32(R2) + + +L.D F2,96(R3) + + +MUL.D F0,F2,F4 +SUB.D F8,F2,F6 +DIV.D F10,F0,F6 +ADD.D F6,F8,F2 +SUB.D F8,F4,F0 +

Status der Reservation StationsName Busy Op Vj Vk Qj Qk ALoad1 neinLoad2 neinAdd1 ja SUB M[96+R3] M[32+R2] -Add2 ja ADD M[96+R3] Add1 -Add3 ja SUB F4 Mult1Mult1 ja MUL M[96+R3] F4 -Mult2 ja DIV M[32+R2] Mult1

Qi Mult1 - Add2 Add3 Mult2

Folie 10

Befehl Issue Execute Write ResultL.D F6,32(R2) + + +L.D F2,96(R3) + + +MUL.D F0,F2,F4 + 1SUB.D F8,F2,F6 + +DIV.D F10,F0,F6 +ADD.D F6,F8,F2 +SUB.D F8,F4,F0 +

Status der Reservation StationsName Busy Op Vj Vk Qj Qk ALoad1 neinLoad2 neinAdd1 ja SUBAdd2 ja ADD M[96+R3] Add1 Add3 ja SUB F4 Mult1Mult1 ja MUL M[96+R3] F4Mult2 ja DIV M[32+R2] Mult1

Qi Mult1 Add2 Add3 Mult2

Folie 11

Befehl Issue Execute Write ResultL.D F6,32(R2) + + +L.D F2,96(R3) + + +MUL.D F0,F2,F4 + 2SUB.D F8,F2,F6 + + +DIV.D F10,F0,F6 +ADD.D F6,F8,F2 +SUB.D F8,F4,F0 +

Status der Reservation StationsName Busy Op Vj Vk Qj Qk ALoad1 neinLoad2 neinAdd1 neinAdd2 ja ADD ... M[96+R3] - Add3 ja SUB F4 Mult1Mult1 ja MUL M[96+R3] F4Mult2 ja DIV M[32+R2] Mult1

Folie 12

Befehl Issue Execute Write ResultL.D F6,32(R2) + + +L.D F2,96(R3) + + +MUL.D F0,F2,F4 + +SUB.D F8,F2,F6 + + +DIV.D F10,F0,F6 +ADD.D F6,F8,F2 + +SUB.D F8,F4,F0 +

Status der Reservation StationsName Busy Op Vj Vk Qj Qk ALoad1 neinLoad2 neinAdd1 neinAdd2 ja ADD Add3 ja SUB F4 Mult1Mult1 ja MULMult2 ja DIV M[32+R2] Mult1

Folie 13

Befehl Issue Execute Write ResultL.D F6,32(R2) + + +L.D F2,96(R3) + + +MUL.D F0,F2,F4 + + +SUB.D F8,F2,F6 + + +DIV.D F10,F0,F6 +ADD.D F6,F8,F2 + +SUB.D F8,F4,F0 +

Status der Reservation StationsName Busy Op Vj Vk Qj Qk ALoad1 neinLoad2 neinAdd1 neinAdd2 ja ADDAdd3 ja SUB F4 ... -Mult1 neinMult2 ja DIV ... M[32+R2] -

Qi - Add2 Add3 Mult2

Folie 14

Befehl Issue Execute Write ResultL.D F6,32(R2) + + +L.D F2,96(R3) + + +MUL.D F0,F2,F4 + + +SUB.D F8,F2,F6 + + +DIV.D F10,F0,F6 + 1ADD.D F6,F8,F2 + + +SUB.D F8,F4,F0 + +

Status der Reservation StationsName Busy Op Vj Vk Qj Qk ALoad1 neinLoad2 neinAdd1 neinAdd2 nein Add3 ja SUBMult1 neinMult2 ja DIV ... M[32+R2]

Qi Add3 Mult2

Folie 15

Befehl Issue Execute Write ResultL.D F6,32(R2) + + +L.D F2,96(R3) + + +MUL.D F0,F2,F4 + + +SUB.D F8,F2,F6 + + +DIV.D F10,F0,F6 + 2ADD.D F6,F8,F2 + + +SUB.D F8,F4,F0 + + +

Status der Reservation StationsName Busy Op Vj Vk Qj Qk ALoad1 neinLoad2 neinAdd1 neinAdd2 nein Add3 neinMult1 neinMult2 ja DIV ... M[32+R2]

Qi - Mult2

Folie 16

Qi Mult2

Folie 17

Qi Mult2

Folie 18

Qi Mult2

Folie 19

Befehl Issue Execute Write ResultL.D F6,32(R2) + + +L.D F2,96(R3) + + +MUL.D F0,F2,F4 + + +SUB.D F8,F2,F6 + + +DIV.D F10,F0,F6 + +ADD.D F6,F8,F2 + + +SUB.D F8,F4,F0 + + +

Status der Reservation StationsName Busy Op Vj Vk Qj Qk ALoad1 neinLoad2 neinAdd1 neinAdd2 nein Add3 neinMult1 neinMult2 ja DIV

Qi Mult2

Folie 20

Befehl Issue Execute Write ResultL.D F6,32(R2) + + +L.D F2,96(R3) + + +MUL.D F0,F2,F4 + + +SUB.D F8,F2,F6 + + +DIV.D F10,F0,F6 + + +ADD.D F6,F8,F2 + + +SUB.D F8,F4,F0 + + +

Status der Reservation StationsName Busy Op Vj Vk Qj Qk ALoad1 neinLoad2 neinAdd1 neinAdd2 nein Add3 neinMult1 neinMult2 nein

Folie 21

Unterschiede Scoreboarding / TomasuloUnterschiede Scoreboarding / Tomasulo

Scoreboarding Tomasulo

Zentrale Instanz Konfliktdetektion und Ausführungskontrolleverteilt

4 Stufen: issue, read operands, execution, writeresult

3 Stufen: issue, execution, write result

Arbeitet ausschließlich auf phys. Registern Arbeitet auf logischen Registern (registerrenaming)

In jedem Takt wird zentral erfasst, welcheOperanden bekannt sind

Ausstehende Operanden verweisen aufdezentral verteilte reservation stations

Antidaten- (WAR) und Ausgabeabhängigkeiten(WAW) immer durch Stalls gelöst

WAR und WAW gelöst

Folie 22

Tomasulo: Multiple IssueTomasulo: Multiple Issue

Multiple Issue Verbreiterung der Issue-Stufe

Sequentiell in „Mikrotakten“ oder Parallel mit Betrachtung aller Abhängigkeiten

gleichzeitig Verbreiterung des Common Data Bus zum Rückschreiben

Folie 23

Tomasulo: Spekulation Tomasulo: Spekulation

Spekulation Einsatz nur sinnvoll mit Branch-Prediction

(kennen wahrscheinliches Sprungziel vor echterSprungauswertung)

Spekulative Ausführung, Abschluß in-order durch neueCommit-Pipeline-Stufe

Reorder Buffer speichert Register-Ergebnisse Fehlerhaft vorherges. Branch: Ergebnisse verwerfen Korrekt vorherges. Branch: Ergebnisse übernehmen Spekulative Load/Stores: Verzögern

Folie 24

StrukturStruktur

Folie 25

Hardwarestruktur mit Reorder-Buffer (Reorder-Buffer (ROB):

Register Renamingjetzt durch ROBrealisiert

ReservationStations puffernOperation +OperandenzwischenIssue und Beginn derAusführung

Übungen zu Rechnerarchitektur – Tomasulo’s Algorithm · 2019. 11. 15. · Informatik 12 | DAES...

Documents

Transcript of Übungen zu Rechnerarchitektur – Tomasulo’s Algorithm · 2019. 11. 15. · Informatik 12 | DAES...

Parallele Rechnerarchitektur II - Heidelberg University...Parallele Rechnerarchitektur II Stefan Lang Interdisziplinäres Zentrum für Wissenschaftliches Rechnen Universität Heidelberg

Vorlesung Rechnerarchitektur - uni-muenchen.de · 04.06.2020 Vorlesung Rechnerarchitektur - Carsten Hahn 14 Speicherung der Dezimalzahl 1.296.650.323 als 32-Bit-Wert: Binär : 01001101

Algorithm Engineering „Parallele Algorithmen“

Rechnerarchitektur · Arithmetik I

Simulated Annealing Algorithm and Implementation Software ...

Themengebiete „Rechnerarchitektur“1 Themengebiete „Rechnerarchitektur“ • Grundlagen o Rechner o Interne/Externe Architektur o Moore’s Law o Design/Verifikation Gap o Entwurfsprinzipien

3.IDDR: Betriebssysteme, Rechnerarchitektur und Rechentechnik

Rechnerarchitektur computer - was steckt drin? · 2019. 2. 17. · • HP hat im Juni 2014 eine neue Rechnerarchitektur vorgestellt - „The Machine“ • Keine Separaten Register-,

Communications technology laboratory Viterbi-algorithm ...€¦ · Communications technology laboratory Viterbi-algorithm ... in order to ideally obtain the transmission quality of

KA – Rechnerarchitektur I ____________________________________________________________________________________________ ____________________________________________________________________________________________.

Rechnerarchitektur. 2 Teil 1 Das Registermaschinenmodell.

Grundlagen der Rechnerarchitektur - Uni Ulm Aktuelles · Grundlagen der Rechnerarchitektur [CS3100.010] Wintersemester 2014/15 Tobias Scheinert / (Heiko Falk) Institut für Eingebettete

Algorithm Engineering „ Priority Queues“

Rechnerarchitektur,(RA) - TU Dortmund

Algorithm Engineering „Symbolische Suche“

Rechnerarchitektur(RA) · fakultätfürinformatik informatik(12 technische(universität(dortmund Rechnerarchitektur(RA) Sommersemester,2019 Willkommen! Diese(Folien(enthalten(Graphiken(mit

Grundlagen der Rechnerarchitektur - Universität Ulm · Grundlagen der Rechnerarchitektur [CS3100.010] Wintersemester 2014/15 Heiko Falk Institut für Eingebettete Systeme/Echtzeitsysteme

Rechnerarchitektur · Kombinatorische Logik II

Vorlesung Rechnerarchitektur - LMU

Algorithm Selection, Scheduling and Configuration of ...

KA – Rechnerarchitektur I .