© 2006 W. Oberschelp, G. VossenRechneraufbau & Rechnerstrukturen, Folie 12.1

© 2006 W. Oberschelp, G. VossenRechneraufbau & Rechnerstrukturen, Folie 12.2

Kapitel 12: Weitere Prozesssor-Beispiele

© 2006 W. Oberschelp, G. VossenRechneraufbau & Rechnerstrukturen, Folie 12.3

Übersicht

• Zilog-Prozessoren

• Intel-Prozessoren

• Motorola-Prozessoren

• SPARC-Prozessoren

• Eingebettete Prozessoren und Systeme

© 2006 W. Oberschelp, G. VossenRechneraufbau & Rechnerstrukturen, Folie 12.4

12.1 Aufbau eines Z80-Systems.

C lock

verso rgung

C P U

D atenbus

P IO

A dressbus

S teuerungs bus

A

B

S pannungs -

R O M R A MZ 80 -

© 2006 W. Oberschelp, G. VossenRechneraufbau & Rechnerstrukturen, Folie 12.5

12.2 Organisation einer Z80-CPU.

dierer;

S teuerw erk

IR

S pannung, T akt

B efehlsdeco -

S teuerungsbus

C P U -R egis ter

2

A L U

A dress busS

S 1D atenbus

interner B us

© 2006 W. Oberschelp, G. VossenRechneraufbau & Rechnerstrukturen, Folie 12.6

12.3 Architektur des Zilog Z80.

A L U

A dres sbus

S teuerungs bus

IX

IY

S P

P C

H

D

B C

E

L

B '

D '

H '

C '

E '

L '

A

A '

F

F 'IR ,S teuerwerk

dierer,

(inte rner) D atenbus

B efehlsdeco-

© 2006 W. Oberschelp, G. VossenRechneraufbau & Rechnerstrukturen, Folie 12.7

12.4 Blockschaltbild des eZ80.

© 2006 W. Oberschelp, G. VossenRechneraufbau & Rechnerstrukturen, Folie 12.8

12.5 Architektur des Intel 8088.

a llgemeineR egis te r

A L UF lags

S egment-

B efehls -Ze iger

R egis ter

B us -

S teuerung

B efehls -W arte-s chlange

A us führungs -

A

B

CS teuerung

© 2006 W. Oberschelp, G. VossenRechneraufbau & Rechnerstrukturen, Folie 12.9

12.6 Architektur des Intel Pentium I.

© 2006 W. Oberschelp, G. VossenRechneraufbau & Rechnerstrukturen, Folie 12.10

12.7 Architektur des Intel Pentium Pro.

© 2006 W. Oberschelp, G. VossenRechneraufbau & Rechnerstrukturen, Folie 12.11

12.8 Architektur des Intel Pentium 4.

© 2006 W. Oberschelp, G. VossenRechneraufbau & Rechnerstrukturen, Folie 12.12

12.9 Gehäuseanschlüsse des MC68000.

© 2006 W. Oberschelp, G. VossenRechneraufbau & Rechnerstrukturen, Folie 12.13

12.10 Programmier-Modell des MC68000.

© 2006 W. Oberschelp, G. VossenRechneraufbau & Rechnerstrukturen, Folie 12.14

12.11 Status-Register des MC68000.

© 2006 W. Oberschelp, G. VossenRechneraufbau & Rechnerstrukturen, Folie 12.15

12.12 MC68328 DragonBall-Prozessor.

© 2006 W. Oberschelp, G. VossenRechneraufbau & Rechnerstrukturen, Folie 12.16

12.13 MC68VZ328 DragonBall VZ-Prozessor.

© 2006 W. Oberschelp, G. VossenRechneraufbau & Rechnerstrukturen, Folie 12.17

12.14 Übersicht der SPARC-Architektur.

© 2006 W. Oberschelp, G. VossenRechneraufbau & Rechnerstrukturen, Folie 12.18

12.15 Integer Unit der SPARC-Architektur.

© 2006 W. Oberschelp, G. VossenRechneraufbau & Rechnerstrukturen, Folie 12.19

12.16 Architektur des UltraSPARC-Prozessors.

© 2006 W. Oberschelp, G. VossenRechneraufbau & Rechnerstrukturen, Folie 12.20

12.17 Architektur des UltraSPARC III-Prozessors.

© 2006 W. Oberschelp, G. VossenRechneraufbau & Rechnerstrukturen, Folie 12.21

12.18 Eingebettetes System(mit analogen Schnittstellen).

Eingeb.CPU

EingebetteterComputer

Ausgabe

Eingabe

Speicher

analog

analog

© 2006 W. Oberschelp, G. VossenRechneraufbau & Rechnerstrukturen, Folie 12.22

12.19 Aufbau eines CD- bzw. MP3-Spielers.

Speicher

Bildschirm

AudioCPU

Jitter-Speicher

Fehler-Korrektur

Digital-Analog-Wandler

Verstärk

er

…

Mechanik- CPU

analog

analog

Schlitten,Motor

Lesekopf

© 2006 W. Oberschelp, G. VossenRechneraufbau & Rechnerstrukturen, Folie 12.23

12.20 Aufbau einer Digitalkamera.

Bildver-arbeitungs-

ASIC

MCUSpeicher-

karten-Schnittstelle

ASICPCMCIA

LCDKontroll-

ASICLCD

Speicher-karte

256Kx16 DRAM

256Kx16 DRAM

32Kx8 SRAM

Bedienelemente

A/D

SeriellerEEPROM

CMOS Aufnahme

Me

cha

nisch

eB

len

de

© 2006 W. Oberschelp, G. VossenRechneraufbau & Rechnerstrukturen, Folie 12.24

12.21 Prinzip der Harvard-Architektur.

Datenspeicher

Befehlsspeicher

CPUAdresse

Adresse

Daten

Befehle

Register

Program Ctr

© 2006 W. Oberschelp, G. VossenRechneraufbau & Rechnerstrukturen, Folie 12.25

12.22 Tensilica-Ansatz TIE.

Applikation

Instanzbeschrei-bung in TIE

Basis-μPkonfigurieren

ProzessorVHDLRTL

Software- Werkzeuge

Speicher

μP

ASICFluss

Software-CompilationSoftware-

Generator

XtensaProzessor-Generator

**********************

*************** *******Benutzer-

Anforderungen