0.1 Teilprojekt F1: Automatisierter Entwurf analoger und...

Teilprojekt F1: Automatisierter Entwurf analoger und kombiniert analog-digitaler Bau-gruppen

1

0.1 Teilprojekt F1: Automatisierter Entwurf analoger und kom-biniert analog-digitaler Baugruppen

Die im Teilprojekt F1 bearbeitete Thematik umfaßt als ersten Schwerpunkt Untersuchungen zurBeschreibung von analogen und kombiniert analog-digitalen Baugruppen auf hohen Abstrakti-onsebenen mit nachfolgendem „top-down“-Design, d. h. Schaltungsrealisierungen und Layout-generierungen.Der Stand der Forschung auf dem Gebiet des automatisierten Entwurfs wird auf der Grundlagedes von Gajski/Kuhn propagierten Y-Diagramms [GK83] analysiert und charakterisiert. Be-kannte high-level-Syntheseansätze für analoge Baugruppen beschränken sich auf die elektri-sche Beschreibungsdomäne.Statt dessen wird im ersten Schwerpunkt der Teilprojektes der Aspekt der Informationsverar-beitung auch bei der Synthese analoger Komponenten in den Vordergrund gestellt. Die mehr-phasige high-level Synthese für analoge Komponenten basiert auf einem Abstraktionsprinzip,das von einer algorithmischen Darstellung ausgeht. Dadurch wird es möglich, systematisch Ent-wurfsentscheidungen zu treffen. Die für die Synthese analoger Schaltungen gegenwärtig übli-chen Methoden und unterstützenden Werkzeuge wurden berücksichtigt.

Den zweiten Schwerpunkt bildet die automatisierte Layoutsynthese auf der Basis folgenderStrategien:

• „Teleskopierbare Layoutzelle“,• „Analog Master“,• „abutment“-orientierte Layoutstruktur für alternative Systeme der Informationstechnik.

Hierzu wurde ein Werkzeug entwickelt und an ein vorhandenes kommerzielles Design Frame-work angebunden. Entstehen sollen entwurfsunterstützende Werkzeuge, die eine Reihe vonSynthese- und Generierungsmethoden vorwiegend für analoge Systeme bereitstellen und demEntwerfer die Möglichkeit des interaktiven Eingriffs in den gesamten Entwurfsablauf bieten.

Das dritte bearbeitete Thema umfaßt die Realisierung alternativerSysteme der Informations-technik.Gegenstand ist die automatisierte Implementierung von Fuzzy-Controllern sowie eineDimensionierung und Optimierung der Komponenten für ein möglichst reguläres Chiplayout.

Alle drei Arbeitsschwerpunkte sind bezüglich der angestrebten Automatisierung des Entwurfs-ablaufs und der dafür entwickelten Beschreibungs- und Synthesemethoden eng verknüpft.Durch intensive Forschungs- und Entwicklungsarbeiten sollen die Methoden und Werkzeugefür den Entwurf analoger und gemischt analog-digitaler Baugruppen weiterentwickelt und da-mit u. a. auch für andere Teilprojekte des SFB und Institutionen außerhalb des SFB nutzbrin-gend eingesetzt werden. Exemplarisch dafür sind verschiedene Chipimplemenationen, die mitWerkzeugen des Teilprojektes F1 für z. B. Teilprojekt E1 und Projekte des Graduiertenkollegs164 realisiert wurden.

In den Abschnitten „Kenntnisstand bei der letzten Antragstellung und Ausgangsstellung“ und„Vergleiche mit Arbeiten außerhalb des Sonderforschungsbereiches und ...“ erfolgt sowohl einedetailliertere Charakterisierung der eigenen Forschungsarbeiten und -ergebnisse, als auch eineEinordnung gegenüber vergleichbaren Forschungsleistungen.


2

0.1.1 Kenntnisstand bei der letzten Antragstellung und Ausgangsfrage-stellung

Die im Teilprojekt F1 bearbeitete Thematik umfaßt die Forschungsschwerpunkte:

1. Mehrstufige „high level“- Synthese für analoge Systemkomponenten,

2. Physikalische Realisierungskonzepte -Automatisierte Layoutgenerierungsverfahren,

3. Implementation alternativer Systeme der Informationstechnik.

Während in der ersten Förderperiode die Arbeitsgebiete 2 und 3 das Zentrum der Forschungs-arbeiten bildeten, wurde in der zweiten Fördereperiode eine Schwerpunktverlagerung hin zurmehrstufigen „high level“-Synthese vollzogen.

Als Ergebnis der Analyse praktika-bler Synthesemethodiken zum Ent-wurf analoger und digitalerSchaltungen lag ein Konzept fürden automatisierbaren Entwurf ana-loger Teilsysteme vor. Das zugrun-de gelegte Abstraktionsschemaermöglichte die Gliederung in einean der Informationsverarbeitungorientierte analoge Informations-synthese und eine an den Eigen-schaften analoger Signale undBauelemente orientierte elektrischeSynthese. Darüber hinaus wurdendie funktionsabhängigen Struktur-entscheidungen (charakteristischesModell) von den dimensionierungs-abhängigen (quantitatives Modell)getrennt. Dadurch war es möglich,das Entwurfswissen in elementarsteWirkprinzipien zu gliedernDie strenge Gliederung des mehr-stufigen Syntheseablaufs für ana-loge Schaltungen führte zurStrukturierung des Entwurfswis-sens und zur Transparenz derAbhängigkeiten der Entwurfsent-scheidungen. Auf dieser Grundlagewurden Abstraktionsebenen formu-liert, die zum einen den Erforder-

nissen des Entwurfes analoger Schaltungen gerecht werden und für bekannte Synthese- undDimensionierungsstrategien - klassifizierbar in Verfahren derhierarchischen Dekompositionund analytische Verfahren - offen sind. Zum anderen harmonieren Abstraktionsebenen des

Abb. 1: Mehrphasiger Syntheseablauf

Signal-Eingang

+Basisband

2(

”Offset“;

”One“)

Ausgang

Funktionsblock-Ebene/ Register-Transfer-Niveau

kont. Differenz

alternierend(”Selektion“)

algorithmischeEbeneV: Algorithmus

V: Datenfluß

120 m

0 8 m

V: Dif ferential-Gleichungssystem

S:Architektur

G: Polygon-Layout

Ausgang

Null

In

V: Signal-Wechselwirkung

S:Effektschaltbild

charakteristisch

0 32kΩ

S:Stromlaufplan

2 5 2 5V

0 32kΩ

4 3pF

elektrischeEbene

V: Signalfluß

S:Blockschaltbild

G: symbolischesLayout

quantitativ

Impedanz

Spannung

KontinuumKontinuum var.

Strom

KontinuumKontinuum var.

V: Informations-Wechselwirkung

S:Operationsplan

G: Clusterplan

charakteristisch

G: Zellplan

const

Eingangf

def

Kontinuum 0 5MHz

Modulo-Eingang: Spannung

Kontin. var. 2 5V;2 5V 0 3mV)

V: Informationsfluß

S:Operationsplan

G: Clusterplan

quantitativ

elektrischeSynthese

algorithmischeSynthese

Systemsynthese

analogeInformationssynthese

absoluteDimensionierung

Funktions-Synthese

elektrischeAnpaßpfad-Synthese

Bauelemente-Synthese,elektrischeDimensionierung

Bauelemente-Ebene

Operationsblock-Ebene

Informations-Anpaßpfad-Synthese

Informations-Dimensionierung


3

mehrstufigen Syntheseablaufs mit dem Entwurf digitaler Systemkomponenten. Auf diesen inKenntnisstand bei der letzten Antragstellung und Ausgangsfragestellung

Die substantielle Grundlage der Arbeiten innerhalb des Themengebietes „Physikalische Reali-sierungkonzepte“ stellte die Layoutmethodik „Teleskopierbare Layoutzelle“ („Telescopic Lay-out Cell“ - TLC) dar. Sie bietet die Möglichkeit, die Vorteile von analogen Makrozellsystemen([CGRC91], [RLSD89], [BMKB92]) und „cell compilern“ (Designuniversalität und Designfle-xibilität) mit den Vorteilen voroptimierter Layoutstile (analoge Standardzelle) zu verbinden.Kurz charakterisiert stellt eine TLC (in Software implementiert) einen flexiblen, konfigurierba-ren Modulgenerator dar. Auf der Grundlage der im Verlauf der ersten Förderperiode erarbeite-ten Layoutmethodik wurde weiterführend eine Konzeption für ein Werkzeug zurAutomatisierung der Layoutgenerierung analoger Schaltungen entwickelt, siehe Abbildungen 2und 3.

Abb. 2 ADAS Entwurfsablauf

Export FormatsEDIF, CIF, SKILL ...

TechnologySpecifications

DatabaseTopology

SizedNet List Layout

Constraints

LEM Process

modifiedNet List

AbutmentArrangement

AbutmentConfiguration

LayoutGeneration

TechnologyView

LayoutView


4

Abb. 3 ADAS Architektur

Mehrere Chiprealisierungen mittels Teleskopierbarer Layoutzellen und deren meßtechnischeAuswertung dienten der Verifikation der Leistungsfähigkeit und der Erkennung von Defizitender Layoutanordnung. Ausgehend von der Ergebnisanalyse wurden Aufgaben insbesondere inden Bereichen layoutinduzierte Effekte und Erforschung des Applikationsspektrums von TLCsdefiniert, deren Lösung zu einer Weiterentwicklung der Layouttechnik notwendig sind.Beide Aspekte, Werkzeugkonzeption und Ergebnisanalyse, waren der Ausgangspunkt der For-schungsaktivitäten in der zweiten Förderperiode.Während der ersten Förderperiode wurden auf dem dritten Teilgebiet „Implementation alterna-tiver Systeme der Informationstechnik“ wichtige Vorarbeiten geleistet, die eine automatisierteImplementation einfacher Fuzzy Controller ermöglichten.Zunächst wurden schaltungstechnische Realisierungskonzepte für jede Komponente eines Fuz-zy-Controllers erarbeitet, die sich durch eine hohe Flexibilität und Konfigurierbarkeit auszeich-nen und vorteilhaft mit einem abutmentorientierten Layoutstil implementiert werden können.Der gewählte Layoutstil verwendet eine „slicing“-Topologie sowie Kanal- und Abutmentver-drahtung als Grundlage und entspricht somit dem Makrozell-Ansatz.Da existierende Makrozell-Systeme mit der Layoutkomplexität eines Fuzzy-Controllers (>400Transistoren) weit überfordert sind, wurde in der ersten Förderperiode zunächst der Schwer-punkt auf die Bewältigung der Problemkomplexität gelegt.Dabei wurden Algorithmen zur Flurplan-Sizing-Optimierung, ein restriktiver Kanalverdrahtersowie zahlreiche Layoutgeneratoren realisiert. Weiterhin wurde eine textuelle Schnittstelle ent-wickelt, die eine interaktive Implementation flexibler Modulgeneratoren auf Block-Ebene er-möglichte.Eine abschließende Chip-Implementation und meßtechnische Auswertung diente der Verifika-tion der Leistungsfähigkeit der schaltungstechnischen Konzepte und der Layoutkonzeption.

Datenbasis

Sch

altu

ng

Layout

Te

chn

olo

gie

Graphische Benutzerschnittstelle

GDSII, CIF, SKILL

CD

L

TBL

Modulgeneratorumgebung

Konverterwerkzeuge

Te

chn

olo

gie

da

ten


5

0.1.2 Angewandte Methoden, Ergebnisse und ihre Bedeutung

0.1.2.1 Mehrstufige „high level“-Synthesemethodik für analoge Systemkomponenten

Analoge Systemsynthese und Elektrische Synthese

Auf der Grundlage des existierenden Konzeptes für einen Syntheseablauf, der von einem ge-trennten Entwurf des Informations- und des Leistungsflusses in einer top-down Methodik überverschiedene Abstraktionsebenen in mehreren Entwurfsschritten ausgeht, wurden zunächsttheoretische Vorleistungen für die Umsetzung der einzelnen Syntheseschritte erbracht.Die zur Strukturbildung anzuwendenden Prinzipien des mehrphasigen Syntheseablaufs könnenwie folgt zusammengefaßt werden: Die Gliederung des Entwurfsablaufes entsprechend den zudurchlaufenden Abstraktionsebenen führt zu einem im Grundansatz geradlinigentop-down-Verfahren, das die funktionale Bestimmung der zu entwerfenden Systemkomponente garan-tiert. Die konsequente Anwendung des Prinzipsder einfachsten Ersetzung führt zu übersichtli-chen Modellen und effizienten Entwurfsergebnissen durch Beschränkung auf die wesentlichenEigenschaften der Realisierungsprinzipien und physikalischen Effekte. Diese feste Bindungvon Syntheseschritten an zugehörige Abstraktionsniveaus ermöglicht eine wiederholte Anwen-dung von Realisierungsprinzipien und physikalischen Effekten in unterschiedlichen Applika-tionen und ist eine Voraussetzung für die Automatisierung des Entwurfs.

Weitere Syntheseprinzipien sind erforderlich, um diese Geradlinigkeit im Fall allgemeiner ana-loger Systemkomponenten realistischer Komplexität aufrecht erhalten zu können. Diese Prinzi-pien sind mit der Frage nach Äquivalenz-Transformation verknüpft. Da es vorerst um dieBetrachtung genereller Prinzipien geht, werden vorrangig solche Transformationen betrachtet,die auf die Replikationy = x als neutraler Ausdruck der Verhaltensbeschreibung zurückgeführtwerden können. Die universellen Syntheseprinzipien werden in der Abstraktion-Hierarchie-Ebene dargestellt. Die Abb. 4 zeigt die Abstraktionsebenen Alg = algorithmische Ebene, DF =Datenfluß, IWW = Informationswechselwirkung, IF-Informationsfluß, SWW = Signalwechsel-wirkung, SF = Signalfluß und EE = elektrische Ebene über der Hierarchie, wobei der durch dieModelle auf den einzelnen Abstraktionsebenen überdeckbare Bereich hervorgehoben ist.

Abb. 4 Die Abstraktion-Hierarchie-Ebene

Mit der Dekomposition der Replikation werden in den dekomponierenden Syntheseschrittenauch diejenigen Elemente berücksichtigt, die im Sinne der Abstraktion keine Funktion realisie-ren. Dies ist erforderlich, um gemeinsam mit den funktionalen Elementen die zur Anpassungder Schnittstellen-Charakterisierungen erforderlichen und primär nicht funktionsbedingte Ele-mente auszuwählen.

DF

IWW

IF

SWW

SF

Alg

EE

dekomponieren

Hierarchie

Abs

trak

tion

deta

illie

ren


6

Abb. 5 Dekomposition der Replikation

Strukturierungs- und Dimensionierungsschritte sind in dem Entwurfsablauf getrennt - eine Di-mensionierung setzt das Wissen über die Struktur voraus. Es kann sich aber herausstellen, daßdie Ordnung des durch die ermittelte Struktur zur Verfügung stehenden Dimensionierungs-raums keine befriedigende Lösung ermöglicht. Bei derSynthese der Replikationerfolgt einbacktracking bezüglich der Abstraktion und der Synthese der dort einzufügenden Replikation.

Abb. 6 Synthese der Replikation

Ausgehend vom Algorithmus werden in jedem Syntheseschritt die Elemente soweit dekompo-niert, wie es das jeweilige Abstraktionsniveau zuläßt. Die aus diesem Algorithmus folgenden,d. h. funktionalen Elemente sind somit stets bekannt. Entsprechend der aktuellen Domäne kom-men bei der Synthese zu den funktionalen Elementen zusätzliche Elemente hinzu, die zur An-passung der Charakterisierungen erforderlich sind. Es gibt komplexe Wandler, die selbstalgorithmisch beschrieben werden können. Entsprechend dem Prinzip derverschachtelten Do-mänen kann dieser Teil-Algorithmus synthetisiert werden und das Ergebnis als spezielle De-komposition einer Replikation angegeben werden. Das Prinzip derverschachtelten Domäne istdie Verallgemeinerung derDekomposition der Replikation.

Abb. 7 Verschachtelte Domänen

In der Aufgabenstellung können Forderungen für zusätzliche Signalkennwerte aufgestellt wer-den, die nicht direkt mit der gewünschten Informationsverarbeitung oder den elektrischen Sig-nalkennwerten in Zusammenhang stehen. Diese Forderungen werden inkonkurrierenden Do-mänen berücksichtigt. Die zusätzlichen Signalkennwerte werden als unabhängige Informati-onsträger betrachtet und ein Modell für die konkurrierende Informationsdomäne ermittelt. AnKorrespondenzpunkten, an denen sich die beiden Informationsdomänen orthogonal verhalten,

dekomponieren

.

.

Replikation

dekomponieren

Replikation

.

.

Replikation

synthetisieren

Teil-Algorithmus

.

.


7

wird in der konkurrierenden Domäne ein Teil-Algorithmus ermittelt, dessen Realisierung alsspezielle Dekomposition einer Replikation eingefügt wird und das gewünschte Gesamtverhal-ten ermöglicht.

Abb. 8 Konkurrierende Domänen

Die Syntheseschritte sind mit Hilfe einer formalen Beschreibung effizient darstellbar. Die hierzu Grunde gelegte formale Beschreibung ist an die Spezifikationssprache Z nach [FKU95] an-gelehnt: Die Verhaltensbeschreibung eines jeden Abstraktionsniveaus besteht aus einer Mengevon Ausdrücken. Ausdrücke sind Terme der Funktionsbeschreibung und Dimensionierungsvor-schriften. Die strukturelle Interpretation erfolgt durch eine Menge von Aspekten. Ein Aspektüberdeckt bestimmte Ausdrücke in Abhängigkeit von zusätzlichen Parametern. Insbesonderebei der analogen Realisierung werden den Aspekten Parameter zugeordnet, deren Werte durcheine Dimensionierung bestimmt werden.Ausgehend von dieser formalen Beschreibung können die Syntheseschritte als Folge von Ent-wurfszuständen in der Abstraktions-Hierarchie-Ebene und im Relationsgraphen dargestelltwerden. Beide Sichtweisen dienen der Veranschaulichung des „Design Flows“, wobei der Re-lationsgraph zusätzlich (und im Unterschied zum „Transformationsgraphen“ in [Gerl97]) dieAbhängigkeiten zwischen den Entwurfszuständen als „Verknüpfung“ (funktionale Äquivalenz)und „Korrespondenz“ (strukturelle Äquivalenz) darstellt. Die Abb. 9a) und 9b) zeigen die Ver-knüpfung zwischen den Entwurfsdaten unterschiedlicher Abstraktionsebenen (hier Algorith-mus Alg und Signal-Wechselwirkung SWW) bzw. gleicher Abstraktionsebenen.DieKorrespondenz zwischen Daten bzw. Elementen ist in den Abb. 9c) und 9d) jeweils für die Ab-straktionsebenen Datenfluß (DF) und Informations-Wechselwirkung (IWW) dargestellt. In al-len Fällen repräsentieren die Kantengewichte die in den Entwurfsdaten angebrachtenMarkierungen, die somit auf die in Beziehung zueinander stehenden Teil-Graphen verweisen.

a) b) c) d)

Teil-Algorithmus

.

Algorithmusprimarer

Algorithmuskonkurrierender

Korrespondenz-Punkt

Replikation

synthetisieren

SWW

4

Subgraph-Name

Marke-

Subgraph-Name

Marke-

Alg

SWW

Subgraph-Name

Marke-

Subgraph-Name

Marke-

SWW

Subgraph-Name

Marke-

Subgraph-Name

Marke-

IWW

DF DF

IWW

Name

Marke-

Name

Marke-

Datum-

Datum-

Abb. 9 Darstellung der Beziehungen zwischen den Entwurfsdaten:

a) Verknüpfung auf unterschiedlichen Abstraktionsniveausb) Verknüpfung auf gleichen Abstraktionsniveausc) Korrespondenz zwischen Elementen undd) Korrespondenz zwischen Daten


8

Der mehrphasige Syntheseablauf ermöglicht ein schrittweises Vorgehen bei der Dimensionie-rung und Optimierung des Entwurfes. Es sind sowohl in der Informationsdomäne (Informati-ons-Dimensionierung auf der Operationsblock-Ebene) als auch in der elektrischen Domäne(elektrische Dimensionierung auf der Bauelemente-Ebene und absolute Dimensionierung aufder elektrischen Ebene) Dimensionierungs- und Optimierungsschritte erforderlich. Dazu wurdeals Optimierungsverfahren das Integralverfahren [HHP96] implementiert. Dieses quasistatisti-sche Verfahren besitzt den Vorteil, keine Startlösung zu benötigen. Damit ist dieses Verfahrenzur optimierenden Dimensionierung verwendbar.

Abb. 10 Komponenten der Entwurfsunterstützung

Ein erster Schritt zur Umsetzung der mehrphasigen Synthese-Strategie ist die Bereitstellungmaschinenlesbarer Modell- und Entwurfs-Repräsentationen und deren Visualisierung. Es wur-de das Konzept eines Software-Paketes zur Entwurfsunterstützung erarbeitet, mit dessen Hilfedie Entwurfs-Modelle und die Entwurfs-Daten auf den einzelnen Entwurfs-Ebenen verwaltet,visualisiert und interaktiv manipuliert werden können, um damit den Synthese-Ablauf zu ver-anschaulichen. Darüber hinaus sollen Einzel-Lösungen der Algorithmen für die einzelnen Syn-these- und Dimensionierungs-Schritte sehr leicht und quasi auf einer experimentellen Stufeangebunden werden können. Entsprechend dieser Konzeption soll der Kern der Entwurfsunter-stützung in die Aufgabenbereiche „Graphen- und Kommunikations-Modell“, „Entwurfs-Da-ten“, „Synthese-Bibliothek“ und „Visualisierung und Interaktion“ gegliedert werden.

Harmonisierung des Entwurfsablaufs

- Einbindung alternativer und spezieller Lösungsmethoden

Bei der Ausarbeitung des Demonstrators „Programmierbarer, zeitdiskreter Chaos-Generator“wurde am Beispiel der Modulo-Funktion gezeigt, wie vorentworfene, spezielle analoge Schal-tungen in den Syntheseablauf einbezogen werden können. In diesem Beispiel wird die Synthesenicht bis zu elementaren elektrischen Bauelementen ausgeführt. Es wird vielmehr gezeigt, daßder Entwurf auch auf Bauelementen eines höheren Hierarchieniveaus wie Operationsverstär-kern und Komparatoren basieren kann. Die Methodik der mehrphasigen Synthese ermöglichtbeide Herangehensweisen; Unterschiede bestehen in den der Synthese zugrunde liegenden Mo-dellbibliotheken, nicht aber in den Syntheseschritten. Die Abb. A1-1 zeigt das Modell der Mo-dulo-Funktion auf der Operationsblockebene unter Angabe der Realisierungsprinzipien.

Graphen-

Graphen-

HDLDimensio-

Graphen-& Kommunikations-Modell

Entwurfs-Synthese-

Synthese-Transf.-Methoden

Konfig.

Bibliothek

Controller Daten

Simulation

Optimal-

nierung

sierung,Visuali-

Interaktion

Funktions-Synthese

Synthese-Schritte


9

- Schnittstelle Layoutentwurf

Zur automatisierten Generierung allgemeiner analoger Schaltungen ist es erforderlich, zusätz-liche Informationen bereitzustellen, die üblicherweise nicht in der Netzliste enthalten sind.Diese Informationen sind aber aus früheren Struktursyntheseschritten bekannt und können fürdie Layoutgenerierung verfügbar gemacht werden, z. B. kann die Gestaltung einer Leitung ausder Bauelemente-Synthese abgeleitet werden, da hier explizit bekannt ist, aus welchen Teil-komponenten sich das elektrische Signal auf einer Leitung zusammensetzt. Auf diese Weise istes nicht erforderlich, die layoutbezogenen Informationen durch zusätzliche Analysen derGesamtanordnung neu zu erzeugen. Das bei der Synthese erarbeitete Wissen über die funktio-nale Bedeutung jeder einzelnen Strukturkomponente kann direkt für den Aufbau des Layoutsverwendet werden, wenn die Elemente der „Telescopic Block Library (TBL)“ als Bauelementemodelliert werden und bei der Bauelemente-Synthese auf diese Bauelemente („compoundmodules“) abgebildet wird. Die Verwendung eines Anordnungs-Effektes, der auf der Kombi-nation bauelementephysikalischer Effekte beruht, korrespondiert direkt zu dem entsprechen-den Element der TBL. Die Abb. 11 zeigt die Schnittstellen zwischen der Struktur-Syntheseund der Layout-Generierung nach der Methodik der Teleskopierbaren Layoutzelle

Abb. 11 Schnittstelle zwischen Struktur-Synthese und Layout-Generierung

0.1.2.2 Physikalische Realisierungskonzepte

Korrespondierend zum Arbeitsplan der zurückliegenden Förderperiode wurden innerhalb desArbeitsthemas Ergebnisse in folgenden Schwerpunktsegmenten erzielt:

• Analogmaster,• Layoutmethodologie „Teleskopierbare Layoutzelle“,• Schaltungsdesign,• Untersuchungen zur Schaltungsoptimierung anhand verschiedener Optimierungsalgorith-

men,• Layoutgenerierung und Implementation von CMOS- und BiCMOS-Schaltungen,• Designwerkzeug: Analog Design Assistance System (ADAS),• Meßtechnische Auswertung und Analyse.

Signal-Eingang

Basisband +

! "0# 8$ m

0 # 32kΩ

4# 3pF

% "120$ m

0# 32kΩ

In

& ' " (2# 5 # # # ) 2# 5V

E

absoluteDimensionierung

elektrischeAnpaßpfad-Synthese

Bauelemente-Ebene

charakteristisch

elektrischeEbene

quantitativBauelemente-Synthese,elektr. Dimen.

elektrischeSynthese Layout-Generierung

telescopicblock library

Abutment

Bauelemente-Charakterisierung

Masken-Layout

F

DE

Dimensionierung

Toleranz-Modell

Abhangigkeits-Matrix

Elemente-Abbildung

Leitungs-undSignalmodi


10

Die Bearbeitung der Themengebiete wurde dabei auf folgende Kernzielstellungen ausgerich-tet:

• Generalisierung des Layoutkonzeptes,• layoutinduzierte Effekte,• Design sensitiver analoger Schaltungen auf der Basis von TLC‘s mit dem Designwerkzeug

ADAS,• Analyse sensitiver analoger Schaltungen auf der Basis von TLC‘s durch automatisierte

Meßverfahren.

Analog-Master

Die Layoutstruktur des Analog-Masters basiert auf einer konsequent regulären Anordnung vor-strukturierter Komponenten. Neben der Strukturierung der Funktionsblöcke erfolgt auch die Di-mensionierung der Bauelemente ausschließlich über Metall-Verdrahtungsebenen. Das Konzepterfüllt damit folgende Voraussetzungen:• die Universalität der Schaltungsstruktur, um ein hohes Maß an Funktionalität zu ermögli-

chen,• ein hoher Freiheitsgrad der Dimensionierung,• die Realisierbarkeit in einer Standard-CMOS-Technologie sowie• die Automatisierbarkeit der Layoutgenerierung.Die Integration dieses Konzeptes in den Entwurfsablauf analoger Systemkomponenten wurdebereits in [KaSc93] vorgestellt. Um die Vorteile einer Layoutvorstrukturierung mit dem Know-How des Analogentwerfers zu kombinieren, wurden die Konzepte von Modulgeneratorbiblio-theken, wie sie aus der Digitaltechnik bekannt sind, aufgegriffen und auf den entwickelten Ana-log-Master angewendet [KWS96a].Auf der Basis des Layoutkonzepts Analog-Master wurden verschiedene Schaltungen erfolg-reich realisiert. Hervorzuheben sind ein Vektorempfänger ([KaSc95]), Chua's Chaos-Generator([ABM+94]) sowie ein 10-bit Sigma-Delta Analog-Digital-Umsetzer ([Koen94]). Die erreich-ten und in [KWS96b] vorgestellten Ergebnisse qualifizieren das vorgestellte Layoutkonzeptspeziell bei geringen Stückzahlen und kurzen Realisierungszeiten, analoge Schaltungsteile ge-ringen und mittleren Schwierigkeitsgrades kundenspezifisch integrieren zu können.Die verschiedenen Realisierungsbeispiele zeigen, daß mit dem vorgestellten Konzept analogeund gemischt analog-digitale Schaltungen kundenspezifisch realisiert sind. Das Layoutkonzeptermöglicht einen hohen Automatisierungsgrad des Layoutentwurfs.In diesem Sinn sind die Arbeiten an der Teil-Thematik „Analog-Master“ als eigenständige Lay-out-Strategie abgeschlossen.

Layoutmethodologie „Teleskopierbare Layoutzellen“

Die Forschungsarbeiten auf diesem Arbeitsgebiet konzentrierten sich auf die Integration vonMaßnahmen zur Kompensation layoutinduzierter Effekte und der Erweiterung der TBL (Tele-scopic Block Library). Beide Aspekte sind eng miteinander verknüpft. Beispielsweise wurdenineinander verschachtelte Differenztransistor- und Stromspiegelanordnungen in die TBL aufge-nommen. Diese Strukturen stellen bzgl. layoutinduzierter Effekte optimierte Topologien dar.

Auf der Basis einer Analyse über den Wissensstand zu layoutinduzierten Effekten wurde einMaßnahmenkatalog für das Layoutkonzept „Telescopic Layout Cells“ erarbeitet. Er beinhaltetdie in einer TLC realisierbaren layouttechnischen Maßnahmen zur Kompensation layoutindu-


11

zierbarer Effekte, zeigt aber gleichermaßen die Defizite der Anordnung auf. Es zeigte sich, daßLayoutmaßnahmen wie „guarding“, „shielding“, „clustering“, Plazierung nach den Prinzipien„as far as possible“ und „as near as possible“ realisierbar mittels der Layouttechnik sind. DieBauelemeteorientierung liegt hingegen im defizitären Bereich der Layoutanordnung, da dieBlocktopologien der TBL festgeschrieben sind.

Zur Verifikation des Applikationsbereichs von TLCs wurden auf der Grundlage des Layoutkon-zeptes mehrere Chiprealisierungen, deren Ergebnisse in den Abschnitten „Schaltungsdesign“und „Meßtechnische Auswertung“ näher erläutert sind, durchgeführt. Ein großer Teil der Ent-würfe entstand dabei in Zusammenarbeit mit dem Teilprojekt E1 „Entwurf sensitiver nichtli-nearer Systeme“. Die Chipimplementationen zeigten, daß TLCs auch für den Entwurfkomplexer Systeme einsetzbar sind. Es entsteht dabei aber die Aufgabe, mehrere TLCs zu pla-zieren und zu verdrahten.

Zur Lösung dieser Problemstellung wurden verschiedene Werkzeuge aus dem Arbeitsgebiet„abutmentorientiertes Layoutkonzept“ eingesetzt. Mittels ADL, einer deskriptiven Layoutbe-schreibungssprache, lassen sich abutmentorientierte Topologien sehr einfach und effizient be-schreiben und somit die Plazierung mehrerer TLCs realisieren. Ein im Teilprojekt F1 neuentwickelter Analogverdrahter mit spezifischen Eigenschaften, wie Verdrahtung symmetri-scher Leitungen und Minimierung von Leitungskapazitäten, wird zur Verdrahtung der TLCsuntereinander verwendet.

Schaltungsdesign

Auf der Grundlage des Layoutkonzeptes „Teleskopierbare Layoutzellen“ wurde die Entwick-lung einer Baublockbibliothek von CMOS-Schaltungen (OPV, Komparatoren, VCO, Multipli-zierer, S&H-Schaltungen in SC-Technik u. a.) zur Realisierung komplexer analoger undanalog-digitaler Systeme vervollständigt.Aufgrund der Erweiterung der Baublockbibliothek mit neuen Schaltungsklassen (z. B. Multi-plizierer, Referenzquellen u. a.) sowie durch die Optimierung vorhandener Grundkomponentenkonnten folgende komplexe analoge und „mixed-signal“-Applikationen realisiert werden:

- Delta-Sigma- ADU [H96]Der Wandler besteht aus einem Sigma-Delta-Modulator 2. Ordnung in SC-Schaltungstechnikmit einer „one-level“ (1-Bit) Quantisierung. Der Modulator besteht aus zwei identischen OPV,die als Integratoren geschaltet sind und einem Komparator zur A/D-Wandlung. Die Abtastfre-quenz des analogen Eingangssignal wurde auf 1 MHz festgelegt, wobei das generierte pulsdich-temodulierte Signal einem Digitalfilter zugeführt wird, welches eine gewichteteMittelwertbildung vornimmt. Das Digitalfilter ist als SINC3-Filter realisiert und liefert am Aus-gang ein niederfrequentes digitales Signal hoher Wortbreite (23-Bit).

- programmierbarer zeitdiskreter Breitbandgenerator in SpannungstechnikDer programmierbare, zeitdiskrete Chaosgenerator stellt ein nichtlineares System dar, das so-wohl autonom als Signalquelle, als auch gesteuert zur Signalkodierung eingesetzt werden kann.Als Spezifikationen wurden gefordert:• eine n-dimensionale Gleichverteilung und ein weitgehend weißes Spektrum des erzeugten

Signals unabhängig vom Eingangssignal,• ein einstellbares Leistungsdichtespektrum durch eine nichtlineare Vektorfunktion und

die Invertierbarkeit der Systemstruktur.

Aus den Systemspezifikationen wurden die Systemstruktur und die Charakteristiken der Teil-


12

systeme bestimmt. Das automatisierte Entwicklungswerkzeug NOISEDES (Teilprojekt E1),unterstützte dabei den Entwurf des Chaosgenerators auf der Systemebene. Das Ergebnis ist eineSystemstruktur (Blockschaltung), die anhand von zwei „Design-Axiomen“ (algorithmische Be-schreibung des Signalflusses) synthetisiert wurde und unterschiedliche Realisierungstechnikenerlaubt.

Abb. 12 BlockschaltbildAuf dieser Entwurfsebene erfolgte eine strukturelle Optimierung unter Berücksichtigung rele-vanter Systemspezifikationen der Teilsysteme (z. B. „settling time“ des Gesamtsystems, Anzahlder „piecewise-linear“-Segmente der Modulo-Funktion u. a.).Aus der Systemstruktur wurde eine Prinzipschaltung entwickelt, wobei bei der vorliegendenRealisierung eine klassische, heuristische Herangehensweise gewählt wurde, die auf das Wis-sen des Schaltungsdesigners baut. Perspektivisch kann auf die Vorarbeiten zur automatisierten,mehrphasigen Synthese analoger Komponenten zurückgegriffen werden, die Teilsysteme vonder algorithmischen Beschreibung ausgehend bis zur dimensionierten Schaltung synthetisiert.

- Schaltungsdesign sensitiver analoger Schaltungen

Das Schaltungsdesign sensitiver analoger Schaltungen wurde hinsichtlich folgender Schwer-punkte untersucht:• Entwicklung einer „band gap“-Referenzquelle in BiCMOS-Technologie• Entwicklung einer Designstrategie zur Rauschoptimierung von CMOS- und BiCMOS-

OPV[H96]• Untersuchung von alternativen Schaltungstechniken zur Rauschoptimierung von CMOS-

OPV („full differential“, „chopper“-Technik)Es konnte der Nachweis erbracht werden, daß ein spezielles Schaltungsdesign einen angepaßtenLayoutstil erfordert, um die Schaltungsspezifikationen umsetzen zu können.

- „low voltage“-Design analoger Schaltungen

Die Baublockbibliothek auf der Basis „Teleskopierbarer Layoutzellen“ konnte aufgrund dieserArbeiten durch neue Komponenten („low voltage“-OPV) erweitert werden. Das Layoutkonzept„Teleskopierbare Layoutzellen“ wurde auf seine Praxisrelevanz für diese Schaltungsklasse un-tersucht.

Untersuchungen zur Schaltungsoptimierung anhand verschiedener Optimierungsalgorithmen

Die Untersuchungen zur Optimierung des DC-, AC-Transientenverhaltens eines „high-perfor-mance“-OPV („rail-to-rail“-OPV) mittels des MICROSIM-Optimierers und des OptimierersESGA führten zu dem Ergebnis, daß eine Aufwandsreduzierung bezüglich der Designzeit er-reicht werden konnte.

* + 1

2

,

-

f . / 0* + 1

1

* + 1

1,

-

f . / 0,

-

f . / 0

20

3 3 3

213 3 3

2 4 + 1

.

.


13

Layoutgenerierung und Implementation von CMOS- und BiCMOS-Schaltungen

Im Rahmen verschiedener EUROPRACTICE MPW-runs auf der Grundlage einer 2.4µmCMOS-Technologie und einer 2µm HBiCMOS-Technologie von ALCATEL-MIETEC wurdenverschiedene Chipimplementationen durchgeführt. Diese hatten das Ziel, einerseits entwickelteund applizierte Schaltungstechniken unter realen Bedingungen zu analysieren und zu testen undandererseits das Layoutkonzept „Teleskopierbare Layoutzelle“ auf seine Praxisrelevanz hin zuuntersuchen. Die Einflußnahme „layoutinduzierter“ Effekte sowie das Wirken von Präventiv-maßnahmen (analoggerechtes Verdrahten, Abschirmmaßnahmen, „device-matching“ usw.) aufdas elektrische Verhalten der implementierten Schaltungen konnte demonstriert werden.

Auf der Basis „Teleskopierbarer Layoutzelle“ wurden folgende Schaltungen implementiert:

• Delta-Sigma- ADU auf der Basis von Grundkomponenten einer ADU-Baublockbibliothek(Komparator, „folded cascode“-OPV). Der Analogteil (Sigma-Delta-Modulator 2. Ord-nung) wurde automatisiert entworfen. Das digitale Filter (SINC3-Filter) ist als Standard-zellenentwurf ausgeführt.

• „band gap“-Referenzquelle in BiCMOS-Technologie,

• programmierbarer zeitdiskreter Breitbandgenerator in Spannungstechnik:Auf der Grundlage einer voroptimierten Systemstruktur (Blockschaltung) erfolgte die Par-titionierung des Gesamtsystems in Funktionsblöcke (z.B. S&H-Schaltung, Multiplizierer,Modulo-Funktion). Jeder Funktionsblock setzt sich dabei im physikalischen Layout austopologiekonformen „Teleskopierbaren Layoutzellen“ zusammen.Die automatisierteGenerierung des physikalischen Layouts des Gesamtsystems erfolgte mit ADAS (AnalogDesign Assistance System) [MABWS95] [MABPSS96], einem TLC-basierenden („Tele-scopic Layout Cells“) Entwurfswerkzeug, welches sich an der empirisch/heuristischenEntwurfsmethodik manueller Expertensysteme orientiert.

• „low noise“ -CMOS- und BiCMOS-OPV,

• „low voltage“-OPV,

• „low noise“-CMOS-OPV („full differential“, „chopper“-Technik).

Meßtechnische Auswertung und Analyse

Im zurückliegenden Förderzeitraum konnte durch ein TMWFK-Projekt (Thüringer Ministeri-um für Wissenschaft, Forschung und Kultur) ein Meßlabor zur Messung von mixed-signalASIC ausgestattet werden. Auf der Grundlage der vorhandenen Meßgeräte und Meßsoftwarewurden automatisierte Meßverfahren und Analysemethoden entwickelt und angewendet. Da-durch war es möglich, die Qualität und Quantität der meßtechnischen Auswertung und Analyseder implementierten IC entscheidend zu erhöhen. Die meßtechnische Auswertung folgenderSchaltungen sowie die Untersuchungen von parasitären Effekten in mixed-signal-CMOS-Ap-


14

plikationen stellen dabei eine Auswahl aus der Vielfalt der Aktivitäten dar:• Rauschmessung von CMOS- und BiCMOS-OPV sowie Entwicklung notwendiger Meß-

verfahren und Meßsoftware,• Messung und Analyse des programmierbaren, zeitdiskreten Breitbandgenerators im Zeit-

und Frequenzbereich,

Abb. 13 Simulationsergebnisse

0 1 2 3 4 5

x 10−5

−0.6

−0.4

−0.2

0

0.2

0.4

0.6

time (s)

volta

ge (

V)

Ausgangsspannung bis 50us, Koeffizienten:−2, 1.5, 2, Simulationsdaten

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2

x 106

−102

−101

Spektrum der Ausgangsspannung bis 2 MHz, fclock=1 MHz, 2000 Samples: Simulationsdaten

frequency (Hz)

spec

tral

pow

er d

ensi

ty (

dBm

)

0 1 2 3 4 5

x 10−5

−0.6

−0.4

−0.2

0

0.2

0.4

0.6

time (s)

volta

ge (

V)

Ausgangsspannung bis 50us, Koeffizienten:−2, 1.5, 2: Messdaten

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2

x 106

−102

−101Spektrum der Ausgangsspannung bis 2 MHz, fclock=1 MHz, 2000 Samples: Messdaten

frequency (Hz)

spec

tral

pow

er d

ensi

ty (

dBm

)


15

Abb. 14 Meßergebnisse• Delta-Sigma-Wandler: Bestimmung charakteristischer AD-Wandler Parameter (Genauig-

keit und Auflösung, Linearitätsfehler, SNR),• Untersuchungen zur „on-chip“-Störsignalgenerierung in „mixed-signal“-CMOS-Applika-

tionen (integrierte VCOs)[Z95] und Analyse der CMOS- „mixed-signal“-Signalumge-bung,

• Erarbeitung von Maßnahmen zur Minimierung von oszillierenden Störsignalen durch einespezielle Schaltungstechnik und angepaßtem Layoutstil,

• Aufbau eines automatisierten Temperaturmeßplatzes und Messung des Temperaturgangesvon „band gap“-Referenzquellen in BiCMOS-Technologie.

Abb. 15 Simulations- und Meßergebnisse

Analog Design Assistance System (ADAS)

Auf der Grundlage des Layoutkonzeptes „Teleskopierbare Layoutzellen“ wurde das WerkzeugADAS für die automatisierte Layoutgenerierung analoger Schaltungen implementiert[MABPSS96] [MAWS95]. Die Spezifik des Werkzeuges besteht neben der Abutmenttopologieder TLCs in einem Wechsel von Interaktionen und Automation innerhalb des Entwurfsablaufs,wie Abbildung 16 zeigt.Alle peripheren Entwurfsschritte, wie „schematic entry“, Simulation und „physical design ve-rification“ werden über das „Design Framework II“ von Cadence realisiert. Dazu wurde eineWerkzeugkopplung mittels SKILL/IPC implementiert. Um neben dem ADAS-immanentenVerdrahter auch externe Verdrahtungswerkzeuge einsetzen zu können, wurden die Vorausset-zungen für eine Werkzeugkommunikation mittels Objektverteilungsmechanismus CORBA ge-schaffen. Dazu wurden die erforderlichen IDL Beschreibungen implementiert.Das Applikationsspektrum von ADAS konzentriert sich unter Bezugnahme auf die genanntenEigenschaften auf den Entwurf und die Modifikation von Baublockelementen bzw. auf den

10 20 30 40 50 60 70 80 90 1001.35

1.351

1.352

1.353

1.354

1.355

1.356

1.357

1.358

1.359

1.36Simulierter und gemessener Verlauf der Bandgapspannung

Temperatur (C)

Ban

dgap

span

nung

(V

)

simulierte Kennlinie, TK = 21.7 ppm/K

gemessene Kennlinie, TK = 29.9 ppm/K


16

Aufbau neuer Baublockbibliotheken. Eine wesentliche Voraussetzung dafür ist die Integrationvon Fremdzellen (beispielsweise aus einer Cadence-Bibliothek) in eine TLC. Diese stellt einweiteres Leistungsmerkmal von ADAS dar.

Abb.16 Relation von Interaktion und Automation innerhalb von ADAS

In der zurückliegenden Förderperiode wurde eine Vielzahl von Chipimplementationen, unteranderem auch die Demonstratorschaltung „zeitdiskreter, programmierbarer Breitbandgenera-tor“, unter Verwendung von ADAS durchgeführt.

0.1.2.3 Implementation und Entwurfsautomatisierung alternativer Systeme der Infor-mationsverarbeitung

Im zurückliegenden Förderzeitraum wurden innerhalb dieses Arbeitsthemas Ergebnisse auf fol-genden Schwerpunktsegmenten erzielt:• Weiterentwicklung und Verallgemeinerung der abutmentorientierten Layoutkonzeption

sowie Implementation von CAD-Werkzeugen (Abb. A4-1),• Erweiterung der Schaltungskonzepte im Bereich Fuzzy Hardware.

Weiterführung der abutmentorientierten Layoutkonzeption

Der Schwerpunkt der Arbeiten in diesem Teilsegment wurde auf die Ausarbeitung und Imple-mentation von Methoden und Algorithmen zur Entwurfsautomatisierung auf Grundlage der ab-utmentorientierten Layoutstrategie [Tri96b,Tri97,TKS97a,TKS97b] gelegt.Dabei wurden auf folgenden Teilsegmenten weiterführende Ergebnisse erarbeitet:• Realisierung einer leistungsfähigen Verdrahtungskonzeption,• Realisierung einer technologieportablen Layoutbeschreibung,• Erhöhung der handhabbaren Komplexität,• Berücksichtigung layoutinduzierter Effekte,• Einbettung alternativer Layout-Topologien.

- VerdrahtungskonzeptionIn der ersten Version wurde eine sehr restriktive Verdrahtungskonzeption angewandt, die es er-möglichte, regulär angeordnete Komponenten miteinander zu verdrahten. Damit konnten einfa-

BE−Layoutgenerierung

Verdrahtung

Plazierung

Partitionierung Interaktio

n

Au

tom

atio

n


17

che Fuzzy Controller realisiert werden [TKS95,Tri95].Die Erweiterung der Problemstellung auf adaptive Fuzzy-PID-Regler erforderte jedoch dieRealisierung parametrisierbarer RC-Netzwerke und Verstärkerstufen, die ohne eine effizientereVerdrahtungskonzeption nicht realisierbar sind. Weiterhin wurde auch die Einbettung alterna-tiver Layouttopologien (z. B. TLC) vorgesehen.Die Verdrahtungskonzeption nutzt einen quasi-digitalen Entwurfsstil, der eine globale Verdrah-tung und eine Feinverdrahtung mit Kanalroutern durchführt, um die Schaltungskomplexitätanaloger Fuzzy-Hardware zu bewältigen. Die Kanalhöhenanpassung erfolgt dabei dynamisch,indem Flurplan-Optimierung und Feinverdrahtung gemeinsam durchgeführt werden.Der Globalverdrahter befindet sich noch in der Entwicklung.Die derzeitige Implementation arbeitet nach einem „best-first maze“ Algorithmus. Die Einbin-dung analoger Randbedingungen ist Gegenstand zukünftiger Arbeiten.Der implementierte Kanalrouter basiert auf einem Algorithmus aus [GJ89]. Er wurde um zahl-reiche Leistungsmerkmale erweitert, die für die Verdrahtung in analogen oder gemischt analog-digitalen Designs notwendig sind und besitzt folgende Eigenschaften:• Variable Verdrahtungsbreiten und Abstände,• Verbieten von Kreuzungen und Wechseln der Verdrahtungsebene,• Verdrahtung von Terminals in verschiedenen Verdrahtungsebenen,• Zusammenfassen von Leitungen in Clustern.In Abbildung A4-2 ist das physikalische Layout eines Verdrahtungskanals dargestellt.

- TechnologieportabilitätDie Technologieportabilität wird im wesentlichen von der Layoutbeschreibung in den „leafcell“-Generatoren bestimmt. In der zurückliegenden Förderperiode wurde für diese Problem-stellung eine Layoutbeschreibung erarbeitet, die auf der relativen Plazierung und Kompaktie-rung parametrisierbarer Layoutobjekte basiert.Die Technologieportabilität wird durch die Verwendung generischer Layer und Modelle derLayoutprimitives erreicht, die mit einem Technologiefile entsprechend initialisiert werden.Ein weiterer Beweggrund für die Realisierung dieser Layoutkonzeption waren die Verbesse-rung der Effizienz der Layoutbeschreibung in den Modulgeneratoren und die Notwendigkeit,spezielle Layoutstrukturen realisieren zu können.

- Erhöhung der handhabbaren KomplexitätDurch die Einbindung technologieportabler „leaf cell“-Generatoren, allgemeinerer Verdrah-tungsstrategien und die Realisierung einer Optimierung zur Berücksichtigung layoutinduzierterEffekte ergaben sich zunächst völlig inakzeptable Rechenzeiten für große Layouts.Dieser Problematik konnte durch folgende Maßnahmen begegnet werden:• Implementation eines effizienten Sizing-Algorithmus (durch Approximation des optimalen

Layoutbereiches aus bereits berechneten Layoutvarianten),• Effizientere „caching“-Methoden,• Einführung abschätzender und exakter Phasen in die Synthese (mehrphasiges „refine-

ment“).

- Berücksichtigung layoutinduzierter EffekteDie Funktionalität analoger Layouts wird in starkem Maße von layoutinduzierten Effekten ge-prägt. Unerwünschte Koppelkapazitäten, „mismatching“ etc. können zu inakzeptablen Perfor-mance-Abweichungen bzw. Fehlfunktionen führen.Es gibt zunächst zwei Möglichkeiten, layoutinduzierte Effekte zu berücksichtigen:1. „a priori“-Festlegung von „constraints“ zur Verminderung layoutinduzierter Effekte.

Diese Vorgehensweise erfordert Wissen eines Layoutexperten oder die Ermittlung dieser


18

„constraints“ durch eine „high level“-Synthese (Abb. 11).2. Algorithmisch/Iterative Bestimmung der „layout constraints“.

Die iterative Bestimmung der „constraints“ erfolgt dabei entsprechend einer Optimierungs-aufgabe. Die Sensitivitäten der „parasitics“ müssen jedoch bekannt sein.

Im vergangenen Förderzeitraum wurde die Berücksichtigung des Einflusses realer Verdrah-tungsstrukturen auf die „performance“ in das Layoutwerkzeug integriert.Der Rahmenalgorithmus ist eine globale Optimierung nach dem Integral-Algorithmus[HHP96]. Das Optimierungsziel ist die minimale Layoutfläche unter der Randbedingung, daßkeine Fehlfunktionen vorliegen. Als Optimierungsparameter werden minimale Verdrahtungs-abstände zwischen Netzen verwendet, deren Kopplungskapazität eine hohe Sensitivität auf eine„performance“ aufweist.Die zu minimierende Kostenfunktion berücksichtigt die Layoutfläche und alle Performance-Verletzungen, die mit entsprechenden Straffaktoren bewertet werden.Abbildung 17a zeigt die Entwicklung der Kosten während der Optimierung eines Operations-verstärkers in abhängigkeit von der Zeit (s).Die zunehmende Einengung des Lösungsraumes um das globale Optimum ist ein Grundprinzipdes Integralverfahrens und spiegelt sich in Bild 17a in der Verteilung der gefundenen Lösungenwider. Die folgenden drei Layouts in Bild 17b zeigen exemplarische, gültige Zwischenlösun-gen, die nach ca.55s, 370s und 5200s Rechenzeit gefunden wurden.

a)

b)

Abb. 17 Entwicklung der Kosten (a) und des Layouts (b)

200000

205000

210000

215000

220000

225000

230000

235000

240000

245000

0 2000 4000 6000 8000 10000 12000

"valid.dat"


19

- Einbindung alternativer Layout-Topologien. während der OptimierungWährend der Untersuchung verschiedener Schaltungstopologien zeigte sich, daß die abutmen-torientierte Layoutkonzeption durchaus als Basisstrategie für allgemeine analoge und gemischtanalog-digitale informationsverarbeitende Schaltungen nutzbar ist.Es gibt jedoch spezielle Anwendungen, die mit alternativen Layout-Topologien effizienter im-plementiert werden können. Die Einbindung der Layoutstrategie „Teleskopierbarer Layoutzel-len“ wurde bereits vorbereitet. Dabei stellt eine TLC eine flexible „leaf cell“ innerhalb derabutmentorientierten Struktur dar.Für zukünftige Aufgaben, speziell zur Realisierung von Strukturen für neuronale Netze, ist eserforderlich, eine Matrix-Topologie für flexible Zellen zu realisieren.

Erweiterung der Schaltungskonzepte im Bereich Fuzzy Hardware

Die automatisierte Realisierung einfacher Fuzzy-Controller (Abb. A4-3) konnte bereits als ab-geschlossen betrachtet werden. Es wurden jedoch auf diesem Gebiet weiterführende Ergebnisse[Tri96a,Tri96b,TKS97a,TKS97b] auf folgenden Themenschwerpunkten erzielt:• Untersuchung eines gemischt analog-digitalen Schaltungskonzeptes, mit dem auch kom-

plexere Regelbasen implementiert werden können. Dies wurde erreicht, indem nur gleich-zeitig aktive Komponenten auf dem Chip integriert werden. Dabei sorgt ein digitalesSteuerwerk dafür, daß die Komponenten des analoge Datenpfades entsprechend desZustandes, in dem sich der Controller befindet, konfiguriert werden.

• Realisierung einer DAC-Stufe für das gemischt analog-digitale Schaltungskonzept.• Einbeziehung weiterer Schaltungskomponenten zur Realisierung adaptiver Fuzzy-PID-

Regler: steuerbare RC-Netzwerke, OPVs.Die in den letzten drei Punkten erwähnten Schaltungskomponenten konnten jedoch nur durcheine entsprechende Erweiterung der Layoutkonzeption automatisiert in Layout abgebildet wer-den. Daher lag der Forschungsschwerpunkt vor allem auf diesem Gebiet.

0.1.3 Vergleiche mit Arbeiten außerhalb des Sonderforschungsbereichesund Reaktion der wissenschaftlichen Öffentlichkeit auf die eigenenArbeiten

Die Verifikation und Einordnung der erzielten Ergebnisse erfolgte durch umfassende Literatur-recherchen, Teilnahme an nationalen und internationalen wissenschaftlichen Veranstaltungen,der Organisation mehrerer Workshops sowie eine intensive Mitarbeit in verschiedenen Fach-gremien. Darüber hinaus bestehen Kooperationsbeziehungen zu nicht universitären For-schungseinrichtungen und Industriepartnern.

Im Bereich der „high-level“-Synthesemethodik war die Auseinandersetzung mit einer Reihevon Ansätzen zur hierarchischen Dekomposition (z. B. „top-down constraint-driven hierarchi-cal design methodology“ [ChSV92], ACSYN [FKGS97]) und analytische Verfahren (z. B.Analog Insyde [HeSo95], ASTRX/OBLX [OCR94]) erforderlich. Im Ergebnis dessen wurdedie Synthesemethodik im Hinblick auf die Akzeptanz von Spezialösungen weiter verfeinert.Generelle Verfahren wie z. B. symbolische Methoden und formale Spezifikation treten nicht inKonkurrenz zu der von uns eingeführten Synthesemethodik, sondern sind bei der Ausarbeitung


20

der konkreten Synthesealgorithmen zu berücksichtigen. Zur Thematik der „high-level“ Be-schreibung gemischt analog-digitaler Systeme wurde am 17.10.1997 in Ilmenau ein gemeinsa-mer Workshop mit dem Lehrstuhl Technische Informatik, Goethe-Universität Frankfurt/M.zum Thema „Synthese gemischt analog-digitaler Systeme“ durchgeführt [Ka97a], [Ka97b].Einzelne Teillösungen, die im Konzept der mehrphasigen high-level Syntheseenthalten sind,wurden von anderen Arbeitsgruppen aufgegriffen und weiterverfolgt.Zum Beispiel basieren im Konzept der mehrphasigen high-level Synthese die Signal-Wechsel-wirkungsgraphen auf einer Darstellung unabhängiger Leistungskanäle. Außer den gewünschtentreten an den Toren der Bauelemente zusätzliche Komponenten des Leistungsflusses auf. Imallgemeinen können an einem Tor durch unterschiedliche Leitungsmodi und nichtüberlappendeFrequenz- oder Zeitbereiche verschiedene Informationen in einem elektrischen Signal ver-schlüsselt werden und ergeben unterschiedliche Signalmodi.In [CDSG95] wird ein ähnlicher -- wenn auch für eine allgemeine Methodik zu starrer -- Ansatzvorgestellt, bei dem ein Signal in eine Nutz- und in die drei Fremdkomponentennoise, distor-tion undaliasing zerlegt wird.Demgegenüber werden im Signal-Wechselwirkungsgraphen den einzelnen Leistungskanälenbei der Bestimmung der bauelementephysikalischen Realisierung Eigenschaften zugeordnet,ohne die erforderlichen Anpaßbedingungen quantitativ zu beschreiben. Zu diesen Typinforma-tionen der Leistungskanäle gehören:

• die Impedanzanpassung (leerlaufend, angepaßt, kurzgeschlossen),• die Leitungsmode (symmetrisch, asymmetrisch) sowie• die Signalmode (statisch, quasistatisch, Basisband, Seitenband, CW, RZ-Impuls, Rechteck,

etc.).

Im Bereich der physikalischen Realisierungskonzepte wurden im Berichtszeitraum verschiede-ne Layoutsysteme für analoge Schaltungen veröffentlicht [WK96], [ODJO95],[CRC94].Die beiden Systeme aus [WK96], [ODJO95] sind Modulgeneratorumgebungen die durch eineprozedurale Layoutbeschreibungssprache getragen werden. Alle zu generierenden Layoutsmüssen damit prozedural mittels der Systemsprache beschrieben werden.Das in [CRC94] dargestellte System KOAN/ANAGRAM II kann als klassisches Makrozellen-system kategorisiert werden. Alle drei Systeme stellen damit disjunkte Ansätze gegenüber demTLC-Konzept dar.Im Rahmen von Prototyperprobungen wurde das auf der Grundlage des TLC-Konzeptes ent-wickelte Designwerkzeug ADAS durch folgende Institutionen evaluiert:

• IMMS Institut für Mikroelektronik- und Mechatronik-Systeme gGmbH, Ilmenau,• Thesys GmbH, Erfurt,• MAZeT GmbH, Erfurt.

Das abutmentorientierte Layoutkonzept nutzt einen Makrozell-Layoutstil, der durch die Nut-zung der Schnittbaum-Topologie und der Kanalverdrahtung charakterisiert ist.Im Gegensatz zu ähnlichen Makrozell-Systemen [KPDH88,RLSD89] wird jedoch ein extensi-ver Gebrauch von Abutment gemacht.Das Einsatzgebiet dieser Layoutkonzeption für alternative analog informationsverarbeitendeSysteme erforderte die Beherrschung von Schaltungskomplexitäten, die mit bekannten analo-gen Makrozell-Systemen [KPDH88, RLSD89, CRC94, MCFS96] nicht realisierbar sind.Die eingebundene quasi-symbolische Layoutkonzeption ist mit den in [ODJo95, WK96] vorge-stellten Verfahren vergleichbar, unterscheidet sich jedoch von [ODJo95] durch die Realisierungelementarer Kompaktierungsoperationen und von [WK96] durch die objektorientierte Realisie-


21

rung und die implizite Potentialverwaltung. Die integrierte Optimierungsstrategie für die Be-rücksichtigung durch parasitäre Verdrahtungskapazitäten verursachter Performance-Verletzungen unterscheidet sich von den Ansätzen aus [GyJe89] in Verbindung mit [ChSV92]und [MCFS96] durch die Ausnutzbarkeit kompensatorischer Effekte entgegengesetzt sensitiverParasitics und die globale Optimierungsstrategie, kann aber in die constraintbasierte Syntheseergänzend eingebunden werden.Im den Bereich analoger Fuzzy-Hardware sind bis jetzt in der Literatur keine weitere Modulge-neratoren vorgestellt worden.An der Nutzung der Layoutwerkzeuge und Fuzzy-Modulgeneratoren sind mehrere universitäreEinrichtungen interessiert.

Weiterhin sind 15 universitäre Einrichtungen an einer Nutzung der Werkzeuge interessiert.

Innerhalb gemeinsamer Forschungsarbeiten mit Wissenschaftlern des Graduiertenkollegs GRK164 „Entwurfsautomatisierung für gemischt analog-digitale Systeme“ wurde ADAS zur Lay-outgenerierung verschiedener analoger Komponenten für neuronaler Netze erfolgreich einge-setzt.Die im Teilprojekt F1 entwickelten Methoden und die erzielten Ergebnisse bilden die wissen-schaftliche Grundlage für eine inhaltliche Mitarbeit in verschiedenen BMBF-Projekten.In das BMBF Projekt ELAN „Effiziente Layoutentwurfsmethodik für Analog-DigitaleSyste-me“ welches der „Smart System Engineering“ Initiative zugeordnet ist, werden die Layoutge-nerierungsverfahren (TLC) des Teilprojektes einbezogen.Im Rahmen des BMBF-Projektes LLL „Long Life Learning“ sollen die Methodiken der „high-level“-Synthese und der Layoutgenerieung in interaktiven Wissensbasen verfügbar gemachtwerden.Mitgliedschaft in Fachgremien:

• GI/ITG Fachgruppe "Entwurf und Realisierung von Mikrosystemen"• GI/ITG Fachgruppe "Entwurf des Layouts von Schaltungen"• GI/ITG Fachgruppe "Beschreibungssprachen und Modellierung von Schaltungen und

Systemen"

Literatur

[ABM94] Arlt, St.; Böttcher, R.; Mögel, A.; Scarbata,G.; Schwarz, W.: Integrierte Chua‘sSchaltung auf Basis Teleskopierbarer LayoutzellenIn 3. GME/ITG Diskussionssitzung, Bremen, Sept. 1994.

[BMKB92] Bexten, V.; Moraga, C.; Klinke, R.; Bockherde, W.:Flexible rule-based layout synthesis for analog ics.In: IEEE Custom Integrated Circuits Conference, Mai 1992

[CDSG95] Crols, J.; Donnay, S.; Steyaert, M.; Gielen, G.A High-Level Design and Optimization Tool for Analog RF Receiver Front-EndIEEE/ACM International Conference on Computer-Aided Design (ICCAD)San Jose, CA, Nov., 1995

[CGRC91] Cohn, J.M.; Garrod, D.J.; Rutenbar, R.A.; Carley, L.R.:New tools for device-level analog placement and routingIEEE Journal of Solid-State Circuits, 26(3): 330 - 342, März 1991


22

[ChSV92] Chang, H. and Sangiovanni-Vincentelli et al, A.A top-down, Constraint-driven Design Methodology for Analog IntegratedCircuitsIEEE CICC , May 1992

[CRC94] Cohn, J.M.; Garrod, D.J.; Rutenbar, R.A.; Carley, L.R.Analog Device-Level Layout Automation,Kluwer Academic Publishers, 1994

[GyJe89] Gyurcsik; R.S.; Jzan-Ching JeenA Generalized Approach to Routing Mixed Analog and Digital Signal Nets ina ChannelIEEE Journal of Solid-State Circuits, 24(2):436-442, April 1998.

[FKGS97] Forster, G.; Kick, G.; Gerbershagen, M.; Stürmer, A.:Automatisierter Entwurf analoger Schaltungen mit ACSYNEntwurf Integrierter Schaltungen, 8.E.I.S.-Workshop, Universität HamburgApril 1997, pages 143-152

[FKU95] Fidge, C.; Kearney, P.; Utting, M.: Quartz: An integrated formal developmentmethod for real-time software.Technical report, University of Queensland, April 1995.

[Gerl97] Gerlach, J.; Rosenstiel, W.: Transformational Optimization of the FullRate Speech Transcoder GSM 06.10SDA 97, Dresden 1997, S. 68 - 73

[GK83] Gajski, D.; Kuhn, H.:Guest Editors Introduction: New VLSI ToolsIn: Computer, Vol. 16, Nr.12, 1983

[HeSo95] Hennig, E.; Sommer, R.:Application of Computer Algebra Methods to Analog Circuit SizingEuropean Conference on Circuit Theory and Design , Istanbul, TurkeyAug. 1995

[KaSc93] Kampe, J.; Scarbata, G.: Automatisierbare Synthese analoger Systemkom-ponenten für vorstrukturierte LayoutanwendungenIn 23. Jahrestagung der Gesellschaft für Informatik, Dresden, Okt. 1993.

[Koen94] König, K.: Layoutrealisierung von Applikationsschaltungen auf einem gemischtanalog-digital MasterMaster‘s thesis, TU Ilmenau, 1994.

[KPDH88] Kayal, M.; Piguet, S.; Declercq, M.; Hochet, B.:SALIM: A Layout Generator Tool for Analog ICsIn IEEE Custom Integrated Circuits Conference. pages 751-754, May 1988.

[MCFS96] Malavasi, E.; Charbon, E.; Felt, E.; Sangiovanni-Vincentelli, A.:Automation of IC Layout with analog ConstraintsIEEE Transactions on Computer-Aided Design of Integrated Circuits andSystems, 15(8):923-942, August 1996

[OCR94] Ochotta, E.S.; Carley, R.L.; Rutenbar, R.A.:ASTRX/OBLX: Tools for Rapid Synthesis of High Performance analogCircuitsJune 1994, PAGES 24-30, ACM/IEEE DAC

[ODJo95] Owen, B.R.; Duncan, R.; Jantzi, S.; Ousli, C.; Rezania, S.; Martin, K.:Ballistic: An Analog Layout Language,IEEE Custom Integrated Circuits Conference, 1995


23

[RLSD89] Rijmenants, J.; Litsios, J.; Schwarz, Th.; Degrauwe, M.:ILAC: An Automated Layout Tool for Analog CMOS CircuitsIEEE Journal of Solid-State Circuits, 24(2): 417 - 425, 1989

[WK96] Wolf, M.;Kleine, U:Modulgeneratorumgebung für analoge integrierte SchaltungenGMM/ITG-Diskussionssitzung „Entwicklung von Analogschaltungen mit CAE-Methoden“,Berlin 1996

0.1.4 Offene Fragen

Zum Zeitpunkt der Berichterstattung sind folgende Fragen nicht abschließend geklärt:

Bezüglich der „high-level“-Synthese analoger Systemkomponenten ist es erforderlich, die fürdie Abstraktionsebenen beschriebenen Modelle in maschienenlesbarer Form zu verwalten. Erstauf diese Weise wird es möglich, mit den Modellen experimentell umgehen zu können und ein-zelne Synthesealgorithmen erproben zu können.Die detailliertere Konzeption für die Entwurfsunterstützung (siehe Abb. 10) erfordert Methodenzur Realisierung der globalen Synthesestrategie, die umgesetzt werden müssen.Darüber hinaus müssen die einzelnen, aus der Abfolge der Entwurfsebenen resultierenden Syn-theseschritte formal beschrieben, erprobt und umgesetzt werden. Bei der Modellierung gibt esderzeit ein Defizit im Bereich der bauelemetephysikalischen Effekte. Auf dieser Abstraktions-ebene liegen für eine Erprobung der Schritte für die Bauelemente-Synthese noch nicht genü-gend Modelle vor.

Abb. 18 Layoutoptimierung

Bezüglich des physikalischen Realisierungskonzepts Analog-Master sind layoutnahe Modelleerforderlich, um die Schwelle zwischen der Struktur-Synthese und der Layout-Generierungüberwinden zu können. Layoutnahe Modelle müssen experimentell abgesichert werden!Durch die Analyse der mittels ADAS generierten Layouts Teleskopierbarer Zellen wurde deut-lich, daß sich im Bereich der Verdrahtung eine Flächenreduzierung des Gesamtlayouts errei-chen läßt. Aufgrund der niedrigen Komplexität konnte zur Verdrahtung ein Suchalgorithmusnach dem Verfahren „Kürzester-Weg-Suche“ implementiert werden, so daß die Verdrahtungs-kosten für ein Netz minimiert werden. Die vordefinierten Verdrahtungsräume führen aber dazu,daß in nahezu allen Layouts Leerflächen entstehen die durch eine Kompaktierung beseitigt wer-den könnten, wie in Abb. 18 dargestellt ist.


24

0.1.5 Veröffentlichungen

0.1.5.1 Zeitschriften-, Buch- und Konferenzbeiträge

[HHP96] Hichert, J.; Hoffmann, A.; Phu, H.X.: Convergence speed of an integral methodfor computing the essential supremumIn I. M. Bomze, T. Czendes, and P. M. Pardolas, editors, Developments in GlobalOptimization, Dordrecht, 1996. Kluwer Academic Publishers.

[KaSc95] Kampe, J.; Scarbata, G.: Die Struktursynthese analoger Systemkomponenten- Diskussion eines High-Level-LösungsansatzesIn 40. IWK, Ilmenau, 1995.

[Ka97a] Kampe, J.:Synthese-Strategie für analoge System-Komponentenin Workshop Synthese gemischt analog-digitaler SystemeTU Ilmenau Okt. 1997

[Ka97b] Kampe, J.:Modellierung analoger Schaltungen in der Informationsdomäne: Ein BeispielIn: Workshop „Synthese gemischt analog-digitaler Systeme“TU Ilmenau Okt. 1997

[KWS96a] Kampe, J.; Wisser, Chr., Scarbata, G.: Modulgeneratoren für reguläre Layout-strukturenIn ITG-Fachbericht No. 138 Mikroelektronik für die Informationstechnik,pages 109-114, Chemnitz, März 1996.

[KWS96b] Kampe, J.; Wisser, Chr.; Scarbata, G.:Module generators for a regular analoglayoutIn: IEEE Intern. Conference on Computer Design (ICCD‘96),pages 280--285, Austin, TX, Oct. 1996.

[MABPSS96]Minnich, M.; Arlt, St.; Böttcher, R.; Pahnke, K.; Selent, R.; Scarbata, G.: ADAS:AN INNOVATIVE SYNTHESIS TOOL FOR ANALOG LAYOUTSTRUCTURESFacta Universitatis, Series: Electronics and Energetics, Vol. 9, No. 1 (1996)pp. 109 - 131, University of Nis, Yugoslavia

[MABWS95] Minnich, M.; Arlt, St.; Böttcher, R.; Wisser, Chr.; Scarbata, G.: Analog DesignAssistance System40. Intern. Wiss. Kolloquium TU Ilmenau, Ilmenau, 18. - 21. Sept. 1995,Tagungsband

[MAWS95] Minnich, M.;.Arlt, St.; Wisser, Chr.; Scarbata, G.: Analog Design AssistanceSystem40. Internationales Wissentschaftliches Kolloquium. TU Ilmenau, 18.-21.September 1995.

[MSKS95] Mögel, A.; Schwarz, W.; Kampe, J.; Scarbata, G.: Automatisierter Entwurfnichtlinearer analoger Systeme40. Intern. Wiss. Kolloquium TU Ilmenau, Ilmenau,18. - 21. Sept. 1995,Tagungsband 3, S. 114 - 119

[TKS95] Triebel, S.; Kelber, J.; Scarbata, G.: Ein Designtool für analoge Fuzzy-ControllerWittenberg, März 1995


25

[TKS97a] Triebel, S.; Kelber, J.; Scarbata, G.: Automated implementation of fuzzy systemsin analogous hardwareIn Micro Neuro´97, pages 286-291, Dresden, September 1997

[TKS97b] Triebel, S.; Kelber, J.; Scarbata, G.: A toolset for the design of analogous fuzzyhardwareIn Dortmunder Fuzzytage, Dortmund, Juni 1997

[Tri95] Triebel, S.: Automatisierter Layout-Entwurf analoger Fuzzy-HardwareIn Mikroelektronik der Fuzzy-Systeme, Ilmenau, Juni 1995

[Tri96a] Triebel, S.: Ein ASIC-Entwurfssystem für analoge Fuzzy-ReglerIn Tagungsband zum Symposoium: Anwendungen von Fuzzy-Technolgoienund neuronalen Netzen, Erlangen, Juni 1996

[Tri96b] Triebel, S.: Ein ASIC-Entwurfssystem für analoge Fuzzy-ReglerIn Tagungsband zur Analog ´96, Berlin, Oktober 1996

[Tri97] Triebel, S.: Eine Modulgeneratorumgebung für komplexe analoge und gemischtanalog/digitale SystemeIn 8. E.I.S.-Workshop, Hamburg, April 1997

0.1.5.2 SFB-Berichte und Diplomarbeiten

[G98] Geffke,T.:(Implementation einer Bandgap-Referenzquelle)Diplomarbeit,TU Ilmenau, (Juni 1998)

[H95] Hilbert, Michael: Chiprealisierung eines Analog-Digital-UmsetzersDiplomarbeit, TU Ilmenau, 1995

[H96] Heise, M.: Rauschoptimierung von BiCMOS und CMOS OPVDiplomarbeit, TU Ilmenau, (Januar 1996)

[Z95] Zoller, A.: Chiprealisierung eines CMOS VCO auf Basis TeleskopierbarerLayoutzellenDiplomarbeit, TU Ilmenau (November 1995)


26

Anhang 1

High-Level-Modellierung analoger Systemkomponenten

Abb. A1-1: Informationswechselwirkung der Modulo-Funktion

Kon

tinuu

m

Spa

nnun

g

5

Kon

tin.

kons

t.

Spa

nnun

g

5

Kon

tinuu

m

Sup

ply

Sup

ply

Kon

tin.

kons

t.

Kon

tin.

kons

t.

Teile

r

Nul

l+

Sup

ply

Teile

r

Spa

nnun

g

5

Kon

tinuu

m

Spa

nnun

g

5

Spa

nnun

g

5

Kon

tinuu

mK

ontin

.ko

nst.

Kon

tinuu

m

6

Spa

nnun

g

5

Kon

tinuu

mK

ontin

.ko

nst.

Teile

r

Teile

r

gesc

halte

teK

oeff.

Sup

ply

gesc

halte

teK

oeff.

Teile

r

Kon

tin.

kons

t.

begr

enzt

verv

ielfa

chte

Diff

eren

z

begr

enzt

verv

ielfa

chte

Diff

eren

z

begr

enzt

verv

ielfa

chte

Diff

eren

z

Spa

nnun

g

5

Kon

tinuu

mK

ontin

uum

var.

Spa

nnun

g

5

Kon

tinuu

mK

ontin

uum

var.

6

7

Spa

nnun

g

5

Kon

tinuu

mal

tern

iere

nd( ”A

st-2

&-1

“=”Tr

ue“;

”Ast

-2&

-1“=

”Fals

e“)

Spa

nnun

g

5

Aus

gang

Kon

tinuu

m

8 a b

2(”Tr

ue“:

Kon

tin.k

onst

.;”Fa

lse“

:Kon

tin.k

onst

.)S

pann

ung

5

Kon

tin.

kons

t.

8 a b

Kon

tin.

kons

t.K

ontin

uum

Spa

nnun

g

5

Kon

tin.

kons

t.

gesc

halte

teK

oeff.

verv

ielfa

chte

Diff

eren

z

”Nul

l+“:

Kon

tin.k

onst

.)ˆ(

Ast

-2)

Spa

nnun

g

5

2(”S

egm

ento

ffset

“:K

ontin

.kon

st.;

”Nul

l+“:

Kon

tin.k

onst

.)

Spa

nnun

g

5

2(”S

egm

ento

ffset

“:K

ontin

.kon

st.;

ˆ(A

st-2

&-1

)

”Nul

l+“:

Kon

tin.k

onst

.)

Spa

nnun

g

5

2(”S

egm

ento

ffset

“:K

ontin

.kon

st.;

ˆ(A

st+

1)

”Nul

l+“:

Kon

tin.k

onst

.)ˆ(

Ast

+1

&+

2)

Spa

nnun

g

5

2(”S

egm

ento

ffset

“:K

ontin

.kon

st.;

Ein

gang

Spa

nnun

g

5

Kon

tinuu

mK

ontin

uum

var.

gesc

halte

teK

oeff.

Kon

tinuu

mva

r.

begr

enzt

verv

ielfa

chte

Diff

eren

z

Kon

tinuu

m

Spa

nnun

g

5

2(”Tr

ue“:

Kon

tin.k

onst

.;”Fa

lse“

:Kon

tin.k

onst

.)S

pann

ung

5

Kon

tinuu

mal

tern

iere

nd( ”A

st-2

“=”Tr

ue“;

”Ast

-2“=

”Fals

e“)

Spa

nnun

g

5

2(”Tr

ue“:

Kon

tin.k

onst

.;”Fa

lse“

:Kon

tin.k

onst

.)K

ontin

uum

alte

rnie

rend

( ”Ast

+1

&+

2“= ”Tr

ue“;

”Ast

+1

&+

2“= ”Fa

lse“

)

Sup

ply

Sup

ply

Ast

+1

&+

2

Spa

nnun

g

5

2(”Tr

ue“:

Kon

tin.k

onst

.;”Fa

lse“

:Kon

tin.k

onst

.)

Kon

tinuu

m

8 a b

Kon

tinuu

mal

tern

iere

nd( ”A

st+

1“= ”Tr

ue“;

”Ast

+1“

= ”Fals

e“)

Ast

+1

8 a b

Ast

-2&

-1

Ast

-2

8 a b

Spa

nnun

g

5

Mitt

elw

ert

Kon

tin.

kons

t.K

ontin

uum

Mitt

elw

ert

Kon

tinuu

m

Spa

nnun

g

5

Kon

tin.

kons

t.

9 9 99

Ast

+1

&+

2

Ast

+1

Ast

-2&

-1

Ast

-2

Sch

wel

le+

1

Sch

wel

le+

2

Seg

men

toffs

et

Sch

wel

le-2

Sch

wel

le-1

76


27

Anhang 2

Schaltungsdesign

Abb. A2-1: Chipfotografie programmierbarer, zeitdiskreter Breitbandgenerator


28

Anhang 3

Analog Design Assistance System (ADAS)

Abb. A3-1: Benutzeroberfläche von ADAS


29

Anhang 4

Implementation und Entwurfsautomatisierung alternativer Systeme der Informations-verarbeitung

Abb.4-1: Benutzeroberfläche ADLTool


30

Abb. A4-2: Physikalisches Layout eines Verdrahtungskanals

Abb. A4-3: Automatisch generiertes Layout eines Fuzzy-Controllers

0.1 Teilprojekt F1: Automatisierter Entwurf analoger und...

Documents

Transcript of 0.1 Teilprojekt F1: Automatisierter Entwurf analoger und...