1 nV/√Hz低ノイズ

計装アンプ

AD8429

Rev. 0

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。 ※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照ください。 ©2011 Analog Devices, Inc. All rights reserved.

本 社／105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03（5402）8200

大阪営業所／532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 電話 06（6350）6868

特長 低ノイズ

入力ノイズ: 1 nV/√Hz

出力ノイズ: 45 nV/√Hz

高精度 DC 性能 (AD8429BRZ)

CMRR:最小 90 dB (G = 1)

入力オフセット:最大 50 µV

ゲイン精度:最大 0.02% (G = 1)

優れた AC 仕様

CMRR: 5 kHz まで 80 dB ( G = 1)

帯域幅: 15 MHz (G = 1)

帯域幅: 1.2 MHz (G = 100)

スルーレート: 22 V/μs

THD: −130 dBc (1 kHz、G = 1)

汎用性

両電源動作: ±4 V～±18 V

1 本の抵抗でゲイン設定(G = 1～10,000)

規定性能の温度範囲

-40°C～+125°C

アプリケーション 医療計測機器

高精度データ・アクイジション

マイクロフォンのプリアンプ

振動解析

ピン接続

TOP VIEW(Not to Scale)

–IN 1

RG 2

RG 3

+IN 4

+VS8

VOUT7

REF6

–VS5

AD8429

097

30-0

01

図 1.

概要 AD8429 は、広い温度範囲(−40°C～+125°C)で極めて小さい信号

を計測するためにデザインされた超低ノイズ計装アンプです。

AD8429 は小さな信号の測定に優れています。このデバイスは、1 nV/√Hz の超低入力ノイズ性能を提供します。AD8429 は高い

CMRR を持つため、不要な信号によりアクイジションが妨害さ

れるのを防止します。ゲインが高いほど CMRR が大きくなるた

め、最も必要とされる場合に高い除去比が得られます。AD8429は高性能ピン構成を持つため一般的な計装アンプより遥かに高

い周波数で確実に高い CMRRを維持します。

AD8429 は高速に変化する信号を確実に増幅します。電流帰還ア

ーキテクチャを採用しているため、高いゲインで広い帯域幅を提

供します(例えば G = 100で 1.2 MHz)。このデザインには、大きな

入力過渡電圧の後でセトリング・タイムを改善する回路が含まれ

ています。AD8429 は優れた歪み性能を持つようにデザインされ

ているため、振動解析のような厳しいアプリケーションで使用す

ることができます。

ゲインは、1 本の抵抗で 1～10,000 の範囲で設定できます。REFピンを使うと、出力電圧をオフセットさせることができます。

この機能は、単電源シグナル・チェーンにインターフェースす

る際に出力レベルをシフトするときに役立ちます。

AD8429の性能は−40°C～+125°Cの拡張工業用温度範囲で規定さ

れ、8ピン・プラスチックSOICパッケージを採用しています。 1000

100

10

1

0.1

NO

ISE

(n

V/√

Hz)

FREQUENCY (Hz)

1 10 100 1k 10k 100k

G = 1

G = 10

G = 100

G = 1k

0973

0-0

02

図 2.RTI 電圧ノイズ・スペクトル密度の周波数特性

AD8429

Rev. 0 － 2/19 －

目次 特長......................................................................................................1 アプリケーション ..............................................................................1 ピン接続 ..............................................................................................1 概要......................................................................................................1 改訂履歴 ..............................................................................................2 仕様......................................................................................................3 絶対最大定格 ......................................................................................6

熱抵抗..............................................................................................6 ESDの注意 ......................................................................................6

ピン配置およびピン機能説明 ..........................................................7 代表的な性能特性 ..............................................................................8 動作原理 ............................................................................................15

アーキテクチャ............................................................................ 15 ゲインの選択................................................................................ 15 REFピン ........................................................................................ 15 入力電圧範囲................................................................................ 16 レイアウト.................................................................................... 16 入力バイアス電流のリターン・パス ........................................ 17 入力保護 ....................................................................................... 17 無線周波数干渉(RFI)................................................................... 17 入力ステージ・ノイズの計算 .................................................... 18

外形寸法............................................................................................ 19 オーダー・ガイド........................................................................ 19

改訂履歴 4/11—Revision 0: Initial Version

AD8429

Rev. 0 － 3/19 －

仕様 特に指定がない限り、VS = ±15 V、VREF = 0 V、TA = 25°C、G = 1、RL = 10 kΩ。

表 1.

A Grade B Grade

Parameter Test Conditions/Comments Min Typ Max Min Typ Max Unit

COMMON-MODE REJECTION

RATIO (CMRR)

CMRR DC to 60 Hz with 1 kΩ

Source Imbalance

VCM = ±10 V

G = 1 80 90 dB

G = 10 100 110 dB

G = 100 120 130 dB

G = 1000 134 140 dB

CMRR at 5 kHz VCM = ±10 V

G = 1 76 80 dB

G = 10 90 90 dB

G = 100 90 90 dB

G = 1000 90 90 dB

VOLTAGE NOISE, RTI VIN+, VIN− = 0 V

Spectral Density1: 1 kHz

Input Voltage Noise, eni 1.0 1.0 nV/√Hz

Output Voltage Noise, eno 45 45 nV/√Hz

Peak to Peak: 0.1 Hz to 10 Hz

G = 1 2 2 µV p-p

G = 1000 100 100 nV p-p

CURRENT NOISE

Spectral Density: 1 kHz 1.5 1.5 pA/√Hz

Peak to Peak: 0.1 Hz to 10 Hz 100 100 pA p-p

VOLTAGE OFFSET2

Input Offset, VOSI 150 50 µV

Average TC 0.1 1 0.1 0.3 µV/°C

Output Offset, VOSO 1000 500 µV

Average TC 3 10 3 10 µV/°C

Offset RTI vs. Supply (PSR) VS = ±5 V to ±15 V

G = 1 90 100 dB

G = 10 110 120 dB

G = 100 130 130 dB

G = 1000 130 130 dB

INPUT CURRENT

Input Bias Current 300 150 nA

Average TC 250 250 pA/°C

Input Offset Current 100 30 nA

Average TC 15 15 pA/°C

DYNAMIC RESPONSE

Small Signal Bandwidth: –3 dB

G = 1 15 15 MHz

G = 10 4 4 MHz

G = 100 1.2 1.2 MHz

G = 1000 0.15 0.15 MHz

AD8429

Rev. 0 － 4/19 －

A Grade B Grade

Parameter Test Conditions/Comments Min Typ Max Min Typ Max Unit

Settling Time 0.01% 10 V step

G = 1 0.75 0.75 µs

G = 10 0.65 0.65 µs

G = 100 0.85 0.85 µs

G = 1000 5 5 µs

Settling Time 0.001% 10 V step

G = 1 0.9 0.9 µs

G = 10 0.9 0.9 µs

G = 100 1.2 1.2 µs

G = 1000 7 7 µs

Slew Rate

G = 1 to 100 22 22 V/µs

THD First five harmonics, f =

1 kHz, RL = 2 kΩ, VOUT = 10

V p-p

G = 1 −130 −130 dBc

G = 10 −116 −116 dBc

G = 100 −113 −113 dBc

G = 1000 −111 −111 dBc

THD + N f = 1 kHz, RL = 2 kΩ, VOUT

= 10 V p-p

G = 100 0.0005 0.0005 %

GAIN3 G = 1 + (6 kΩ/RG)

Gain Range 1 10000 1 10000 V/V

Gain Error VOUT = ±10 V

G = 1 0.05 0.02 %

G > 1 0.3 0.15 %

Gain Nonlinearity VOUT = −10 V to +10 V

G = 1 to 1000 RL = 10 kΩ 2 2 ppm

Gain vs. Temperature

G = 1 2 5 2 5 ppm/°C

G > 1 −100 −100 ppm/°C

INPUT

Impedance (Pin to Ground)4 1.5||3 1.5||3 GΩ||pF

Input Operating Voltage

Range5

VS = ±4 V to ±18 V −VS + 2.8 +VS − 2.5 −VS + 2.8 +VS − 2.5 V

OUTPUT

Output Swing RL = 2 kΩ −VS + 1.8 +Vs − 1.2 −VS + 1.8 +Vs − 1.2 V

Over Temperature −VS + 1.9 +Vs − 1.3 −VS + 1.9 +Vs − 1.3 V

Output Swing RL = 10 kΩ −VS + 1.7 +Vs − 1.1 −VS + 1.7 +Vs − 1.1 V

Over Temperature −VS + 1.8 +Vs − 1.2 −VS + 1.8 +Vs − 1.2 V

Short-Circuit Current 35 35 mA

REFERENCE INPUT

RIN 10 10 kΩ

IIN VIN+, VIN− = 0 V 70 70 µA

Voltage Range −VS +VS V

Reference Gain to Output 1 1 V/V

Reference Gain Error 0.01 0.05 0.01 0.05 %

AD8429

Rev. 0 － 5/19 －

A Grade B Grade

Parameter Test Conditions/Comments Min Typ Max Min Typ Max Unit

POWER SUPPLY

Operating Range ±4 ±18 ±4 ±18 V

Quiescent Current 6.7 7 6.7 7 mA

T = 125°C 9 9 mA

TEMPERATURE RANGE

For Specified Performance −40 +125 −40 +125 °C 1 総合電圧ノイズ = √(eni

2 + (eno/G)2 + eRG2)。 詳細については、動作原理のセクションを参照してください。

2 総合 RTI VOS = (VOSI) + (VOSO/G)。 3 これらの規定値には、外付けゲイン設定抵抗 RGの許容誤差は含まれません。 G > 1 の場合は、RG 誤差をこの表の規定値に加算してください。 4 差動モード入力インピーダンスと同相モード入力インピーダンスは、ピン・インピーダンスから計算できます。すなわち、ZDIFF = 2(ZPIN); ZCM = ZPIN/2。 5 AD8429 入力ステージの入力電圧範囲。 入力範囲は、同相モード電圧、差動電圧、ゲイン、リファレンス電圧に依存することがあります。 詳細については、入力電圧範囲のセクションを参照してください。

AD8429

Rev. 0 － 6/19 －

絶対最大定格 表 2.

Parameter Rating

Supply Voltage ±18 V

Output Short-Circuit Current Duration Indefinite

Maximum Voltage at –IN, +IN1 ±VS

Differential Input Voltage1

Gain ≤ 4 ±VS

4 > Gain > 50 ±50 V/gain

Gain ≥ 50 ±1 V

Maximum Voltage at REF ±VS

Storage Temperature Range −65°C to +150°C

Specified Temperature Range −40°C to +125°C

Maximum Junction Temperature 140°C

ESD

Human Body Model 3.0 kV

Charge Device Model 1.5 kV

Machine Model 0.2 kV 1 これらの規定値を超える電圧に対しては、入力保護抵抗を使用してください。

詳細については、動作原理のセクションを参照してください。

上記の絶対最大定格を超えるストレスを加えるとデバイスに恒

久的な損傷を与えることがあります。この規定はストレス定格

の規定のみを目的とするものであり、この仕様の動作のセクシ

ョンに記載する規定値以上でのデバイス動作を定めたものでは

ありません。デバイスを長時間絶対最大定格状態に置くとデバ

イスの信頼性に影響を与えます。

熱抵抗 θJAは、自然空冷で 4 層 JEDEC PCB に実装したデバイスに対し

て規定します。

表 3.

Package θJA Unit

8-Lead SOIC 121 °C/W

ESDの注意 ESD（静電放電）の影響を受けやすいデバイスで

す。電荷を帯びたデバイスや回路ボードは、検知

されないまま放電することがあります。本製品は

当社独自の特許技術である ESD 保護回路を内蔵

してはいますが、デバイスが高エネルギーの静電

放電を被った場合、損傷を生じる可能性がありま

す。したがって、性能劣化や機能低下を防止する

ため、ESD に対する適切な予防措置を講じるこ

とをお勧めします。

AD8429

Rev. 0 － 7/19 －

ピン配置およびピン機能説明

TOP VIEW(Not to Scale)

–IN 1

RG 2

RG 3

+IN 4

+VS8

VOUT7

REF6

–VS5

AD8429

097

30-0

03

図 3.ピン配置

表 4.ピン機能の説明

ピン番号 記号 説明

1 −IN 負の入力端子。

2、3 RG ゲイン設定端子。RG ピンの両端に抵抗を接続してゲインを設定します。G = 1 + (6 kΩ/RG)。

4 +IN 正の入力端子。

5 −VS 負の電源端子。

6 REF リファレンス電圧端子。この端子を低インピーダンス電圧源で駆動して出力をレベル・シフトします。

7 VOUT 出力端子。

8 +VS 正の電源端子。

AD8429

Rev. 0 － 8/19 －

代表的な性能特性 特に指定がない限り、T = 25°C、VS = ±15 V、VREF = 0、RL = 10 kΩ。

15

–15

–10

–5

0

5

10

–15 –10 –5 0 5 10 15

CO

MM

ON

-MO

DE

VO

LT

AG

E (

V)

OUTPUT VOLTAGE (V)

G = 1 VS = ±15V

VS = ±12V

VS = ±5V

097

30-0

10

図 4.出力電圧対入力同相モード電圧、 両電源、VS = ±5 V、±12 V、±15 V (G = 1)

15

–15

–10

–5

0

5

10

–15 –10 –5 0 5 10 15

CO

MM

ON

-MO

DE

VO

LT

AG

E (

V)

OUTPUT VOLTAGE (V)

G = 100 VS = ±15V

VS = ±12V

VS = ±5V

097

30-0

11

図 5.出力電圧対入力同相モード電圧、 両電源、VS = ±5 V、±12 V、±15 V (G = 100)

–12.28V

+12.60V

–50

–45

–40

–35

–30

–25

–20

–15

–10

–5

0

–14 –12 –10 –8 –6 –4 –2 0 2 4 6 8 10 12 14

INP

UT

BIA

S C

UR

RE

NT

(n

A)

COMMON-MODE VOLTAGE (V) 097

30-0

68

図 6.同相モード電圧対入力バイアス電流

FREQUENCY (Hz)

0

20

40

60

80

100

120

140

160

1 10 100 1k 10k 100k 1M

PO

SIT

IVE

PS

RR

(d

B)

GAIN = 1

GAIN = 1000

GAIN = 10GAIN = 100

097

30-0

69

図 7.正 PSRR の周波数特性

FREQUENCY (Hz)

0

20

40

60

80

100

120

140

NE

GA

TIV

E P

SR

R (

dB

)

160

1 10 100 1k 10k 100k 1M

GAIN = 1

GAIN = 1000

GAIN = 10GAIN = 100

097

30-0

70

図 8.負 PSRR の周波数特性

–30

–20

–10

0

10

20

30

40

50

60

70

100 1k 10k 100k 1M 10M 100M

GA

IN (

dB

)

FREQUENCY (Hz)

GAIN = 1

GAIN = 1000

GAIN = 100

GAIN = 10

VS = ±15V

097

30-0

17

図 9.ゲインの周波数特性

AD8429

Rev. 0 － 9/19 －

FREQUENCY (Hz)

10

20

40

60

80

100

120

140

160

CM

RR

(d

B)

10 100 1k 10k 100k 1M

G = 1

G = 10

G = 100

G = 1k

BANDWIDTHLIMITED

097

30-1

10

図 10.CMRR の周波数特性

FREQUENCY (Hz)

1 10 100 1k 10k 1M100k0

20

40

60

80

100

120

140

CM

RR

(d

B)

G = 1

G = 10

G = 100G = 1k

BANDWIDTHLIMITED

097

30-1

11

図 11.CMRR の周波数特性、1 kΩソース不平衡

0

2

4

6

8

10

12

0 100 200 300 400 500 600 700

CH

AN

GE

IN

IN

PU

T O

FF

SE

T V

OL

TA

GE

(µ

V)

WARM-UP TIME (s) 097

30-1

12

図 12.ウォームアップ時間対入力オフセット電圧(VOSI)変化

40

–20

–10

0

10

20

30

3.0

0

0.5

1.0

1.5

2.0

2.5

–45 –15 15 45 75 105 135–30 0 30 60 90 120

INP

UT

BIA

S C

UR

RE

NT

(n

A)

INP

UT

OF

FS

ET

CU

RR

EN

T (

nA

)

TEMPERATURE (°C)

IB+IB–IOS

097

30-0

19

図 13.入力バイアス電流と入力オフセット電流の温度特性

40

30

20

–20

–30

–40

–50

–60–40 –25 –10 5 20 35

TEMPERATURE (°C)

50 65 80 95 110 125

10

–10

CM

RR

(µ

V/V

)

0

NORMALIZED AT 25°C

GAIN = 1

0973

0-11

4

図 14.CMRR の温度特性、G = 1、25°C で正規化

10.0

9.5

9.0

8.5

8.0

7.5

7.0

6.5

6.0

5.5

5.0–50 –10 1301109070503010–30

SU

PP

LY

CU

RR

EN

T (

mA

)

TEMPERATURE (°C) 097

30-0

22

図 15.電源電流の温度特性、G = 1

AD8429

Rev. 0 － 10/19 －

–50

–40

–30

–20

–10

0

10

20

30

40

50

–40 –25 –10 5 20 35 50 65 80 95 110 125

SH

OR

T-C

IRC

UIT

CU

RR

EN

T (

mA

)

TEMPERATURE (°C)

ISHORT+

ISHORT–

097

30-0

23

図 16.短絡電流の温度特性、G = 1

0

30

25

20

15

10

5

–40 –25 –10 5 20 35 50 65 80 95 110 125

SL

EW

RA

TE

(V

/µs)

TEMPERATURE (°C)

+SR

–SR

097

30-0

24

図 17.スルーレートの温度特性、VS = ±15 V、G = 1

0

25

20

15

10

5

–40 –25 –10 5 20 35 50 65 80 95 110 125

SL

EW

RA

TE

(V

/µs)

TEMPERATURE (°C)

+SR

–SR

097

30-0

25

図 18.スルーレートの温度特性、VS = ±5 V、G = 1

+VS

–VS

+0.5

+1.0

+1.5

+2.0

+2.5

–0.5

–1.0

–1.5

–2.0

–2.5

4 181614121086

INP

UT

VO

LT

AG

E (

V)

RE

FE

RR

ED

TO

SU

PP

LY

VO

LT

AG

ES

SUPPLY VOLTAGE (±VS)

–40°C+25°C+85°C+125°C

0973

0-02

6

図 19.電源電圧対入力電圧制限値

+VS

–VS

+0.4

+0.8

+1.2

+1.6

+2.0

–0.4

–0.8

–1.2

4 181614121086

INP

UT

VO

LT

AG

E (

V)

RE

FE

RR

ED

TO

SU

PP

LY

VO

LT

AG

ES

SUPPLY VOLTAGE (±VS)

–40°C+25°C+85°C+125°C

0973

0-02

7

図 20.電源電圧対出力電圧振幅、RL = 10 kΩ

+VS

–VS

+0.4

+0.8

+1.2

+1.6

+2.0

–0.4

–0.8

–1.2

4 181614121086

INP

UT

VO

LT

AG

E (

V)

RE

FE

RR

ED

TO

SU

PP

LY

VO

LT

AG

ES

SUPPLY VOLTAGE (±VS)

–40°C+25°C+85°C+125°C

0973

0-02

8

図 21.電源電圧対出力電圧振幅、RL = 2 kΩ

AD8429

Rev. 0 － 11/19 －

15

10

5

0

–5

–10

–15100 100k10k1k

OU

TP

UT

VO

LT

AG

E S

WIN

G (

V)

LOAD (Ω)

–40°C+25°C+85°C+125°C

VS = ±15V

097

30-0

29

図 22.負荷抵抗対出力電圧振幅

10µ 10m1m100µ

OU

TP

UT

VO

LT

AG

E S

WIN

G (

V)

RE

FE

RR

ED

TO

SU

PP

LY

VO

LT

AG

ES

OUTPUT CURRENT (A)

VS = ±15V+VS

–VS

+0.4

+0.8

+1.2

+1.6

+2.0

–0.4

–0.8

–1.2

–1.6

–40°C+25°C+85°C+125°C

097

30-0

30

図 23.出力電流対出力電圧振幅

–10

–8

–6

–4

–2

0

2

4

6

8

10

NO

NL

INE

AR

ITY

(p

pm

/DIV

)

OUTPUT VOLTAGE (V)

GAIN = 1

–10 –8 –6 –4 –2 0 2 4 6 8 10

0973

0-0

83

図 24.ゲイン非直線性、G = 1、RL = 10 kΩ

–10–10 –8 –6 –4 –2 0 2 4 6 8 10

–8

–6

–4

–2

0

2

4

6

8

10

NO

NL

INE

AR

ITY

(p

pm

/DIV

)

OUTPUT VOLTAGE (V)

GAIN = 1000

0973

0-08

4

図 25.ゲイン非直線性、G = 1000、RL = 10 kΩ

1000

100

10

1

0.1

NO

ISE

(n

V/√

Hz)

FREQUENCY (Hz)

1 10 100 1k 10k 100k

G = 1

G = 10

G = 100

G = 1k

0973

0-12

6

図 26.RTI 電圧ノイズ・スペクトル密度の周波数特性

1s/DIV

GAIN = 1000, 100nV/DIV

GAIN = 1, 2μV/DIV

097

30-0

86

図 27.0.1 Hz～10 Hz での RTI 電圧ノイズ、G = 1、G = 1000

AD8429

Rev. 0 － 12/19 －

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

1 10 100 1k 10k 100k

NO

ISE

(p

A/√

Hz)

FREQUENCY (Hz) 097

30-0

87

図 28.電流ノイズ・スペクトル密度の周波数特性

50pA/DIV 1s/DIV

0973

0-0

88

図 29.0.1 Hz～10 Hz での電流ノイズ

0

5

10

15

20

25

30

100 1k 10k 100k 1M 10M

OU

TP

UT

VO

LT

AG

E (

V p

-p)

FREQUENCY (Hz)

G = 1

VS = ±15V

VS = ±5V

097

30-0

89

図 30.大信号周波数応答

5V/DIV

0.002%/DIV

750ns TO 0.01%872ns TO 0.001%

TIME (µs)

2µs/DIV

0973

0-0

90

図 31.大信号パルス応答とセトリング・タイム、G = 1、10 Vス

テップ、VS = ±15 V

5V/DIV

2µs/DIV

640ns TO 0.01%896ns TO 0.001%

TIME (µs)

0.002%/DIV

097

30-0

91

図 32.大信号パルス応答とセトリング・タイム、G = 10、10 Vス

テップ、VS = ±15 V

5V/DIV

2µs/DIV

840ns TO 0.01%1152ns TO 0.001%

TIME (µs)

0.002%/DIV

097

30-0

40

図 33.大信号パルス応答とセトリング・タイム、G = 100、10 Vステップ、VS = ±15 V

AD8429

Rev. 0 － 13/19 －

5V/DIV

10µs/DIV

5.04µs TO 0.01%6.96µs TO 0.001%

TIME (µs)

0.002%/DIV

097

30-0

41

図 34.大信号パルス応答とセトリング・タイム、G = 1000、10 Vステップ、VS = ±15 V

G = 1

1µs/DIV50mV/DIV

0973

0-0

42

図 35.小信号応答、G = 1、RL = 10 kΩ、CL = 100 pF

20mV/DIV

G = 10

1µs/DIV

097

30-0

43

図 36.小信号応答、G = 10、RL = 10 kΩ、CL = 100 pF

20mV/DIV

G = 100

1µs/DIV

097

30-0

44

図 37.小信号応答、G = 100、RL = 10 kΩ、CL = 100 pF

20mV/DIV

G = 1000

10µs/DIV

097

30-0

45

図 38.小信号応答、G = 1000、RL = 10 kΩ、CL = 100 pF

G = 1

1µs/DIV50mV/DIV

NO LOADCL = 100pFCL = 147pF

0973

0-09

3

図 39.様々な容量負荷での小信号応答、G = 1、RL = ∞

AD8429

Rev. 0 － 14/19 －

0

200

400

600

800

1000

1200

1400

2 4 6 8 10 12 14 16 18 20

SE

TT

LIN

G T

IME

(n

s)

STEP SIZE (V)

SETTLED TO 0.001%

SETTLED TO 0.01%

097

30-0

92

図 40.ステップ・サイズ対セトリング・タイム、G = 1

0.00001

0.0001

0.001

0.01

0.1

1

10 100 1k 10k 100k

AM

PL

ITU

DE

(P

erce

nta

ge

of

Fu

nd

amen

tal)

FREQUENCY (Hz)

NO LOAD2kΩ LOAD600Ω LOAD

G = 1, SECOND HARMONICVOUT = 10V p-p

0973

0-0

96

図 41.2 次高調波歪みの周波数特性、G = 1

0.00001

0.0001

0.001

0.01

0.1

1

10 100 1k 10k 100k

AM

PL

ITU

DE

(P

erce

nta

ge

of

Fu

nd

amen

tal)

FREQUENCY (Hz)

NO LOAD2kΩ LOAD600Ω LOAD

G = 1, THIRD HARMONICVOUT = 10V p-p

097

30-0

97

図 42.3 次高調波歪みの周波数特性、G = 1

0.0001

0.001

0.01

0.1

1

10 100 1k 10k 100k

AM

PL

ITU

DE

(P

erce

nta

ge

of

Fu

nd

amen

tal)

FREQUENCY (Hz)

NO LOAD2kΩ LOAD600Ω LOAD

G = 1000, SECOND HARMONICVOUT = 10V p-p

097

30-0

98

図 43.2 次高調波歪みの周波数特性、G = 1000

0.0001

0.001

0.01

0.1

1

10 100 1k 10k 100k

AM

PL

ITU

DE

(P

erce

nta

ge

of

Fu

nd

amen

tal)

FREQUENCY (Hz)

NO LOAD2kΩ LOAD600Ω LOAD

G = 1000, THIRD HARMONICVOUT = 10V p-p

097

30-0

99

図 44.3 次高調波歪みの周波数特性、G = 1000

0.00001

0.0001

0.001

0.01

0.1

1

10 100 1k 10k 100k

TH

D (

%)

FREQUENCY (Hz)

GAIN = 1

GAIN = 100

VOUT = 10V p-pRL ≥ 2kΩ

GAIN = 10

GAIN = 1000

097

30-1

00

図 45.各周波数での THD

AD8429

Rev. 0 － 15/19 －

動作原理

A3

A1 A2

Q2Q1

C1 C2

+IN–IN

+VS

–VS

+VS

–VS

+VS

–VS

R35kΩ

R45kΩ

R55kΩ

RG–

+VS

–VS

VOUT

REF

NODE 1

NODE 2

IBCOMPENSATION

IBCOMPENSATION

RG

VBI I

+VS

–VS

+VS

–VS

R65kΩ

RG+

R23kΩ

R13kΩ

0973

0-0

58

図 46.簡略化した回路図

アーキテクチャ AD8429 は従来型 3 オペアンプ構成を採用しています。この構成

は、差動増幅用のプリアンプと、それに続く同相モード電圧を

除去しゲインを追加するディファレンス・アンプの 2 ステージ

から構成されています。図 46 に、AD8429 の簡略化した回路図

を示します。

最初のステージは次のように動作します。2 つの入力の一致を

維持させるため、アンプ A1 は Q1 のコレクタ電圧を一定に維持

する必要があります。これは、RG−を–IN からの正確なダイオ

ード電圧降下に一致させ、同様に A2 により RG+を+IN からの

一定ダイオード電圧降下に一致させることにより実現されてい

ます。このため、ゲイン設定抵抗 RGの両端に差動入力電圧と等

しい電圧が加えられます。この抵抗を流れる電流は抵抗 R1 と

R2 にも流れるため、A2 出力と A1 出力との間に増幅された差動

信号が現れます。

2 段目ステージは、アンプ A3 と R3～R6 の抵抗で構成された G = 1 のディファレンス・アンプです。このステージでは、増幅さ

れた差動信号から同相モード信号を除去します。

AD8429 の伝達関数は次式で表されます。

VOUT = G × (VIN+ − VIN−) + VREF

ここで、

GRG

kΩ61

ゲインの選択 RGピン間に抵抗を接続すると、AD8429 のゲインが設定されま

す。ゲインは、表 5 からまたは次式を使って求めることができ

ます。

1

kΩ6

GRG

表 5.1%抵抗を使った場合のゲイン

1% Standard Table Value of RG Calculated Gain

6.04 kΩ 1.993

1.5 kΩ 5.000

665 Ω 10.02

316 Ω 19.99

121 Ω 50.59

60.4 Ω 100.3

30.1 Ω 200.3

12.1 Ω 496.9

6.04 Ω 994.4

3.01 Ω 1994

ゲイン抵抗を使わない場合は、AD8429 は G = 1(デフォルト)に設定されます。システムの総合ゲイン精度を求めるときは、RG

抵抗の許容誤差とゲイン・ドリフトを AD8429 の仕様に加算して

ください。ゲイン抵抗を使用しない場合は、ゲイン誤差とゲイ

ン・ドリフトが小さくなります。

RGの消費電力

AD8429 は、入力の差動電圧を RG 抵抗の両端に再生します。RG

の抵抗サイズは、予想消費電力を処理できるように選択する必

要があります。

REFピン AD8429 の出力電圧は、REF ピンの電位を基準にして発生され

ます。これは、出力信号を正確に電源の中心レベルにオフセッ

トさせる必要がある場合に便利です。例えば、電圧源を REF ピ

ンに接続して、AD8429 から単電源 ADC を駆動できるように、

出力をレベル・シフトさせることができます。REF ピンは ESDダイオードで保護されているため、+VSまたは−VSを 0.3 V 以上

超えることはできません。

AD8429

Rev. 0 － 16/19 －

最適性能を得るためには、REFピンへ接続するソース・インピ

ーダンスを 1 Ωより十分低くする必要があります。図 46 に示す

ように、REFピンは 5 kΩの片側端子に接続されています。REFピンにインピーダンスを追加接続すると、この 5 kΩの抵抗に加

算されるため、正入力に接続された信号が増幅されます。RREF

の追加によるゲインは、次のように計算することができます。

2(5 kΩ + RREF)/(10 kΩ + RREF)

正信号パスのみが増幅されて、負信号パスは影響を受けません。

増幅率が平坦でない場合、CMRR が低下します。

INCORRECT

V

CORRECT

AD8429

OP1177

+

–

VREF

AD8429REF

097

30-0

59

図 47.REF ピンの駆動

入力電圧範囲 図 4 と 図 5 に、種々の出力電圧と電源電圧に対する同相モード

入力の許容電圧範囲を示します。AD8429 の 3 オペアンプ・アー

キテクチャは、ディファレンス・アンプで同相モード電圧が除

去される前に、初段ステージのゲインに適用されます。初段ス

テージと 2 段目ステージの間の内部ノード(図 46 のノード 1 とノ

ード 2)には、増幅された信号、同相モード信号、ダイオード電

圧降下の組み合わせが加わります。個々の入力信号と出力信号

が制限されていない場合でも、この組み合わせの信号が電圧電

源により制限されることがあります。

レイアウト PCB レベルで AD8429 の最適性能を確保するためには、ボー

ド・レイアウトのデザインに注意が必要です。AD8429 のピン

は、このために論理的に配置されています。

8

7

6

5

1

2

3

4

–IN

RG

RG

+VS

VOUT

REF

–VS+IN

TOP VIEW(Not to Scale)

AD8429

0973

0-0

60

図 48.ピン配置図

全周波数での同相モード除去比

レイアウトが正しくないと、同相モード信号が差動信号に変換

されて計装アンプに到達することがあります。このような変換

は、入力パス相互の周波数応答が異なる場合に発生します。周

波数に対して CMRR を高く維持するためには、各パスの入力ソ

ース・インピーダンスと容量が一致している必要があります。

入力パスへソース抵抗(例えば入力保護)を追加するときは、計

装アンプ入力の近くに接続して、PCB パターンの寄生容量との

相互作用を小さくする必要があります。

ゲイン設定ピンの寄生容量も、周波数に対する CMRR に影響を

与えます。ボード・デザインでゲイン設定ピンに部品(例えばス

イッチまたはジャンパ)を接続する場合は、できるだけ寄生容量

の小さい部品を選ぶ必要があります。

電源とグラウンド接続

計装アンプの電源には安定なDC電圧を使用してください。電源

ピンのノイズは性能に悪影響を与えることがあります。PSRR性能カーブの詳細については、図 9と 図 10のセクションを参照し

てください。

0.1 µFのコンデンサを各電源ピンのできるだけ近くに配置する

必要があります。バイパス・コンデンサのリード長は高周波で

クリティカルになるため、表面実装型コンデンサの使用が推奨

されます。バイパス・グランディング内の寄生インダクタンス

は、バイパス・コンデンサにより形成される低インピーダンス

とは反対の働きをします。図 49 に示すように、10 µFのコンデ

ンサをデバイスから離れたところに接続することができます。

低周波数で効果的な大きな値のコンデンサの場合は、電流リタ

ーン・パスの長さは問題になりません。多くの場合、このコン

デンサは他の高精度ICと共用することができます。

AD8429

+VS

+IN

–IN

LOAD

RG

REF

0.1µF 10µF

0.1µF 10µF

–VS

VOUT

097

30-0

61

図 49.電源デカップリング、REF、ローカル・グラウンド基準

の出力

グラウンド・プレーン層は、寄生インダクタンスを小さくする

ことに役立ちます。これにより電流変化による電圧降下が小さ

くなります。電流パスの面積は寄生インダクタンスの大きさに

比例するため、高周波でパスのインピーダンスにも比例します。

誘導デカップリング・パスまたはグラウンド・リターンで電流

が大きく変化すると、このような変化がアンプ入力に混入する

ため悪影響を受けます。 負荷電流は電源から流れるため、負荷はバイパス・コンデン

サ・グラウンドと同じ場所に接続する必要があります。

REFピン

AD8429 の出力電圧は、REF ピンの電位を基準にして発生され

ます。REF を該当するローカル・グラウンドへ確実に接続して

ください。

AD8429

Rev. 0 － 17/19 －

入力バイアス電流のリターン・パス AD8429 の入力バイアス電流には、グラウンドへのリターン・パ

スが必要です。熱電対のように信号源にリターン電流パスがな

い場合には、図 50 に示すように設ける必要があります。

THERMOCOUPLE

+VS

REF

–VS

AD8429

CAPACITIVELY COUPLED

+VS

REF

C

C

–VS

AD8429

TRANSFORMER

+VS

REF

–VS

AD8429

INCORRECT

CAPACITIVELY COUPLED

+VS

REF

C

R

R

C

–VS

AD84291fHIGH-PASS =

2πRC

THERMOCOUPLE

+VS

REF

–VS

10MΩ

AD8429

TRANSFORMER

+VS

REF

–VS

AD8429

CORRECT

097

30-0

62

図 50.入力バイアス電流リターン・パスの追加

入力保護 AD8429 の入力は、このデータシートの 絶対最大定格のセクシ

ョンで規定する定格値以内に維持する必要があります。そのま

までは規定値を超えてしまう場合には、AD8429 の前に保護回

路を設けて入力電流を最大電流IMAXに制限することができます。

電源レールを超える入力電圧

電源レールを超える電圧が予想される場合には、外付け抵抗を

各入力に直列に接続して、過負荷時の電流を制限する必要があり

ます。入力の制限抵抗は次式で計算できます。

MAX

SUPPLYINPROTECT I

VVR

||

ノイズに敏感なアプリケーションでは、保護抵抗を小さくするこ

とが必要となる場合があります。BAV199 のような低リーク・ダ

イオード・クランプを入力に使って AD8429 入力から電流を側

路させることにより、保護抵抗値を小さくすることができます。

電流が主に外付け保護ダイオードを流れるようにするため、ダ

イオードと AD8429 の間に 33 Ωのような小さい値の抵抗を接続

します。

SIMPLE METHOD LOW NOISE METHOD

+VS

AD8429

RPROTECT

RPROTECT

–VS

IVIN+

+

–

VIN–

+

–

+VS+VS

AD8429

RPROTECT 33Ω

33ΩRPROTECT

–VS

–VS

IVIN+

+

–

VIN–

+

–

+VS

–VS

0973

0-0

66

図 51.電源レールを超える電圧に対する保護

高ゲインでの大きな差動入力電圧

高ゲインで大きな差動電圧が予想される場合には、外付け抵抗

を各入力に直列に接続して、過負荷時の電流を制限する必要があ

ります。各入力の制限抵抗は次式で計算できます。

GMAX

DIFFPROTECT R

I

VR

V1

2

1

ノイズに敏感なアプリケーションでは、保護抵抗を小さくするこ

とが必要となる場合があります。BAV199 のような低リーク・ダ

イオード・クランプを入力間に使って AD8429 入力から電流を側

路させることにより、保護抵抗値を小さくすることができます。

AD8429

RPROTECT

RPROTECT

I

VDIFF

+

–AD8429

RPROTECT

RPROTECT

I

VDIFF

+

–

SIMPLE METHOD LOW NOISE METHOD 097

30-0

67

図 52.大きな差動電圧に対する保護

IMAX AD8429 入力の最大電流 IMAX は時間と温度に依存します。デバ

イスは、室温で 10 mA の電流に対して少なくとも 1 日間耐える

ことができます。この時間は、デバイスの寿命中に累積されま

す。

無線周波数干渉(RFI) アンプが強いRF信号が存在するアプリケーションで使われる場

合には、RFの整流がしばしば問題になります。外乱が小さい

DCオフセット電圧として現れることがあります。高周波信号は、

図 53 に示すように計装アンプの入力に接続されたローパスRC回路で除去することができます。

AD8429

Rev. 0 － 18/19 －

R

R

AD8429

+VS

+IN

–IN

0.1µF 10µF

10µF0.1µF

REF

VOUT

–VS

RGCD10nF

CC1nF

CC1nF

4.02kΩ

4.02kΩ

0973

0-0

63

図 53.RFI の除去

このフィルタは、次式の関係を使って入力信号の帯域幅を制限し

ます。

)2(π2

1

CDDIFF CCR

uencyFilterFreq

CCM RC

uencyFilterFreqπ2

1

ここで、CD 10 CC。

CD は差動信号に有効で、CC は同相モード信号に有効です。R と

CC の値は、RFI を小さくするように選択する必要があります。

正入力の R×CC と負入力の R×CC との不一致は、AD8429 の

CMRR 性能を低下させます。CC の値より 1 桁大きい CD の値を

使うと、不一致の影響が小さくなるので、性能が改善されます。

抵抗によりノイズが増えるので、選択する抵抗値とコンデンサ

値は、ノイズ、高周波での入力インピーダンス、RFI 耐性の間

でトレードオフする必要があります。RFI フィルタに使用する

抵抗は、入力保護に使用する抵抗と同じにすることができます

入力ステージ・ノイズの計算

R2

RGR1

SENSOR

AD8429

0973

0-0

64

図 54.センサーのソース抵抗と保護抵抗

アンプ・フロント・エンドの総合ノイズは、このデータシート

の 1 nV/√Hz 規定値より遥かに大きい影響を受けます。この主要

成分としては、ソース抵抗、計装アンプの電圧ノイズ、計装ア

ンプの電流ノイズの 3 つがあります。

次の計算では、ノイズは入力換算です(RTI)。言い換えると、す

べてがアンプ入力に存在するかのように計算されます。アンプ

出力換算(RTO)のノイズを計算するときは、RTI ノイズに計装ア

ンプのゲインを乗算します。

ソース抵抗ノイズ

AD8429 に接続されるすべてのセンサーには出力抵抗があります。

過電圧または無線周波の干渉から保護するため入力に直列に抵

抗が接続されていることもあります。この組み合わせ抵抗は、

図 54 ではR1 とR2 で表してあります。いかなる抵抗でも、固有

なレベルのノイズが発生します。このノイズは、抵抗値の平方

根に比例します。室温で、この値は 4 nV/√Hz × √ ( kΩ抵抗値)にほぼ等しくなります。

例えば、正の入力でのセンサーと保護抵抗の組み合わせを 4 kΩとし、負の入力では 1 kΩとすると、入力抵抗の総合ノイズは次

のようになります。

1664144422

8.9 nV/√Hz

計装アンプの電圧ノイズ

計装アンプの電圧ノイズは、デバイス入力ノイズ、出力ノイズ、

RG 抵抗ノイズの 3 つのパラメータを使って計算されます。次の

ように計算されます。

総合電圧ノイズ =

222/ ResistorRofNoiseNoiseInputGNoiseOutput G

例えば、ゲイン= 100、ゲイン抵抗= 60.4 Ω とすると、計装アン

プの電圧ノイズは次のようになります。

222 0604.041100/45 = 1.5 nV/√Hz

計装アンプの電流ノイズ

電流ノイズは、ソース抵抗に電流ノイズを乗算して計算されま

す。

例えば、図 54 のR1 ソース抵抗を 4 kΩとし、R2 ソース抵抗を 1 k Ωとすると、電流ノイズの総合効果は次のように計算されます。

22 5.115.14 = 6.2 nV/√Hz

総合ノイズ密度の計算

計装アンプの入力換算総合ノイズを求めるときは、ソース抵抗

ノイズ、電圧ノイズ、電流ノイズの各成分の 2 乗和の平方根を

とります。

例えば、図 54 のR1 ソース抵抗を 4 kΩとし、R2 ソース抵抗を 1 k Ωとし、計装アンプのゲインを 100 とすると、入力換算総合ノ

イズは次のように計算されます。

222 2.65.19.8 = 11.0 nV/√Hz

AD8429

Rev. 0 － 19/19 －

外形寸法

CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS(IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FORREFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.

COMPLIANT TO JEDEC STANDARDS MS-012-AA

0124

07-A

0.25 (0.0098)0.17 (0.0067)

1.27 (0.0500)0.40 (0.0157)

0.50 (0.0196)0.25 (0.0099)

45°

8°0°

1.75 (0.0688)1.35 (0.0532)

SEATINGPLANE

0.25 (0.0098)0.10 (0.0040)

41

8 5

5.00 (0.1968)4.80 (0.1890)

4.00 (0.1574)3.80 (0.1497)

1.27 (0.0500)BSC

6.20 (0.2441)5.80 (0.2284)

0.51 (0.0201)0.31 (0.0122)

COPLANARITY0.10

図 55.8 ピン標準スモール・アウトライン・パッケージ [SOIC_N] ナローボディ

(R-8) 寸法: mm (インチ)

オーダー・ガイド

Model1 Temperature Range Package Description Package Option

AD8429ARZ −40°C to +125°C 8-Lead SOIC_N R-8

AD8429ARZ-R7 −40°C to +125°C 8-Lead SOIC_N, 7” Tape and Reel R-8

AD8429BRZ −40°C to +125°C 8-Lead SOIC_N R-8

AD8429BRZ-R7 −40°C to +125°C 8-Lead SOIC_N, 7” Tape and Reel R-8 1 Z = RoHS 準拠製品。