Entwicklung, Untersuchung und Vergleich von...

Entwicklung, Untersuchung und Vergleich von Selbsttestverfahren für integrierte Sensoren in der

Betriebsphase

Michael Fischell

Universität Bremen

2003

Entwicklung, Untersuchung und Vergleich von Selbsttestverfahren für integrierte Sensoren in der

Betriebsphase

Vom Fachbereich für Physik und Elektrotechnik der Universität Bremen

zur Erlangung des akademischen Grades eines

DOKTOR-INGENIEURS (Dr.-Ing.)

genehmigte Dissertation

von

Dipl.-Ing. Michael Fischell

aus Stuhr

Referent: Professor Dr.-Ing. W. Anheier Korreferent: Professor Dr.-Ing. R. Laur Eingereicht am: 06. Mai.2003 Tag des Promotionskolloquiums: 07. Juli.2003

VORWORT

1

Vorwort

Diese Arbeit entstand im Rahmen meiner Tätigkeit als wissenschaftlicher Mitarbeiter am Institut für Theoretische Elektrotechnik und Mikroelektronik (ITEM) der Universität Bremen.

Mein Dank gilt Herrn Prof. Dr.-Ing. W. Anheier, der es mir ermöglichte diese Arbeit zu erstellen und das Referat übernommen hat. Für die Übernahme des Korreferates danke ich Herrn Prof. Dr.-Ing. R. Laur.

Meinen ehemaligen Kollegen möchte ich an dieser Stelle für die wertvollen Diskussionen und Hinweise in Bezug auf meine Forschungstätigkeit danken. Mein besonderer Dank gilt hier den Herren Dipl.-Ing. S. Latzel, Dipl.-Ing. V. Meyer und Dipl.-Ing. D. Westphal.

Ich möchte an dieser Stelle auch meinen ehemaligen Studenten danken. Mit ihren Projekt-, Studien- und Diplomarbeiten haben Sie einen gewichtigen Beitrag zu dieser Dissertation ge-leistet.

Danken möchte ich aber besonders meiner Frau, meiner Tochter und meinem Bruder, die mir dabei halfen diese Arbeit zu erstellen, indem sie mir Glück und Zufriedenheit schenkten und mich mit Rat und Tat unterstützten.

INHALTSVERZEICHNIS

2

INHALTSVERZEICHNIS

VORWORT...................................................................................................................................... 1

1 EINLEITUNG.......................................................................................................................... 7

2 DEFEKTE UND DEFEKTMECHANISMEN...................................................................... 9

2.1 PHYSIKALISCHE UND LITHOGRAPHISCHE DEFEKTE UND IHRE AUSWIRKUNGEN................ 10 2.1.1 Punktförmige Defekte................................................................................................................ 10 2.1.2 Defekte an MOS-Transistorstrukturen....................................................................................... 13

2.1.2.1 Kontaktausfälle ................................................................................................................................13 2.1.2.2 Metall-, Polysilizium- und Diffusionsrisse ......................................................................................14 2.1.2.3 Oxiddefekte .....................................................................................................................................15

2.1.3 Physikalische Defekte an passiven Bauelementen..................................................................... 15 2.1.3.1 Widerstandsstrukturen .....................................................................................................................15 2.1.3.2 Kondensatorstrukturen.....................................................................................................................17

2.2 LOKAL NICHT BEGRENZTE DEFEKTE ................................................................................. 18 2.3 AUSWIRKUNGEN VON DEFEKTMECHANISMEN AUF BAUELEMENTE .................................. 18 2.4 ZUSAMMENFASSUNG DER FEHLERMECHANISMEN............................................................. 19

2.4.1 Fehlerklassifizierung für analoge Schaltungen .......................................................................... 21 2.4.2 Fehlermodellierung für integrierte Schaltungen ........................................................................ 23

3 TESTKONZEPTE FÜR ANALOGE UND MIXED-SIGNAL-SCHALTUNGEN ......... 25

3.1 EINSATZGEBIETE VON SENSORSYSTEMEN......................................................................... 26 3.2 QUALITÄT UND ZUVERLÄSSIGKEIT EINES SENSORSYSTEMS.............................................. 27 3.3 AUFBAU EINES INTELLIGENTEN SENSORSYSTEMS............................................................. 28

3.3.1 Anforderungen an intelligente Sensorsysteme........................................................................... 29 3.3.2 Selbsttest und Diagnose Strategien in Mikrosystemen .............................................................. 30

3.4 SELBSTTESTVERFAHREN FÜR INTEGRIERTE SENSORSYSTEME........................................... 34 3.4.1 Offline Selbsttestverfahren ........................................................................................................ 35 3.4.2 Online Testverfahren ................................................................................................................. 36 3.4.3 Testverfahren für integrierte Sensorsysteme in der Betriebsphase ............................................ 38

3.4.3.1 Meßverfahren für den Versorgungsstrom........................................................................................38 3.4.3.2 Klassifizierung der BICS.................................................................................................................40 3.4.3.3 Ausgangsspannungsanalyse.............................................................................................................41

4 AUTOMATISIERTE TESTMUSTERGENERATION FÜR DAS BIST-VERFAHREN NACH K. DAMM .......................................................................................................................... 45

4.1 ANWENDUNG DES BIST-VERFAHRENS FÜR NÄHERUNGSWEISE LINEARE UND NICHTLINEARE SENSOREN..................................................................................................................................... 45

4.1.1 Einlesen der Eingabedaten......................................................................................................... 46 4.1.2 Monotonie-Prüfung.................................................................................................................... 47 4.1.3 Interpolation............................................................................................................................... 48

INHALTSVERZEICHNIS

3

4.1.4 Suchen nach näherungsweise linearen Bereichen ......................................................................48 4.1.4.1 Suche in linear interpolierten Pointern ............................................................................................48 4.1.4.2 Suche in Spline interpolierten Pointern ...........................................................................................48

4.1.5 Ausgabe der Teststimulierungen ................................................................................................51 4.1.6 Zusammenfassung ......................................................................................................................52

5 NEUARTIGE VERFAHREN ZUM SELBSTTEST VON SENSOREN .......................... 53

5.1 BETRACHTUNG DES HYBRIDEN SELBSTTESTVERFAHRENS................................................. 53 5.1.1 Untersuchung von toleranzbehafteten Schaltungen....................................................................55 5.1.2 Einbindung von Sensoren in eine Wheatstone-Meßbrücke........................................................59

5.1.2.1 Die untersuchte Meßbrücke .............................................................................................................60 5.1.2.2 Verstärkung der Brückenspannung..................................................................................................60 5.1.2.3 Subtraktion und Offset-Anpassung..................................................................................................61 5.1.2.4 Toleranzbetrachtungen der entwickelten Schaltung ........................................................................61 5.1.2.5 Festlegung einer optimalen Stimulierung ........................................................................................64 5.1.2.6 Auswertung der Simulationsergebnisse...........................................................................................65

5.1.3 Komparator basierte Testverfahren ............................................................................................70 5.1.3.1 Verwendung eines Fensterkomparators...........................................................................................70 5.1.3.2 Die Fenstermethode .........................................................................................................................73 5.1.3.3 Weiterentwicklung der Fenstermethode ..........................................................................................75 5.1.3.4 Ablauf eines Tests mit der Fenstermethode.....................................................................................76 5.1.3.5 Anwendbarkeit und Grenzen der Fenstermethode...........................................................................76

5.1.4 Unterschiede zwischen den fensterbasierten Testverfahren .......................................................77

5.2 SIGNALVERARBEITUNG FÜR MEßBRÜCKEN ....................................................................... 78 5.3 KOMPARATORBASIERTES ONLINE-TESTVERFAHREN......................................................... 81

5.3.1 Offset-Korrektur .........................................................................................................................83 5.3.2 Realisierungsaufwand im Vergleich zu anderen Verfahren .......................................................86 5.3.3 Schaltungseigenschaften des integrierbaren Meßverstärker.......................................................88

5.3.3.1 Einfluß von Prozeßschwankungen ..................................................................................................88 5.3.3.2 Abhängigkeit der Messung von der Versorgungsspannung ............................................................89

5.3.4 Anpassung an Logikpegel ..........................................................................................................90 5.3.5 Fehlersimulation .........................................................................................................................90 5.3.6 Fehlermodelle Widerstandsfehler ...............................................................................................92

5.3.6.1 Fehlermodelle für Operationsverstärker (Transistorfehler) .............................................................93 5.3.6.2 Auswertung der Fehlersimulationen................................................................................................94 5.3.6.3 Widerstandsfehler ............................................................................................................................97

5.3.7 Transistorfehler...........................................................................................................................98 5.3.8 Vergleich mit spannungsmessungsbasierten Testverfahren .....................................................101

5.4 STROMMESSUNGSBASIERTE TESTVERFAHREN................................................................. 101 5.4.1 Toleranzbetrachtung für strommessungsbasierte Testverfahren...............................................102

INHALTSVERZEICHNIS

4

5.4.2 Iddq Test mit Sensorelement...................................................................................................... 103 5.4.3 Iddq-Test mit einem Testwiderstand.......................................................................................... 105 5.4.4 Testablauf mit einem Testwiderstand ...................................................................................... 109 5.4.5 Zwischenspeicherung des letzten Meßwertes (Fenster-Methode) ........................................... 110

5.4.5.1 Analoge Multiplexer ......................................................................................................................111 5.4.5.2 Diskriminator .................................................................................................................................112

5.4.6 Verknüpfung von strom- mit spannungsmessungsbasierten Testverfahren............................. 113 5.4.7 Benchmark Operationsverstärker............................................................................................. 115

5.4.7.1 Fehleranalyse .................................................................................................................................116 5.4.7.2 Simulation bei Variation der Referenzspannung ...........................................................................118

5.4.8 Vergleich der strommessungsbasierten Testkonzepte ............................................................. 120 5.4.9 Zusammenfassung der strommessungsbasierten Testverfahren .............................................. 120 5.4.10 Vergleich von BICS ............................................................................................................ 121

5.5 ENTWURF EINES STROMSENSORS MIT INTEGRIERTER KOMPARATORFUNKTION .............. 122 5.5.1 Temperatureffekte und Kompensationsansätze ....................................................................... 124 5.5.2 Zusammenfassung der Eigenschaften des neu entwickelten Stromsensors ............................. 129

6 ZUSAMMENFASSUNG ..................................................................................................... 130

7 LITERATURANGABEN: .................................................................................................. 132

8 ANHANG.............................................................................................................................. 138

8.1 ERGÄNZUNGEN FÜR DAS IN ABSCHNITT 4 VORGESTELLTE PROGRAMM.......................... 138 8.1.1 Lineare Interpolation................................................................................................................ 138 8.1.2 Spline Interpolation.................................................................................................................. 138 8.1.3 Ergänzung zu Abschnitt 4.1.4.................................................................................................. 141

8.2 SCHALTBILD DES OPERATIONSVERSTÄRKERS NACH [AHR97] ........................................ 143 8.3 BESTANDTEILE DES SELBSTTESTVERFAHRENS VON ABSCHNITT 5.3 ............................... 144

ABKÜRZUNGEN

5

ABKÜRZUNGEN

ABM Analogue Boundary Module

AD Analogue Digital

ADC Analogue Digital Converter

AGC Automatic Gain Control

AMUX Analogue Multiplexer

ASIC Application Specific Integrated Circuit

ATE Automatic Test Equipment

BICMOS Bipolar Complement Metal On Silicon

BICS Built-In Current Sensor

BILBO Built-In-Logik-Block-Observer

BIST Built-In Self-Test

CUT Circuit Under Test

DA Digital Analog

DFT Design For Testability

DUT Device Under Test

EDV Elektronische Datenverarbeitung

EEPROM Electrical Erasable Programmable Read Only Memory

FFT Fast Fourier Transformation

FPGA Field Programmable Gate Array

HBIST Hybrid Built-In Self-Test

HTSG Hybrid-Test-Stimulus-Generator

HSPICE Hybrid Simulation Program with Integrated Circuit Emphasis (Meta)

IC Integrated Circuit

IDD Current Drain Direct

Iddd Current Drain Direct Dynamic

Iddq Current Drain Direct Quite

IEEE International of Electro technical and Electronics Engineers

LTI Linear Time-Invariant

µC Microcontroller

MOS Metal On Silicon

MTBF Mean Time Between Failure

NTC Negative Temperature Coefficient

ABKÜRZUNGEN

6

OP Operationsverstärker (Operational Amplifier)

OR Oder, hier als logische Verknüpfung verwendet

PLL Phase Lock Loop

RAM Read Access Memory

SPICE Simulation Program with Integrated Circuit Emphasis

TAP Test Access Port

1 EINLEITUNG

7

1 Einleitung

Bei aktuell anstehenden Problemlösungen, bereits heute und in der Zukunft noch verstärkt, gewinnt die Integration von analogen Schaltungen in Form rein analoger oder als Mixed-Signal Schaltungen zunehmend an Bedeutung. Durch Fortschritte in der Mikrosystemtechnik ist es nun möglich, Sensoren bzw. Aktoren mit in den Fertigungsprozeß der Schaltung zu integrieren. Dies resultiert in immer kleineren und intelligenteren Sensoren, die durch die in der Fertigung von integrierten Schaltungen optimierten Herstellungsprozesse immer kostengünstiger werden. Sie führen dazu, daß die Sensorik/Aktorik in neue Produkte und Marktsegmente eingeführt wird. So sind heute mikro-elektronische Systeme realisier- und denkbar, die z.B. medizinische Eingriffe unterstützen können. Diese neuen Aufgabenfelder für intelligente Sensoren stellen auch neue Anforderungen an die Zuverlässigkeit dieser Systeme. Die Entwicklung von geeigneten Selbsttestmethoden wird notwen-dig, wenn diese Sensoren sicherheitsrelevante oder lebenserhaltende Systeme mit Informationen über die physikalische oder chemische Umgebung versorgen sollen. Im Falle einer fehlerhaften Zu-weisung oder Ermittlung eines Meßwertes könnte eine unkontrollierte und unerwünschte Reaktion des Systems eintreten. Diese Fehlreaktion kann mit einer Überwachung des Sensorsystems in der Betriebsphase weitestgehend vermieden werden, wenn eine Überwachung der Funktionalität dauer-haft gewährleistet wird.

Durch die Integration von Sensoren und deren Auswerteelektronik auf einen Baustein (mono-lithische Integration) ist mit einer erhöhten Defektrate zu rechnen, da diese Zusammenlegung dazu führen kann, daß z.B. thermische Einflüsse die Alterungsrate des Gesamtsystems erhöhen.

Das verbreiterte Anwendungsgebiet für integrierte Sensorsysteme in Bereichen, wie der Medizin-, Luft- und Weltraumtechnik und nicht zuletzt der Automobilbereich, führt zu der Forderung nach selbsttestfähigen Sensoren. Nur durch den Test eines Sensorsystems ist die Funktionalität auch unter widrigen Umständen überprüfbar, so daß geeignete Maßnahmen im Falle einer Störung getroffen werden können.

In der Literatur sind aus dem Bereich des Mixed-Signal Testens zwei Testverfahren bekannt [Dam98, Ohl89]. Beide Verfahren verwenden eine Stimulierung im Eingangszweig einer Schaltung, um über eine Interpretation z.B. der Systemantwort eine Aussage über die Fehlerfreiheit der untersuchten Schaltung treffen zu können. Diese Stimulierung eines Einganges ist innerhalb einer Testphase realisierbar. Eine zeitgleiche Meßwerterfassung ist innerhalb dieser Tests nicht ausführbar, so daß die Testverfahren nicht in der Betriebsphase ausgeführt werden können.

Ziel der dieser Dissertation zugrunde liegenden Arbeiten war es, Verbesserungen der Anwendbarkeit von den bekannten Verfahren und neue Lösungsmethoden zu entwickeln, die es erlauben, eine Aussage über die Funktionalität von Sensoren in der Betriebsphase zu machen. Die neu entwickelten Lösungsansätze, die ausführlich dargestellt werden, bilden den thematischen Schwerpunkt dieser Dissertation.

Diese Arbeit gliedert sich wie folgt:

In Abschnitt 2 werden Defekte vorgestellt, die in Bezug auf die hier betrachteten monolithisch integrierten Systeme zu einem Fehlverhalten führen können. Um diese Defekte geeignet simulieren zu können sind in der Vergangenheit Fehlermodelle entwickelt worden, von denen einige für diese Arbeit wichtige Modellvorstellungen ausführlich behandelt werden sollen.

In Abschnitt 3 wird ein kurzer Überblick über analoge und digitale Testmethoden und deren Zusammenwirken gegeben, um ein Verständnis für die Problematik beim Mixed-Signal-Test zu

1 EINLEITUNG

8

ermöglichen. Des Weiteren wird eine Übersicht über den Test von Mixed-Signal-Schaltungen dar-gestellt und ergänzend die Unterschiede zwischen dem Test von digitalen Schaltungen und dem Test gemischter analog/digitaler Schaltungsformen erläutert.

In Abschnitt 4 wird basierend auf einem Testverfahren nach K. Damm [Dam98] ein Verfahren vorgestellt, das den Einsatz dieses Selbsttestverfahrens vereinfacht. Ein neu entwickeltes C++ Programm vereinfacht den Einsatz des Testverfahrens, in dem es die Anzahl der notwendigen Simulationen zur Ermittlung von Teststimulierungen auf ein Minimum reduziert. Dieses Werkzeug automatisiert die Festlegung geeigneter Stimulierungen über einen Referenzspannungsknoten weitestgehend. Die Anwendung dieses Programms zeigte aber sehr deutlich die Grenzen der Eignung des Testverfahrens für toleranzbehaftete Schaltungen.

Im fünften Abschnitt wird die Problematik des Testens von Sensorsystemen beschrieben und es werden neu entwickelte Lösungsmethoden vorgestellt, die einen verbesserten Test von nicht direkt stimulierbaren Sensoren ermöglichen. Hierbei bilden toleranzbehaftete Schaltungen die Basis für die in diesem Abschnitt dargestellten neu entwickelten Selbsttestverfahren. Die vorgestellten Lösungsmethoden enthalten verschiedene Konzepte für schaltungstechnische Umsetzungen der neu entwickelten Testmethodiken. Eine Testmethode (Fenstermethode) nutzt die endliche Dynamik eines Systems aus, um eine Korrelation zwischen zeitlich benachbart gemessenen Werten herzustellen. Das Ergebnis der Korrelation wird dann als Testkriterium ausgewertet. Eine andere Testmethodik nutzt Schaltungseigenschaften eines untersuchten Meßverstärkersystems aus, dies ermöglicht einen Test während der Betriebsphase. Im Weiteren wird die Eignung der Versorgungs-strommessung für ein exemplarisches Temperaturmeßsystem aufgezeigt. Für die Untersuchung der Eignung des Wertes des Versorgungsstromes als Testkriterium ist ein neuartiger Stromsensor entwickelt worden. Dieser zeichnet sich durch eine gute Temperaturkompensation aus. Eingegangen wird ergänzend auf die Problematik der analogen Fehlersimulation und die Definition von Fehlern und ihre Tolerierbarkeit. Im Rahmen von Fehlersimulationen ist deshalb eine neuartige Klassifizierung von Fehlern eingeführt worden, die es ermöglicht Fehler differenzierter zu betrachten. Bei allen untersuchten und neu entwickelten Methodiken zur Unterstützung eines Tests während der Betriebsphase ist ein besonderer Schwerpunkt auf die Testbarkeit des Sensorelementes, das in einer Brückenschaltung angeordnet wird, gelegt worden. Die Darstellung der Ergebnisse der entwickelten Testverfahren, wie die Fenstermethode, dem auf einem "virtuellen" Widerstand basierenden Konzept und die strommessungsbasierten Tests erfolgen exemplarisch am Beispiel eines Temperaturmeßsystems.

In Abschnitt 6 wird abschließend der Inhalt dieser Dissertationsschrift zusammengefaßt und Aufgabenstellungen für weiterführende Arbeiten vorgeschlagen.

2 DEFEKTE UND DEFEKTMECHANISMEN

9

2 Defekte und Defektmechanismen

Um zu erläutern, warum der Test von mikroelektronischen Schaltungen nicht nur nach der Ferti-gung als so genannter Produktionstest notwendig ist, werden in diesem Abschnitt einige wichtige physikalische Defektmechanismen vorgestellt. Zuerst sollen diese grob klassifiziert werden, um dann die hier aufgeführten Betrachtungen der relevanten Defektarten ausführlicher darstellen zu können. Bei der Darstellung von real auftretenden Defekten und Defektmechanismen wird sich im Rahmen dieser Dissertation auf monolithisch integrierte Schaltungen und Sensorsysteme be-schränkt. Eine detailliertere Darstellung von Fehlerursachen, die in der Aufbau- und Verbindungs-technik begründet sind, wird hier nicht weiter behandelt. Führen diese Arten von Defekten z.B. zu einer Unterbrechung der Verbindung vom Sensorelement zur Auswerteelektronik (nicht mono-lithisch integriert), so können diese Fehler mit den in Abschnitt 5 neu vorgestellten Testverfahren zuverlässig erkannt werden.

Der Einfluß von Defekten auf die Eigenschaften einer Schaltung ist in der Literatur sehr ausführlich beschrieben worden [Haw85, Mal84, Mal87b, Mal88].

Das Auftreten von fehlerhaftem funktionalem Verhalten eines ICs kann seine Ursache in lokalen oder globalen Störungen eines Fertigungsprozesses haben. Globale Störungen entstehen primär durch eine oder mehrere untolerierbare Prozessierungsabweichungen. Der Einfluß von globalen Defekten stellt sich auf einer relativ großen Fläche auf dem Wafer dar. Sie werden daher üblicher-weise vor dem funktionalen oder strukturellen Testen detektiert. Hierzu werden auf dem Wafer kleine Teststrukturen aufgebracht, die z.B. optisch auf Fehlerfreiheit untersucht werden oder es wird ein so genannter Versorgungsstrom-Test ("supply-current") an den Teststrukturen durchgeführt. Eine große Anzahl von Defekten, die während funktionaler oder struktureller Tests gefunden werden, ist lokal eng begrenzt.

Fehlermechanismen für Schaltungen in der Betriebsphase sind unter anderem in [Dic78, Wey79, Edw80, Ame87] aufgeführt. Die in [Dic78] veröffentlichte und hier mit dem "Ort des Auftretens" ergänzte Tabelle 2-1 stellt eine Übersicht von Ausfällen in der Betriebsphase einer Schaltung mit den dazugehörigen Ausfallursachen dar. Da Mehrfachnennungen erlaubt waren, ergibt sich ein prozentualer Anteil von mehr als 100%.

Ort des Auftretens Ausfallursache Prozentualer Anteil

Produktion Schaltungsherstellung 66%

Produktion Schaltungsentwurf 36%

Produktion Materialfehler 22%

Applikation Geräteaufbau 12%

Applikation Schaltungsanwendung 11%

Tabelle 2-1: Ausfallursachen integrierter Schaltungen

Bei der Betrachtung der prozentualen Anteile ist zu erkennen, daß ein Großteil der Ausfälle ihre Ursache in der Schaltungsherstellung und dem Schaltungsentwurf hat. Daß die Schaltungsanwen-dung einen stärkeren Einfluß auf die Anzahl der Ausfälle haben kann, zeigt die Veröffentlichung [Wey79]. Eine darin beschriebene Untersuchung von 700 in der Betriebsphase ausgefallenen


10

Schaltungen ergab, daß der Anteil durch ein Mitverschulden des Anwenders (49%) größer ist, als der Anteil, der durch Herstellungsfehler bedingten Ausfälle (47%). Bei dem restlichen Anteil von 4% war eine Bestimmung der Ursache nicht durchzuführen. Die Ergebnisse beider Untersuchungen [Dic78, Wey79] spiegeln wider, daß die Anwendung eines fehlerfrei produzierten Schaltkreises zu Ausfällen in der Betriebsphase führen kann.

2.1 Physikalische und lithographische Defekte und ihre Auswirkun-gen In diesem Abschnitt werden physikalische Defekte an Bauelementen wie MOS-Transistoren, Widerständen und Kondensatoren beschrieben. Die folgenden Unterabschnitte vermitteln einen Überblick darüber, welche Defekte auftreten können und wie ihre Auswirkungen auf ein Bau-element sein können.

2.1.1 Punktförmige Defekte

Untersuchungen an gefertigten Wafern haben gezeigt, daß sich lokale Prozeßstörungen während der Herstellung einer integrierten Schaltung oftmals als Gebiete mit fehlendem, verändertem oder zusätzlichem Werkstoff darstellen. Diese werden in der Literatur als Punktdefekte (Spot Defects) bezeichnet. [Mal84] Da globale Defekte relativ einfach detektiert werden können und mit anderen Methoden bei der Fertigung untersucht werden, soll im Weiteren nur auf die lokalen Defekte eingegangen werden. In einem üblichen CMOS Prozeß (z.B. [ALC99]), mit mindestens einer Poly-silizium- und zwei Metallebenen können folgende Punktdefekte, die nachfolgend präzisiert werden, zu Schaltungsfehlern führen:

• Kurzschlüsse zwischen Leitungsbahnen

• Offene Verbindungen (Unterbrechungen)

• Löcher im Dick-, Gate-Oxid und bei p/n-Übergängen

• zusätzliche Kontakte

• fehlende Kontakte

Ergänzend können Punktdefekte in zwei Klassen eingeteilt werden:

1. Defekte die Leitungsverbindungen kurzschließen oder sie unterbrechen. Diese werden oft als katastrophale Fehler ("hard faults") bezeichnet.

2. Defekte die Leitungsverbindungen nur teilweise kurzschließen oder unterbrechen. Diese wirken sich nicht katastrophal aus, so daß sie als weiche Fehler ("soft faults") bezeichnet werden.


11

Abb. 2-1: Katastrophale und nicht katastrophale Defekte (Draufsicht)

Wie in Abb. 2-1 dargestellt können katastrophale und nicht katastrophale Defekte durch ver-schiedene Punktdefekte auftreten. Dargestellt sind verschiedene Defekte, wie sie zwischen zwei Leiterbahnen L1 und L2 auftreten können. Nur Defekt D2 führt zu einem katastrophalen Fehler (Kurzschluß), der sich wie eine niederohmige Brücke zwischen den Leitern auswirkt. Solche Defekte haben einen starken Einfluß auf die Eigenschaften der Schaltung, da sie sich struktur-verändernd auswirken können. Die Defekte D1 und D3 führen nicht zu einem direkten Kurzschluß zwischen den Leiterbahnen, sie reduzieren deren Abstand aber beträchtlich. Dieser verringerte Leiterbahnabstand kann sich in hochohmigen, brückenförmigen Defekten auswirken, er wird üblicherweise als eine Parallelschaltung von einem Widerstand (R) und einer Kapazität (C) modelliert. Die Werte von R und C lassen sich beispielhaft für Defekt D3 näherungsweise wie folgt berechnen:

2

1

SiO AC

aε ×

= (2.1)

2 1SiO aR

Aρ ×

= (2.2)

In den angegebenen Gleichungen steht ρSiO2 für den Widerstand und εSiO2 für die Permeabilität zwischen den beiden Leiterbahnen. In Abb. 2-1 kennzeichnet a1 den reduzierten Abstand zwischen den Leiterbahnen L1 und L2.

Die Fläche zwischen dem Defekt und der Leiterbahn wird durch A repräsentiert. Der Widerstand der Brücke zwischen den Leiterbahnen ist direkt proportional, wo hingegen die Kapazität anti-proportional zum Abstand a1 ist. Gleichung (2.3) zeigt, wie sich die Impedanz aus den gemachten Annahmen berechnen läßt:

1 2

=+ ⋅Kurzschluß

RZj f RCπ

für f ≠ 0 Hz (2.3)

=KurzschlußZ R für f = 0 Hz (2.4)

a

w

D1

D2D3

L1

L2

a1

Leiterbahn Zusätzliches leitfähiges Material (Defekt)


12

Aus Gleichung (2.3) kann daher geschlossen werden, daß die Impedanz von Kurzschlüssen nicht nur vom Abstand a1 abhängig ist, sondern auch von der Frequenz und der Phasenbeziehung zwischen den beiden Leiterbahnen. Für niedrige Frequenzen (2.4) läßt sich ein solcher Defekt näherungsweise durch einen Widerstand modellieren, bei hohen Frequenzen hingegen kann sich der frequenzabhängige Anteil zunehmend störend auswirken. Daher muß ein Fehlermodell für derartige Defekte den Übergang berücksichtigen, wobei die Übergangsfrequenz fT abhängig von der Geometrie des Defektes, dem Abstand a1, dem Widerstand und der Permeabilität des Isolators (SiO2) ist. Zusammenfassend kann festgestellt werden, daß derartige Defekte eine Schaltung auf vielfältige Weise beeinflussen können.

Ausgehend von der Annahme, daß Fehler in der Lithographie Auslöser von Punktdefekten sind, werden hier kurz Abweichungen von der Prozessierung und ihre Auswirkungen aufgezeigt. Fehlerhafte Masken zur Belichtung oder Verunreinigungen auf der Waferoberfläche können direkt die Entwicklereigenschaften des Fotolackes beeinflussen, so daß es zu Fehlern bei der nach-folgenden Ätzung des Fotolackes kommen kann. Partikel auf der Oberfläche des Wafers können die einfallenden Strahlen während eines Belichtungsvorganges streuen, so daß daraus eine ungenaue Maskenabbildung resultieren könnte. Diese Ätzfehler können wiederum bei nachfolgenden Prozeß-schritten zu Effekten, wie in Abb. 2-1 dargestellt, führen. Fehlerhafte Lithographieschritte führen somit zu Kurzschlüssen oder Unterbrechungen in einem Schaltkreis [Pol89].

Treten nun solche Verunreinigungen vor einem Oxidationsprozeß auf, so können Lücken ("pin-holes") in den Isolationsschichten auftreten (Abb. 2-3), welche zu Kurzschlüssen beispielsweise zwischen zwei Metallisierungsebenen führen. Verbleiben Verschmutzungen nach dem Oxidations-schritt und vor der Metallisierung auf der Oberfläche, so können auch Unterbrechungen auftreten (Abb. 2-2).

Abb. 2-2: Fehlerhafte Aluminium-Leiterbahn [Pol89] Abb. 2-3: "Pin-hole" im Oxid [Ame87]

Die vorgestellten Defekte sind an dieser Stelle nur stellvertretend für andere Defekte dargestellt, die auch andere durch Lithographieschritte erstellte Schichten betreffen können.


13

2.1.2 Defekte an MOS-Transistorstrukturen

In diesem Abschnitt werden einige verschiedene physikalische Defekte an einer üblichen MOS-Transistorstruktur dargestellt. Folgende Ausfälle können aufgrund von physikalischen Defekten vorkommen und werden in den nächsten Unterabschnitten ausführlicher beschrieben:

• Kontaktausfälle

• Metall-, Polysilizium- und Diffusionsrisse

• Defekte im Oxid

2.1.2.1 Kontaktausfälle Kontaktausfälle können dazu führen, daß Verbindungen zwischen den Schichten z.B. Metall/ Polysilizium oder Metall/Diffusion unterbrochen sind. Sollten Kontaktausfälle alle Kontakte einer Verbindung betreffen, so führen sie zu Unterbrechungen. Bei einem MOS-Transistor können Kontaktausfälle zu Unterbrechungen an Gate, Source, Drain und Verbindungen von Substrat oder Wanne (Floating Substrat/Wanne) führen (siehe Abb. 2-3). In Tabelle 2-2 sind die Kontaktwider-stände mit ihren zulässigen Ober- und Untergrenzen innerhalb der erlaubten Streuungen zwischen der ersten Metallebene (Metall 1) und anderen Materialebenen eines CMOS Prozesses aufgelistet.

ct: contact

Layer Min Norm Max Unit

N + 41 48 55 Ohm/ct

P + 75 95 115 Ohm/ct

Poly 13 19 25 Ohm/ct

High Ohmic Poly

90 230 370 Ohm/ct

N+ Capa 14.8 17 19.2 Ohm/ct

Via 0.05 0.15 1 Ohm/ct

Tabelle 2-2: Kontakt Widerstände [Alc99] Abb. 2-4: Kontakt(-reihen) NMOS-Tran.[Bak98]

Durch Kontaktausfälle sind aber nicht immer alle Kontakte betroffen, so daß der Ausfall eines einzelnen Kontaktes bei Kontaktreihen (siehe Abb. 2-4) lediglich zu einer Parameterveränderung, z.B. des betroffenen Transistors, führt. Im Allgemeinen werden Kontaktreihen, wo das Schaltungsdesign es erlaubt, zur Verbindung von Schichten verwendet, da die Kontaktwiderstände eines einzelnen Kontakts recht hoch sein können. Die Mehrfachkontaktierung reduziert den Kontaktwiderstand, da sie zu einer Parallelschaltung der einzelnen Kontaktwiderstände führt. Der Ausfall eines Kontaktes oder mehrerer Kontakte führt daher zu einem hyperbolischen Anstieg des gesamten Kontaktwiderstandes. Die Werte in Tabelle 2-2 beziehen sich auf Verbindungen von der ersten Metallebene zu dem angegebenen Material (Schicht). Eine Kontaktreihe zwischen Metall 1 und dem N+-Gebiet die aus sechs Kontakten besteht, hätte einen ungefähren Widerstand von 8Ω. Wäre nun ein Kontakt der Kontaktreihe defekt, so würde dies zu einer Widerstandserhöhung auf 9.6Ω führen. Bei zwei fehlenden Kontakten steigt der Widerstand auf 12Ω, bei drei Kontakten auf


14

16Ω, bei vier Kontakten auf 24 Ω an. Dieses Zahlenbeispiel soll verdeutlichen, daß der Ausfall eines Kontaktes oder weniger Kontakte in einer Kontaktreihe sich nur geringfügig auswirkt. Es kann daher gefolgert werden, daß bei Verbindungen mit vielen Kontakten einzelne Kontaktausfälle nur einen geringen Einfluß haben.

2.1.2.2 Metall-, Polysilizium- und Diffusionsrisse

Die Ursache für Risse in einzelnen Schichten kann z.B. durch Verunreinigungen der betroffenen Schicht während der Fertigung des ICs bedingt sein. Auch Defekte und Schmutz auf der Belichtungsmaske innerhalb des Belichtungsfensters können bei der Prozessierung mit positivem Fotolack zu einer Unterbrechung führen. Eine weitere Ursache für Risse ist durch den Effekt der Elektromigration bedingt. Elektromigration entsteht durch die Eigenschaft, daß Atome eines Materials fließen können. Diese Fließeigenschaft hängt unter anderem von der angelegten Feld-stärke, der Umgebungstemperatur und dem Diffusionsgradienten ab [Ros01]. In Abb. 2-5 wird die Auswirkung der Elektromigration an dem Beispiel einer Aluminium-Leiterbahn gezeigt.

Abb. 2-5: Unterbrechung einer Aluminiumverbindung durch Elektromigration [Pol89]

Risse in Metallleitungen können ihre Ursache neben der Elektromigration und Verunreinigungen in der Prozessierung auch in scharfkantigen Stufen auf dem Wafer haben, z.B. bei sich kreuzenden Leiterbahnen. Die Metallisierungsebenen werden in der Fertigung erst nach einigen Prozeßschritten gefertigt, so daß sie auf einer unebenen von vorher angelegten Strukturen geprägten Ebene liegen. Bei einer ungenügenden Stufenüberdeckung kann es zu Unterbrechungen kommen, wie sie in Abb. 2-2 dargestellt sind. Diese Unterbrechungen können z.B. zu einem offenen Gate, Drain und Source bei MOS-Transistoren führen.

Untersuchungen haben gezeigt, daß Unterbrechungen des Polysiliziums sich unterschiedlich aus-wirken können, je nachdem ob der Riß über dem Gate-Oxid oder dem Dickoxid auftritt. In Herstel-lungsprozessen wird oftmals die Polysiliziumstruktur, die ein Gate-Gebiet darstellt, als Maske für die zu dotierenden Source- und Drain-Gebiete genutzt. Ein Riß über dem Gate-Oxid würde daher zu einem leitenden Kanal führen. Dieser würde die Eigenschaften des Transistors negativ beein-


15

flussen, so daß z.B. der Kanalwiderstand, im Gegensatz zum fehlerfreien Gate-Oxid signifikant verringert wird. Er würde somit deutlich vom Widerstandswert der anderen Transistoren abweichen oder sogar zum Kurzschluß zwischen Drain und Source führen. Ein Riß in der Polysiliziumstruktur außerhalb des Gate-Oxids, also über dem Feldoxid kann zu einem offenen Gate-Anschluß des Transistors führen. Die Funktionalität des Transistors wäre somit nicht mehr gegeben. [Kal95]

2.1.2.3 Oxiddefekte

Löcher im Oxid, wie z.B. so genannte "pin-holes", führen mitunter zu Gate-Oxiddurchbrüchen und somit zur Zerstörung eines Transistors. Diese entstehen verstärkt bei Prozessen mit sehr dünnen Gate-Oxidstärken durch fehlerhafte Oxidbildung. In lokal begrenzten Gebieten ist dann die Oxidstärke reduziert. Die verringerte Oxidstärke ermöglicht ein Durchwandern von Ladungsträgern vom Gate zum Substrat, durch ein von außen angelegtes elektrisches Feld über dem Oxid. Dies kann zu einer langsamen Zunahme des Leckstromes vom Gate zum Substrat führen. Der Defekt wird irgendwann als Spätfolge zum Durchbruch des Oxides und somit zum Ausfall des Transistors führen. Die Zeitdauer, in der Defekt zum Ausfall des Transistors führt, kann in der Betriebsphase Stunden, Tage aber auch Monate dauern, so daß es notwendig ist diese Defekte so früh wie möglich aufzuspüren. Die Untersuchung des Versorgungsstroms ist geeignet, Defekte im Gate-Oxid zu erkennen, da sie sich oftmals als erhöhte Leckströme bemerkbar machen [Ven98].

2.1.3 Physikalische Defekte an passiven Bauelementen

Mit passiven Bauelementen sind im Folgenden nicht verstärkende Strukturen, wie Widerstands- und Kondensatorstrukturen zu verstehen, die an dieser Stelle auf physikalische Defekte hin untersucht werden sollen. Übliche Bauformen und die dabei auftretenden Auswirkungen der physikalischen Defekte bei CMOS-Technologien können wie folgt zusammengefaßt werden.

2.1.3.1 Widerstandsstrukturen In der Prozeßtechnologie gibt es vier grundlegend verschiedene Arten von Widerständen:

• Diffusionswiderstände

• Polysiliziumwiderstände

• Wannenwiderstände

• Filmwiderstände

Zur Erzeugung eines Diffusionswiderstandes werden spezielle Strukturen geformt, wie sie auch für die Prozessierung von Transistor-Diffusionsgebieten genutzt werden. Es entsteht ein so genannter Volumenwiderstand der sich durch die Länge, Breite und Tiefe der Dotierschicht ergibt. Polysili-ziumwiderstände nutzen den ohmschen Widerstand der Polysiliziumschicht aus, sie können durch Maskenformen auch mäanderförmig strukturiert werden. Durch diese Strukturierung sind Wider-standswerte von bis zu mehreren 100 kΩ realisierbar [Alc99].


16

Beim vergrabenen Widerstand bildet eine relativ leicht dotierte Wanne im Substrat den Widerstandskörper (Abb. 2-6).

Abb. 2-6: Wannenwiderstandsstruktur [Gra93]

Die Herstellung von Dünnfilm-Widerständen (Abb. 2-7) setzt zusätzliche Prozessierungsschritte voraus. Diese Schritte bedingen eine Sondertechnologie, so daß sie üblicherweise nicht für CMOS-Prozessierungen (z.B. [Alc99]) zur Verfügung stehen. Bei dieser Art von Widerständen werden dünne Schichten von Tantal oder Nickel-Chrom-Verbindungen auf dem Wafer aufgebracht [Gra93].

Abb. 2-7: Widerstandsstruktur in Dünnfilm-Technik [Gra93]

Defekte wie Kontaktausfälle oder Risse in Materialschichten, insbesondere bei Polysilizium- und den Dünnfilm-Widerständen, führen zu einem Kurzschluß an der Widerstandsstruktur oder zu einer deutlichen Erhöhung des erwarteten Widerstandswertes.


17

2.1.3.2 Kondensatorstrukturen

Abhängig von der Prozeßtechnologie lassen sich grundsätzlich verschiedene Kondensatorstrukturen beschreiben. Kondensatorstrukturen sind für analoge und Mixed-Signal Schaltungen oft unerläßlich, auch wenn nur sehr kleine Kapazitätswerte im Pikofarad-Bereich realisiert werden können. Die erste Kondensatorstruktur bildet sich durch die Isolation (SiO2) zwischen einer Polysilizium- und einer Metallebene. Sind mehrere Polysiliziumebenen im Prozeß realisierbar, so kann auch durch eine Isolationsschicht zwischen zwei Polysiliziumebenen eine Kondensatorstruktur realisiert werden [All87]. Eine dritte Möglichkeit ist die Verwendung einer Epitaxieschicht als Gegenelektrode zu einer Polysilizium- oder Metallbahn (Abb. 2-8). Ebenfalls ist eine Struktur realisierbar, die zwischen den Metallisierungsebenen angeordnet ist. Abschließend ist es ebenfalls sinnvoll alle Leiterbahnebenen miteinander zu verknüpfen, so daß bei gleicher Fläche nahezu eine Verdopplung des Kapazitätswertes erzielt werden kann.

Abb. 2-8: Metall-/Substratebenen-Kapazität [Gra93]

Defekte in Form von Kontaktausfällen können zu einer Unterbrechung und damit dem völligen Ausfall der Kondensatorstruktur führen. Fehler im Aufbau der sehr dünnen Oxidschicht (Isolator) führen zu einer Veränderung des erwarteten Kapazitätswerts der Struktur. Durchbrüche im Oxid wirken sich durch erhöhte Verluste der Kapazität aus, da sich aufgrund erhöhter Leckströme Ladungen auf beiden Seiten der Struktur (Plattenkondensator) ausgleichen.


18

2.2 Lokal nicht begrenzte Defekte

Punktförmige Defekte stellen nur eine Kategorie von physikalischen Mechanismen dar, die zu defekten integrierten Strukturen führen können. Zwei weitere Kategorien kennzeichnen Defekte, die durch unsachgemäßen Gebrauch des Wafers entstehen oder durch die Struktur des Wafer-rohlings an sich bedingt sind:

1) Kratzer oder Oberflächenbeschädigungen auf dem Wafer

2) Defekte im Substrat, die zu einer Veränderung der Gitterstruktur des Wafers führen

Die erste Kategorie läßt sich durch vorsichtiges Hantieren und geeignetes Werkzeug vermeiden. Auch führen solche Defekte oftmals zu größeren Fehlergebieten, die also nicht nur lokal begrenzt sind, so daß sie sich relativ einfach detektieren lassen.

Die zweite Kategorie hingegen, die ihre Ursache in veränderten Gitterstrukturen hat, wie z.B. Gitterleerplätze, Zwischengitterdefekte u.a. wirkt sich häufig wie eine Parameterveränderung von Bauelementen aus. Diese Defekte wirken oftmals als Rekombinationszentren und verändern so die Ladungsträgerlebensdauer [Pol89]. Sie beeinflussen ebenfalls die parasitären und auch ge-wünschten Effekte von Bauelementen, so daß sich die Bauteileigenschaften verändern. Die Erkennung solcher Defekte ("soft faults") ist schwieriger, da sie sich häufig nicht struktur-verändernd, wie die zuvor beschriebenen Defekte (Abschnitt 2.1.1), auswirken.

2.3 Auswirkungen von Defektmechanismen auf Bauelemente

Die zuvor beschriebenen Defekte können sich sehr unterschiedlich auswirken, auch ist die Wahr-scheinlichkeit des Auftretens unter anderem abhängig von der Prozessierung und dem herzu-stellendem Bauelement. Um dies beschreiben zu können, ist es notwendig die Auswirkungen von Defekten in Fehlerarten zu klassifizieren. Diese Fehlerarten können offene Verbindungen, Kurzschlüsse, verringerte Leistungsfähigkeit (Spezifikationsabweichung) oder funktionale Fehler sein. Eine relative Häufigkeit von Fehlern in unterschiedlichen Bauelementen ist von A. Birolini [Bir91] zusammengefaßt worden und in Tabelle 2-3 dargestellt.


19

Art des Bauelements Kurzschlüsse in

% Offene Verbindungen in

% Abweichung in

% Funktionale

Fehler in %

Digital, bipolar ICs 30 30 10 30 Digital MOS ICs 20 10 30 40 Lineare ICs 30 10 10 50 Bipolar Transistor 70 20 10 -- Feldeffekt Transistor 80 10 10 -- Dioden (allgemein) 70 30 -- -- Zehner 60 30 10 -- Hochfrequenz 80 20 -- -- Optoelektronisch 10 50 40 -- Widerstände fester Wert

-- 90 10 --

Widerstände variabel -- 60 20 20 Kapazitäten (Folie) 80 10 10 -- Metallfolie 40 60 -- -- Keramik 50 40 10 -- Tantal, trocken 60 20 20 -- Aluminium, nass 20 10 70 -- Spulen 10 30 -- 60 Relais 15 15 -- 70 Quarze -- 80 20 --

Tabelle 2-3: Relatives Auftreten von Fehlerarten in ausgewählten elektronischen Bauelementen

Wie in Tabelle 2-3 zu erkennen ist, sind die offenen Verbindungen und Kurzschlußfehler die Fehler, die am häufigsten vorkommen. Hervorzuheben ist, daß die Angaben in Tabelle 2-3 dazu geeignet sind, eine Bewertung der Fehlerabdeckung vorzunehmen. Wenn beispielsweise alle Kurzschlußverbindungen eines Transistors mit einem Test zu finden sind, so kann dies mit einer Fehlererkennungsrate von 80% gleichgesetzt werden. Die Erkenntnisse sind auch dazu geeignet, die Qualität eines Tests zu bewerten, da sie es erlauben, die Wahrscheinlichkeit des Auftretens eines Fehlers mit zu berücksichtigen.

2.4 Zusammenfassung der Fehlermechanismen

Zusammenfassend können die Defekte, die zu Fehlern in der Betriebsphase einer Schaltung führen, tabellarisch dargestellt werden. Hierbei sind nur diejenigen Fehler aufgeführt, die zu einer elektri-schen Fehlerauswirkung führen.


20

Fehlerort Fehlerursache Fehlermechanismus elektr. Fehlerauswirkung Kristallgitterdefekt im Bereich von Dotierungsübergängen

Zweiter Durchbruch, Elektron-Lochpaarbildung

Kurzschluß, Unterbrechung Substrat

α-Teilchen Elektron-Loch-Paarbildung Ladungsverlust Dünnoxid Injektion und Einfang

hochenergetischer Elektronen ("hot electrons")

Verschlechterung der MOS-Schwellwertspannung und Steilheit

Oxidladungen

Oxiddurchbruch infolge zu hoher elektr. Feldstärken (z.B. elektrostatische Entladung)

Leckstrom, Kurzschluß

Verunreinigungen zeitabhängige Durchbrüche Leckstrom, Kurzschluß

Dünn- und Dickoxid

Alkaliionen Verarmungsbereiche an der Oberfläche, Inversion

Leckstrom, Instabilitäten und Degradationen, parasitäre MOS-Transistoren

Legierungsbildung zwischen Metallisierung und Silizium

Leckstrom, Kurzschluß Unterbrechung, isolierter Leiter

Kontakt-löcher

Kristallgitterdefekte, un- gesättigtes Aluminium, Oberflächenoxidation Elektromigration Leckströme und Kurzschlüsse an

Sperrschichten, Unterbrechung von Leitern (Metall)

Elektromigration Unterbrechung Si-"Klumpen", hohe Kanten, Kratzer Überlastung Kurzschluß (Bridging),

Unterbrechung

Leitbahnen

Verunreinigung Korrosion Unterbrechung (Al), Kurzschluß (Au)

Mehrlagen-leiterbahnen

Al-Metallspitzen (Hillocks)

Mechanische Entspannung, Elektromigration

Unterbrechung

"schwacher" Bonddraht thermische Ermüdung, mechanischer Stress

Unterbrechung

"starker" Bonddraht Au-Al Interdiffusion Unterbrechung

Chip-Gehäuse-Verbindung

defekte Gehäuseverbindung

geringe Wärmeleitfähigkeit, thermisches Weglaufen

thermische Degradation, Kurzschluß, Unterbrechung

Tabelle 2-4: Fehlerursachen, -mechanismen und -wirkungen in der Betriebsphase mikroelektronischer Schaltungen [Dam98]


21

2.4.1 Fehlerklassifizierung für analoge Schaltungen

Wie beschrieben lassen sich Fehler bei der Produktion einer integrierten Schaltung in globale und lokale Fehler untergliedern. Eine präzisere Klassifizierung von Fehlern ist nach [Che98] wie folgt möglich:

Abb. 2-9: Klassifizierung von Fehlern

Die Auswirkung eines sich global auswirkenden Fehlers kann offen sichtbar, so daß er mittels optischer Überprüfung zu identifizieren ist, oder parametrisch sein. Parametrische Fehler verändert nicht die Struktur der Schaltung, sie führen aber zu Parameterabweichungen an mehreren Bau-elementen. Punktförmige Defekte, fehlendes oder zusätzliches Material und Defekte im Oxid führen zu lokalen Fehlern. Diese Fehler wirken sich oftmals strukturverändernd aus und können in katastrophale und nicht katastrophale Fehler unterschieden werden. Kurzschlüsse mit niedrigem Widerstand und offene Verbindungen (vollständige Unterbrechung) führen zu katastrophalen Fehlern. Die nicht katastrophalen Fehler stellen sich durch Abweichung von Parametern einzelner

Maskenfehlplatzierung

unkontrolliertes Ätzen

Lokal Global

punktförmige Defekte

Zusätzliches oder fehlendes Material

"Pin-holes" im Oxid

• strukturell

• hochohmige Kurzschlüsse

• unvollständige offene Verbindungen

• Parameterabweichung eines Bauelements

• Nichtübereinstim-mung von Bauelementen (Missmatch)

• strukturell

• Kurzschlüsse mit niedrigem Widerstand

• vollständig offene Verbindungen

• nicht strukturell

• mehrfache Komponenten

• Abweichung

Prozeßstörungen

(zufällig)

offen sichtbare

Fehler

parametrische

Fehler

katastrophale

Fehler

nicht katastrophale

Fehler

Material Instabilität

Prozeß Instabilität

Lithographieverfahren abhängig

• nicht strukturell

• fehlende Material-schichten

• sichtbare Beschädigungen


22

Bauelemente oder durch unvollständige Unterbrechungen bzw. durch Kurzschlüsse mit einer im Vergleich zum katastrophalen Kurzschluß hohem Widerstand dar.

Da bei der Herstellung von integrierten Schaltungen davon auszugehen ist, daß diese vor ihrer Auslieferung umfangreichen Fertigungstests unterzogen werden und somit alle globalen Fehler erkannt werden, muß dieser Fehlertyp für den Selbsttest in der Betriebsphase nicht weiter berück-sichtigt werden. Die Erkennung von lokalen Defekten ist mit Hilfe eines Selbsttests realisierbar, hierbei kann einerseits der Produktionstest unterstützt werden, andererseits ist eine Überprüfung im Gesamtsystem, in dem das Sensorsystem eingesetzt wird, möglich.

Die in Abschnitt 2.4 beschriebenen Fehlermechanismen, welche sich in der Betriebsphase von mikroelektronischen Schaltungen auswirken, stellen sich als lokale Fehler dar und führen vor-wiegend zu Kurzschlüssen und Unterbrechungen ( Tabelle 2-4).

In [Ohl89, Dam98, Che98] wird gezeigt, daß sich generell katastrophale ("hard faults") und nicht katastrophale Fehler ("soft faults") oder Abweichungsfehler unterscheiden lassen. Wenn ein Bau-element fehlerhaft von seinem regulären Wert abweicht, ohne daß extreme Zustände eingenommen werden, so ergeben sich nicht katastrophale Fehler. Dieser Unterschied zwischen katastrophalen Fehlern und Abweichungsfehlern wird in Abb. 2-10 dargestellt. Aufgrund fertigungsbedingter Schwankungen entsteht ein zu akzeptierender Toleranzbereich um den regulären Wert des Bauelementes herum. Überschreitet ein Wert diesen Bereich, so entsteht zunächst ein Abweichungsfehler. Nimmt die Abweichung sehr große Ausmaße an, so handelt es sich um einen Extremwertfehler (katastrophaler Fehler).

Abb. 2-10: Toleranzband-Darstellung von Fehlern

Bevor auf Modelle für analoge Schaltungen eingegangen wird, die in Abschnitt 5 dargestellten Untersuchungsergebnisse basieren auf einem CMOS-Prozeß, soll kurz die Historie der Modellie-rung dargestellt werden. Einige Ansätze zur Fehlermodellierung für die CMOS-Halbleiterher-stellung werden in [Mal85, She85, Wal87, Mei91] vorgeschlagen. Ausgehend von der Beobach-tung, daß für digitale Schaltungen Ausbeuteverluste in CMOS-Prozessen hauptsächlich durch lokale Defekte [Sta83, She85] bedingt und daß mehrfache Fehler unwahrscheinlich sind, generieren die vorgeschlagenen Ansätze einfach vorkommende katastrophale Fehler unter Verwendung von statistischen Informationen aus dem Herstellungsprozeß. Die statistischen Daten müssen die Defektgröße und den Ort des lokalen Defektes enthalten [Mal87a] (siehe Abschnitt 2.1.1). Ein weiteres mögliches Fehlermodell für CMOS Schaltungen wird in [Gal80] vorgeschlagen. Es behandelt offene Verbindungen in den Metall- und Diffusionsschichten und Kurzschlüsse zwischen benachbarten Diffusions- und Metallschichten. Ein komplexeres Modell wird in [Ban82] vor-gestellt, aus dem Tabelle 2-5 entnommen wurde.

Nominalwert

Toleranz- /Gut-BereichAbweichungsfehler

Katastrophaler Fehler


23

Klasse Bauteilfehler Verbindungsfehler

1. Sehr wahrscheinlich Gate zu Drain Kurzschluß Kurzschluß zwischen Diffusionsleitungen

2. Weniger wahrscheinlich Drain-Kontakt offen

Source-Kontakt offen

Aluminium-Polysilizium Kreuzung gebrochen

3. Unwahrscheinlich Gate zu Substrat Kurzschluß

"Floating" Gate

Kurzschluß zwischen Aluminium-Leiterbahnen

Tabelle 2-5: Wahrscheinlichkeit von CMOS-Fehlern [Ban82]

An dieser Stelle soll angemerkt werden, daß alle bisher vorgestellten Arbeiten Fehlerlisten auf katastrophale Fehler reduziert haben. Der Grund hierfür ist in [Sta83] angegeben. Bei digitalen und analogen Schaltungen dominieren lokale Defekte. In [Wil78] wird beschrieben, daß etwa 80% bis 90% von Fehlern in analogen Schaltungen als kurzgeschlossene oder offene Widerstände, Kapazi-täten, Dioden oder Transistoren zu finden sind.

2.4.2 Fehlermodellierung für integrierte Schaltungen Für die Fehlermodellierung kommen daher bei analogen, integrierten Schaltungen vor allem Transistoren, Widerstände und Kondensatoren in Frage. Die Modellierung katastrophaler Fehler von Transistoren kann durch ein Widerstandsmodell vorgenommen werden [Tuc76, Ohl89].

Abb. 2-11: Modell zur Simulation katastrophaler Fehler für MOS-Transitoren [Dam98]

Bei diesem Modell werden die Kurzschlüsse zwischen zwei Anschlüssen eines Transistors durch einen entsprechend kleinen Parallelwiderstand und Unterbrechungen eines Anschlusses mit einem entsprechend großen Serienwiderstand modelliert.

D

G

S

Rsh_D_G

Rsh_G_S

Rsh_D_S

Rop_G

Rop_S

Rop_D


24

Die in Abb. 2-11 dargestellte Transistorschaltung stellt das Simulationsmodell eines fehlerfreien Transistors dar, hierbei modellieren die Widerstände Rsh_D_G, Rsh_G_S und Rsh_D_S Kurzschlüsse zwischen den jeweiligen Anschlüssen und die Widerstände Rop_G, Rop_D, Rop_S Unterbrechungen der bezeichneten Transistoranschlüsse. Unter Berücksichtigung der Annahme von Einzelfehlern ist bei der Fehlersimulation immer nur einer der Widerstände aktiviert. Die übrigen Widerstände werden hierbei durch die Annahme entsprechender Größen deaktiviert (Rsh_... => ∞Ω, Rop_... => 0Ω). Zur Modellierung der Kurzschlüsse können die Widerstände Rsh_D_G = Rsh_G_S = Rsh_D_S = 1 Ω und für die Unterbrechungen Rop_G = Rop_D = Rop_S = 10 MΩ gewählt werden. Es ist hierbei zu beachten, daß diese Werte an die zugrundeliegende Technologie (Fertigungsprozeß) angepaßt werden müs-sen. Nach [Por95] sind für Fehlersimulationen im Frequenzbereich den Widerständen Rop_G, Rop_D, Rop_S Kapazitäten parallel zu schalten. Die Modellierung von Kurzschlüssen und Unterbrechungen bei Widerständen, Kapazitäten und Dioden kann analog zum dargestellten Transistorfehlermodell mit entsprechenden Widerständen vorgenommen werden [Aug95]. Für die Simulationen in Abschnitt 5 wird dieses Fehlermodell zugrunde gelegt, wobei für einige Fehlersimulationen das Modell vereinfacht werden konnte. Diese Abweichung wird in dem Abschnitt 5.3.6.1 explizit aufgeführt.

Das bisher vorgestellte Modell berücksichtigt nicht die Struktur der Schaltung, so daß umfangreiche und zeitintensive Simulationen zur Durchführung von Fehlersimulationen die Folge sind. Ein Ansatz zur Berücksichtigung des Schaltungslayouts ist die L2RFM-Methode ("Local-Layout-Realistic-Fault-Mapping") [Ohl96a, Ohl96b], sie stellt einen realistischen Modellierungsansatz von Fehlern, vor der Erstellung des Layouts, dar. Diese Methode nutzt die Eigenschaft analoger Schal-tungen, daß Layouts oftmals typische, sich wiederholende Layoutstrukturen aufweisen, welche auf der Layoutebene einfach identifiziert werden können. Transistorpaare in der Eingangsstufe eines Operationsverstärkers oder Stromspiegel stellen typische Layout- und Schaltplanstrukturen dar. Die hauptsächlichen Funktionsmerkmale dieser Strukturen wie z.B. die symmetrische Stromaufteilung in der Eingangsstufe des Operationsverstärkers lassen sich, unter Variation von Fertigungs-parametern, nur durch das Beachten von "Matching"-Regeln beim Layout erzielen. Es ist daher üblich, entsprechende Elemente (z.B. Transistoren) in einem z.B. Stromspiegel benachbart zu platzieren. Mit der L2RFM-Methode lassen sich für diese Layoutstrukturen beispielhafte Unter-suchungen über realistische Fehlerannahmen auf der Layoutebene machen. Diese sind durch Fehlermodelle auf der Transistorebene modellierbar. Ein weiterer Vorteil der Methodik ist, daß unrealistische Fehler, wie z.B. Brücken zwischen räumlich nicht direkt benachbarten Leiterbahnen, welche sich aus der pauschalen Annahme von katastrophalen Fehlern ergeben können, ermittelt werden können. Diese unrealistischen Fehler können somit aus der Anzahl aller möglichen Fehler entfernt werden, so daß sich eine Verringerung der notwendigen Fehlersimulationen oder z.B. Testvektoren bei einem Produktionstest einstellt. Eine vorher festgelegte Fehlerabdeckung (Testqualität) läßt sich somit erzielen.

Da die L2RFM-Methode die Kenntnis des Layouts der Schaltung voraus setzt, aber ein Layout für die untersuchten Schaltungsstrukturen in Abschnitt 5 nicht existiert, konnte dieser Ansatz zur Fehlersimulation nicht angewendet werden.

3 TESTKONZEPTE FÜR ANALOGE UND MIXED-SIGNAL-SCHALTUNGEN

25

3 Testkonzepte für analoge und Mixed-Signal-Schaltungen

In diesem Abschnitt werden einige Testmethoden und -verfahren für analoge und Mixed-Signal-Schaltungen beschrieben. Im Weiteren werden Verfahren vorgestellt, die sich besonders für den Test/Selbsttest von integrierten Sensoren eignen. Ergänzt werden sie durch einige wichtige Ent-wicklungstrends für die Mikrosensorik. Es wird hier nicht auf die Vielzahl von Methodiken zum Test von digitalen Komponenten eingegangen, da sie nicht im Vordergrund der Untersuchungen standen.

Da im weiteren Verlauf mikroelektronische sensorische Systeme betrachtet werden, sollen diese Begriffe zuerst definiert werden. Die Bauelemente und Schaltungen in der Mikroelektronik werden heute üblicherweise auf einer Siliziumscheibe (Wafer) gefertigt [Sch91] und weisen Bauelemente in der Größenordnung von 100 nm bis zu wenigen µm auf. Dieser Weg der Integrationstechnik wurde von Noyce und Kilby (USA) 1959 das erste Mal umgesetzt [Gos90].

Der Begriff des Sensors kann wie folgt definiert werden: Ein Sensor ist ein Bauelement, welches eine chemische, elektrische, magnetische, mechanische, optische oder thermische Größe in ein elektrisches Signal umwandelt [Mid85, Eig00]. Wird das sensorische Element zusammen mit den Signalverarbeitungssystemen integriert, so wird dieses System als ein integriertes Sensorsystem [Naj88, Gar94] bezeichnet. Ist dem Sensor eine analoge Signalverarbeitung, ein Analog/Digital-Wandler, eine digitale Signalverarbeitung und ein Kommunikationsinterface hinzugefügt, so wird das System auch als "intelligenter" Sensor ("Smart Sensor") bezeichnet (siehe Abb. 3-1). In [Alb88] wird ein "Smart Sensor" als ein Sensor definiert, der für die Weiterverarbeitung, des aus dem Meßwert resultierenden analogen Signals eine digitale Schnittstelle zur Verfügung stellt. Diese ermöglicht eine Kommunikation, die auch bidirektional gerichtet sein kann, mit anderen Systemkomponenten.

Das Hauptziel bei der Entwicklung von kommunikationsfähigen Sensoren ist es, den Anpassungs-aufwand an ein Schnittstellennetzwerk oder ein übergeordnetes Steuerungssystem so gering wie möglich zu halten. Auf der Basis genormter Schnittstellen und von Kommunikationsprotokollen ist es möglich, intelligente Sensoren problemlos mit Netzwerken zu verknüpfen. Mit ihnen läßt sich der Installationsaufwand bei Meß- und Automatisierungssystemen deutlich verringern, da sie ein aus der EDV bekanntes Vorgehen des "Plug and Play" ermöglichen. Zusätzlich läßt sich die Intelligenz des Gesamtsystems dezentralisieren und Sensoren mehrfach für verschiedene Steuerungsaufgaben nutzen [Sen99]. Ein Beispiel hierfür ist der Regensensor, wie er z. Z. in einigen Automodellen eingesetzt wird. Die Information über die Regenmenge ist nicht nur für die Steuerung der Scheibenwischintervalle notwendig, sondern kann auch für die Steuerung der Be-leuchtung, des ABS (Anti-Blockier-System) usw. genutzt werden.

Für die Betrachtungen von Sensoren in der Betriebsphase wird in dieser Arbeit der Begriff des Sensorsystems eingeschränkt. Die Einschränkung betrifft die digitale Signalverarbeitung und die Kommunikationsschnittstelle. Beide wesentlichen Bestandteile eines "intelligenten" Sensorsystems sind in Bezug auf die Testbarkeit ausführlich in der Arbeit von K. Damm [Dam98] behandelt worden, so daß hier auf eine weitere Betrachtung verzichtet werden soll. In dieser Arbeit wird der Begriff des Sensors als physikalischer Wandler ohne Auswerteelektronik definiert.

Bevor auf die Testkonzepte für intelligente Sensorsysteme eingegangen wird, erfolgt zuvor die Beschreibung der Zuverlässigkeit und Qualitätssicherung und anschließend die Erläuterung der Haupteinsatzgebiete und der grundlegenden Schaltungsstrukturen.


26

3.1 Einsatzgebiete von Sensorsystemen

Intelligente integrierte Sensorsysteme werden in der Kraftfahrzeugtechnik (45-50%), Haushalts-technik (25-30%), dem Anlagen- und Maschinenbau (15-18%), der Nachrichten- und Daten-elektronik (5-7%) und bei diversen Konsumgütern wie Foto- und Videoanwendungen (3-5%) eingesetzt [Eig00]. Die Gründe hierfür liegen in gestiegenen Anforderungen an die Produkte und in wirtschaftlichen und technischen Interessen. Aus technischer Sicht ist es möglich durch die ver-ringerte Baugröße von Sensoren und den Einsatz von intelligenten Systemen, die eine Kommuni-kationsschnittstelle enthalten, Produkte durch den vermehrten Einsatz von Sensoren komfortabler, sicherer und funktioneller zu gestalten. Die Zuverlässigkeit eines Sensors zu steigern, sowie die Nutzungsdauer zu erhöhen sind Hauptziele bei der Entwicklung von intelligenten Sensoren. Zusätzlich zu der Fähigkeit der Selbstdiagnose können intelligente Sensoren auch Funktionen der Selbstkalibrierung und -adaption enthalten. Eine Selbstkalibrierung kann beispielsweise darin bestehen, daß der Schaltpunkt bei binären Sensoren automatisch abgeglichen wird. Der Begriff der Selbstadaption beschreibt die Fähigkeit der automatischen Anpassung an die gestellte Aufgaben-stellung, dies führt bei der Inbetriebnahme von prozeßtechnischen Anlagen zu einer erhöhten Flexibilität [Sen99]. Die Integration der beschriebenen Funktionalität wird aus wirtschaftlicher Sicht möglich, weil die Anzahl der Transistoren, die auf einen Wafer prozessiert werden können, kontinuierlich ansteigt, während die Kosten für einen Transistor abnehmen. Der Ansatz eines integrierten, intelligenten Sensorsystems wird daher in Zukunft zunehmend bisherige Konzepte von Sensorsystemen ersetzen [Tan95].

Die Auswirkung eines vermehrten Sensoreinsatzes ist im Kfz-Bereich in den letzten Jahren deutlich zu erkennen [Mar95]. So verfügen moderne Fahrzeuge nicht nur über ein vielfältiges Sicherheits-konzept wie ein Antiblockiersystem (ABS), ein Fahrdynamikstabilisierungsprogramm, Abstands-warner usw. sondern auch über ein ressourcenschonendes Motorenmanagement [Hei98]. In Tabelle 3-1 sind die wichtigsten physikalischen Größen, für die Sensorik im Kfz benötigt wird, zusammen-gefaßt.

Abstand Geschwindigkeitsregelung, Einparkhilfe

Beschleunigung Airbag, automatisch ausfahrender Überrollbügel, Klopfregelung, Rückhaltesysteme

Druck Einspritzanlage, Fahrwerk, Motorsteuerung, Reifenkontrolle

Geschwindigkeit Einspritzung, Motorsteuerung, Fahrdynamikregelung, Lenkung, Lautstärkeregelung

Luftmasse Einspritzanlage, Motorsteuerung

Position und Drehzahl

ABS, Fahrdynamikregelung, Einspritzung, Motorsteuerung, Fahrwerk, Sitz-, Fensterheber-, Schiebedach-Steuerung, Klimaanlage

Sauerstoff Geregelter Dreiwege-Katalysator

Sonstige: Regenmenge, Kraftstoffqualität, Sonnensensor

Temperatur Einspritzung, Motorsteuerung, Klimakontrolle

Tabelle 3-1: Physikalische Größen und Notwendigkeiten im Kfz


27

So liegt die Wertschöpfung der gesamten Elektronik in einem PKW heute bei 15% bis 20 %, wobei die Tendenz weiter steigend ist (bis zu 30% in den nächsten Jahren). Dies zeigt sich u. a. daran, daß heutige Diesel- und Ottomotoren schon bis zu 100 elektrische Kontakte besitzen, von denen 2/3 mit Sensoren und 1/3 mit Aktoren verbunden sind. Hierbei ist zu erkennen, daß die Anzahl der Sensoren im PKW oftmals von der Klassenzuordnung (Unter-, Mittel-, Oberklasse) abhängig ist. Nur der Wert der Sensorik wurde im Durchschnitt auf etwa 250 € bis 400 € je Pkw für das Jahr 2000 beziffert [Bra97, Ill00].

In der Vergangenheit standen die Kosten und die Funktion im Vordergrund, heute wird hingegen ergänzend Wert auf die Zuverlässigkeit und Ausfallsicherheit von Systemen gelegt. Um den gestiegenen Anforderungen gerecht zu werden, können die Systeme mit der Fähigkeit der Eigen-diagnose erweitert oder redundant installiert werden [Bra97]. Verbindungen zwischen einzelnen elektronischen Baugruppen erwiesen sich in der Vergangenheit oftmals als störungsanfällig. Die Integration von sensorischen mit mikroelektronischen Komponenten hingegen erhöht die Zuver-lässigkeit des Gesamtsystems, da die Anzahl der Schnitt- und Verbindungsstellen deutlich reduziert wird [Mar95]. Sensoren werden oftmals, damit ihre Funktion die Erfassung einer chemischen oder physikalischen Größe erfüllen kann, widrigen Umwelteinflüssen ausgesetzt. Diese Einflüsse wie z.B. Erschütterungen, Temperatur und Feuchtigkeit stellen hohe Anforderungen an das Gehäuse des Sensorsystems, da die empfindliche Mikroelektronik geschützt werden muß. Verkompliziert wird der Verpackungsprozeß ("Packaging"), wenn das Gehäuse des Sensorsystems die eigentliche sensorische Funktionalität nicht beeinflussen darf.

3.2 Qualität und Zuverlässigkeit eines Sensorsystems

In [Möl95, Bra97] werden für das Anwendungsgebiet von Mikrosensoren die folgenden Anforderungen an Qualität und Zuverlässigkeit für ein Sensorsystem formuliert:

• Erreichung eines sicheren Betriebszustandes bei Ausfall des Systems

• Funktionsfähigkeit in einem Temperaturbereich von –40°C bis max. +150°C

• Korrosionsbeständigkeit gegen Feuchte, Salznebel und Wasser

• Unempfindlichkeit gegen Stöße, Vibrationen und Temperaturwechsel

• Resistenz gegen Benzin, Öle und Ozon

• Unempfindlichkeit gegenüber elektromagnetischen Störfeldern

Die formulierten anspruchsvollen Anforderungen haben die Einführung von Sensorsystemen im Kfz-Bereich um mehrere Jahre im Gegensatz zum Einsatz in industriellen Anlagen verzögert [Mar95]. Da Sensoren direkt einer "unwirtlichen" Umgebung ausgesetzt sind, ist ihre Zuverlässig-keit besonders kritisch zu sehen. In [Dam98] werden Störungen von Sensoren mit 45% aller Unterbrechungen im Produktionsablauf einer Automatisierungsanlage in Zusammenhang gebracht. Erst als zweites folgen Aktoren mit 35% aller Stillstände. Sowohl Sensoren als auch Aktoren z.B. einer Automatisierungsanlage bilden die Verbindungen von der elektrischen Steuerung zu der chemischen oder physikalischen Umgebung, daher ist es wahrscheinlicher das beide öfter zu einem Ausfall führen als die übrigen Systeme wie die zugehörigen Rechner, Kabel und Schnittstellen-Karten [Dam98]. Die erhöhte Ausfallwahrscheinlichkeit von Sensoren in einem Gesamtsystem führt zu der Forderung nach einer zuverlässigen Methodik, Ausfälle sicher detektieren zu können. Eine andere Möglichkeit ist, Sensorsysteme so zu entwickeln, daß sie eine geringere Ausfallwahr-scheinlichkeit haben.


28

3.3 Aufbau eines intelligenten Sensorsystems

In diesem Abschnitt wird der Aufbau eines intelligenten integrierten Sensorsystems beschrieben und auf die Probleme und Eigenarten bei der Diagnose und dem Selbsttest eingegangen. In Abb. 3-1 ist ein beispielhafter Aufbau eines solchen Sensorsystems dargestellt [Göp93].

Abb. 3-1: Schematischer Aufbau eines intelligenten Sensorsystems

Ein Sensorsystem besteht aus einem Meßfenster und einem Signalumformer, beides stellt das eigentliche Sensorelement dar. Das Meßfenster schränkt den Bereich, in dem die biologische, chemische oder physikalische Größe variieren darf, ein. Größen innerhalb dieser Wertebereichs-grenzen können von dem Sensorelement erfaßt werden. Bei integrierten Sensoren ist oftmals die Auswerteelektronik mit dem Sensorelement in ein Bauelement zusammengefaßt.

Welche Vorteile von einem solchen Sensorsystem zu erwarten sind, kann wie folgt zusammen-gefaßt werden [Olb94]:

• Einfache Konfiguration des Systems mittels einer digitalen Schnittstelle

• Reduzierter Installationsaufwand durch verteilte Prozessorsysteme

• Erhöhte Leistungsfähigkeit durch integrierte Rechenleistung

• Höhere Verfügbarkeit und Testbarkeit mittels internem Selbsttest

• Erhöhte Diagnosefähigkeit durch zusätzliche Ausgabeinformationen

Die aufgeführten Vorteile der intelligenten Sensorsysteme sind nur implementierbar, wenn auch die Komplexität des Systems zunehmen darf. Die Komplexität eines Systems beeinflußt die Anforde-rungen an die Testbarkeit eines Systems erheblich. Aus der Konzeption eines intelligenten Sensors nach Abb. 3-1 ist ersichtlich, daß der Test für analoge und auch digitale Schaltungsteile ausgelegt werden muß, da das System analoge (Signalverarbeitung) und digitale Komponenten (intelligente Spezialelektronik) besitzt. Dieser Test muß ausführlich, schnell und kosteneffektiv die Funktion des Sensorsystems überprüfen können.

Das zweite Problem ist die Zugänglichkeit eines komplexen Systems, da oftmals nur sehr wenige Anschlüsse ("pins") die Kommunikationsschnittstelle des Systems bilden. Die spätere Testbarkeit sollte daher schon beim Entwurf des Systems mit berücksichtigt werden (DFT).

biologische,chemische undphysikalischeGrößen

Meßfenster Signal-umformer

intelligenteSpezialelektronik

Spannungsversorgung

Signal-verarbeitung

Spannungsversorgung


29

3.3.1 Anforderungen an intelligente Sensorsysteme

Neue Anwendungen und Produkte aus den unter Abschnitt 3.1 angegebenen Bereichen stellen viel-fältige Anforderungen an intelligente Sensorsysteme. Von diesen Anforderungen sollen hier einige weitere kurz vorgestellt werden und dienen zur Ergänzung der generellen Anforderungen des Ab-schnitts 3.2.

Eine wesentliche Forderung an Anwendungen in sicherheitskritischen Bereichen ist eine erhöhte Zuverlässigkeit des Sensorsystems. Dieser kann Rechnung getragen werden, indem geeignete inte-grierte Selbsttestfunktionen (BIST) und Diagnosefunktionen eingesetzt werden. Einhergehend mit einer signifikant erhöhten Anzahl von Transistorfunktionen in einem intelligenten Sensorsystem würde die Zuverlässigkeit ohne integrierte Selbsttestfunktionen abnehmen [Tan95]. Eine weitere Forderung ist eine Toleranz gegenüber Abweichungsfehlern. Diese führt zu einer verlängerten Zeitdauer zwischen dem Auftreten von Fehlern (MTBF). Die Integration von Zuverlässigkeitsindi-katoren in dem Sensorsystem ist notwendig zur Diagnose und zur Fehlererkennung. Da Tests nach der Produktion etwa den Faktor 10 teurer als die Produktionskosten sein können, entsteht auch aus diesem Gesichtspunkt die Forderung nach einem Selbsttest, der einen schnellen, umfassenden und kosteneffizienten Test nach der Produktion unterstützt oder ermöglicht. Eine weitere Forderung ist die Erkennung von Alterungsprozessen, so daß die Austauschintervalle optimal (bestmögliche Nutzungsdauer) gewählt werden können. Daher sind Indikatoren für die Zuverlässigkeit zu entwickeln und in das System zu integrieren, so daß Alterungseffekte erkannt werden können. Eine abschließende Forderung betrifft die Ausgabeinformationen des intelligenten Sensorsystems. Durch die Implementierung von standardisierten Protokollen und Schnittstellen für Feldbussysteme in das Sensorsystem ist es möglich, nicht nur die Sensorinformationen an ein übergeordnetes System zu übertragen, sondern auch ergänzende Informationen mit zu übermitteln. Diese Informationen können mit dem Zustand des Sensorsystems zusammenhängen oder in Form von Setup-/Kalibrie-rungs-Informationen das Sensorsystem an eine Meßsituation besser anpassen. Durch die Auswahl einer standardisierten Kommunikationsschnittstelle wäre es ebenfalls denkbar, daß das Sensor-systems eines Herstellers durch ein System eines anderen Herstellers im Bedarfsfall ausgetauscht werden könnte. [Rob93]

Damit alle Anforderungen erfüllt werden können und trotzdem eine flexible Anpassung des Designs eines intelligenten Sensorsystems an die jeweilige Meßaufgabe gewährleistet werden kann, ist z.B. eine Multichip-Lösung zu wählen [Olb94]. Diese Lösung ist besonders vorteilhaft, da so jeder Fertigungsprozeß, ob für analoge, digitale oder mikromechanische Bausteine, optimal genutzt werden kann. Der Aufbau einer Multichip-Lösung ist in Abb. 3-2 dargestellt, hierbei ist in Bezug auf Abb. 3-1 speziell der Bereich der Spezialelektronik verfeinert unterteilt abgebildet.


30

Abb. 3-2: Schema eines Multichip Sensorsystems [Olb94]

Vorgeschlagen wird ein Sensorsystem das aus einem Sensorelement, einem Auswerte-ASIC und einem Mikrocontroller (µC) besteht. Das System ist durch die vorhandene Rechenleistung befähigt, Selbsttest-, Diagnose-, Kalibrierungs- und Offset-Kompensationsfunktionen (Setup Vorrichtung) zu übernehmen. Durch das Vorhandensein eines µC können ohne größeren Aufwand Feldbusfunk-tionen umgesetzt und RAMs bzw. EEPROMs angeschlossen werden. Diese Funktionalität ist nicht ohne weiteres in einem ASIC zu realisieren [Alb88]. Sie ist aber notwendig, damit die geforderte Flexibilität des Produktes gewährleistet ist und ermöglicht eine schnellere Umsetzung ("Rapid Prototyping"). Zusätzlich kann sie, im Vergleich mit einer Einzelchip-Lösung, zu geringeren Kosten führen [Olb94]. Ein Grund dafür, daß die Umsetzung in einen ASIC auch heute nicht immer realisierbar ist, ist die oftmals gegebene Einschränkung des Fertigungsprozesses. Oftmals können in einem Fertigungsprozeß nicht alle notwendigen Technologien anboten werden. Dies ist darin begründet, daß aus Kosten- und Effektivitätsgründen Fertigungsprozesse für spezielle Baugruppen optimiert werden, so daß sich andere Funktionalitäten nur eingeschränkt umsetzen lassen.

3.3.2 Selbsttest und Diagnose Strategien in Mikrosystemen

In diesem Abschnitt werden Verfahren zur Überprüfung der Funktion eines Sensorsystems kurz dargestellt, hierbei liegt der Schwerpunkt auf den Selbstteststrategien. Strukturiert werden die ver-schiedenen Strategien wie in Abb. 3-3 dargestellt. Im Folgenden wird auf die einzelnen Blöcke ausführlicher eingegangen, um einen umfassenden Überblick über die Möglichkeiten des Selbst-testes und der Diagnose geben zu können.

SensorelementController (State Machine)

Analoge Signal-verarbeitung

Digitale Signal-verarbeitung

Selbsttest undDiagnose Setup Vorrichtung

Intelligentes Sensorsystem

Mikrocontroller

Diagnose-Interface

Kontroll-Interface

Kommunikations-Interface

Steuer-Interfacevon außen Meßwert Auswertung


31

Abb. 3-3: Ansätze für Selbsttest und Diagnose

Folgende Zuverlässigkeitsindikatoren werden in der Literatur [Olb94a] genannt:

• Rauschmessung • Temperaturmessung • Versorgungsstrom (Iddq,d,t) • Stromdetektion zum Erkennen von open/short-Defekten • Frequenzverlauf, Oszillation

Als Zuverlässigkeitsindikatoren können die Temperatur auf dem Chip, zufällige Stromschwankun-gen (Rauschen), der Versorgungsstrom, sowohl in der Ruhephase (Iddq) als auch in der Betriebsphase oder der Offset-Drift des Sensors gemessen werden. Unter Verwendung von Zuverlässigkeitsindikatoren können Alterungseffekte des Systems festgestellt werden. Hierbei sind aber nicht alle Zuverlässigkeitsindikatoren für eine "on-chip" Diagnose geeignet sind, da sie signifikant Chipfläche benötigen oder die Komplexität der Prozeßfolgen bei der Herstellung erhöhen.

Ein Ansatz für die Rauschmessung an PN-Übergängen wird in [Hur98] beschrieben. Es wird davon ausgegangen, daß es neben dem Eigenrauschen (thermisches Rauschen) auch andere Rauschquellen gibt. Diese zusätzlichen Quellen enthalten Prozeßinformationen und können Strukturdefekte kennzeichnen, allerdings ist eine Rauschanalyse nicht trivial und bedarf einer Vielzahl an Unter-suchungen bezüglich des Herstellungsprozesses.

Durch die Zunahme an Transistoren pro Chip und die steigenden Taktraten ist die Temperatur-messung auf dem Chip als Zuverlässigkeitsindikator immer wichtiger geworden. Durch die ge-stiegene Integration kann es zu lokalen Überhitzungen auf dem IC kommen, ein Lösungsansatz zur Temperaturüberwachung wird in [Chi00] für einen PowerPC™-Prozessor1 vorgestellt. Bei diesem Ansatz wird ein gemessener Temperaturwert mit einem einstellbaren Wert verglichen, überschreitet der Temperaturwert den maximal zulässigen Wert, so wird dies dem Prozessor über ein Interrupt-Signal mitgeteilt.

Die Messung des Versorgungsstromes (dynamisch oder statisch) ist ein bewährtes Verfahren, die Zuverlässigkeit einer Schaltung festzustellen. Durch die Aufzeichnung des dynamischen Versorgungsstromes (IDDD) ist es möglich, Signaturen zu erstellen, die für eine Zuverlässigkeits-analyse genutzt werden können. In [Bra93] wird vorgeschlagen, daß der maximal zulässige Ruhestrom bei etwa 5% des Versorgungsstromes in der Betriebsphase liegen sollte. Untersucht

1 PowerPC ist ein eingetragenes Warenzeichen der Firma Apple Computer Inc.

Selbsttest und Diagnose in Mikrosystemen

Zuverlässigkeits-indikatoren Redundanz Funktioneller

TestSystemTest

HardwareBIST


32

wurde die Stromaufnahme eines CMOS Operationsverstärkers. Eine Untersuchung der Testeigen-schaften des momentanen Stromflusses (transient supply current) [Bin94] und des Testverfahrens wird am Beispiel eines Audio-Signal-Prozessors in [Bin96] dargestellt.

Eine spezielle Art der Frequenzganguntersuchung wird in [Ara97] vorgestellt. Als Testverfahren wird vorgeschlagen eine analoge oder Mixed-Signal Schaltung während der Testphase in eine Oszillatorstruktur umzuwandeln. Fehler in der zu untersuchenden Schaltung, so hat sich gezeigt, verändern die Oszillationsfrequenz, so daß eine einfache Detektion möglich ist. Anwendbar ist die Methodik auf Verstärkerschaltungen, Operationsverstärker, Komparatoren, Schmitt-Trigger, Filter, Spannungsreferenzquellen, PLL-Schleifen und Oszillatoren.

Verschiedenste Formen von Redundanzen werden in sicherheitskritischen Anwendungen wie in der Nuklear-, Luftfahrt- oder Raumfahrttechnik verwendet. Folgende Redundanzen können eingesetzt werden:

• Zeitredundanz • Mehrfache Hardware-Auslegung • Analytische Redundanz • Informelle Redundanz

– Paritätsüberprüfung – Fehlererkennende Kodes – Fehlerkorrigierende Kodes

Eine zeitliche Redundanz ist dann gegeben, wenn zuerst ein Meßwert aufgenommen, dann der Sensor durch ein Referenzelement ersetzt, die Systemausgangsgröße mit einem Erwartungswert verglichen und nachfolgend wieder ein Meßwert aufgenommen und mit dem ersten Meßwert verglichen wird.

Eine mehrfache Hardwareauslegung wird in Bereichen eingesetzt, wo Kostenaspekte gegenüber der Sicherheit oder Zuverlässigkeit eine untergeordnete Rolle spielen, wie in der Luft- und Raumfahrt-technik oder industriellen Nukleartechnik [Olb94].

Nach [Qin00] können Diagnosemethoden zur Fehlererkennung in Steuerungssystemen auf zwei Arten realisiert werden, als physikalische Redundanz (Hardware) oder als analytische Redundanz. Der Vorteil der analytischen Redundanz ist, daß keine zusätzliche Hardware benötigt wird. Voraus-gesetzt wird hierbei, daß die vorhandenen Systeme über ausreichende Rechenleistung und Speicher-vermögen verfügen. Da diese Form der Redundanz auf Diagnosealgorithmen basiert, kann sie als Software-Lösung verstanden werden.

Informelle Redundanz wird in vielfältigen Formen in digitalen datentechnischen Systemen verwendet. Zur Darstellung einer Information bedarf es einer bestimmten Anzahl von Datenbits. Wird nun diese Anzahl erweitert (Redundanz), so ist es möglich Fehler zu erkennen oder sogar zu korrigieren. Ein Maß hierfür ist die Hamming-Distanz, die angibt um wie viele Stellen sich benachbarte Codewörter unterscheiden. Beträgt diese Distanz mehr als 1 so ist eine Fehlerer-kennung für Einzelfehler möglich, bei mehr als zwei können diese Fehler korrigiert werden. Die einfachste Form einer Redundanz ist das Anhängen eines Paritätsbits, hierbei wird die Quersumme des Datenwortes gebildet. Die Parität kann sowohl gerade als auch ungerade gewählt werden [Per92].


33

Einige Formen des schaltungstechnischen BIST (Hardware BIST) die aus dem Bereich der VLSI-Schaltungen kommen, sind auch für Bereiche der Sensorsysteme geeignet. Ein Hardware BIST ist auf verschiedene Arten möglich, mit:

• Zufallszahlengeneratoren für binäre Sequenzen (pseudozufällig) • Generierung definierter Testmuster (z.B. Rampenfunktionsverläufe) • Wobbelgenerator zur Frequenzgangprüfung • Selbstüberprüfungsschaltungen ("self checker") • Testgerechter Entwurf (DFT)

– Scan Path IEEE 1149.1 (digital) – Scan Path IEEE 1149.4 (Mixed-Signal)

Zum Test von analogen Bestandteilen in Mixed-Signal Schaltungen wird in [Str97] ein Testmuster-generator vorgeschlagen, der sowohl pseudozufällige Testmuster, wie auch feste Testmusterstruktu-ren (Rampenfunktionen) generieren kann und eine Frequenzgangprüfung (Wobbelgenerator) ermöglicht. Eine Untersuchung über die Qualität von Zufallstestmustern für Mixed-Signal-Schal-tungen ist in [Pan97] beschrieben, dort beziehen sich die Untersuchungen auf lineare zeitinvariante Systeme (LTI). Für die Generierung von Signaturen wird eine Kreuz-Korrelations-Funktion ver-wendet, die die Systemeingangsgröße mit der Systemausgangsantwort verknüpft.

Durch die Integration von "Scan Path"-Strukturen ist eine Überprüfung einer Schaltung in der Betriebsphase möglich. In [Mar97] wird eine Temperaturüberwachung vorgestellt, die einen Temperatursensor mit einer variablen Ausgangsfrequenz nutzt. Die Ausgangsgröße, ein variabler Bitstrom, wird in eine bestehende "Boundary Scan" Kette (IEEE 1149.1) eingefügt. Mit der Verabschiedung des Standard mit der Bezeichnung "IEEE1149.4" gibt es nun die Möglichkeit das "Boundary Scan"-Verfahren auch direkt für analoge und Mixed-Signal Schaltungen zu verwenden. Das bisherige "Boundary Scan" Verfahren wurde mit zwei analogen Leitungen und analogen "Boundary" Modulen (ABM) erweitert. Die bisherige Schnittstelle (TAP Test Access Port) blieb ebenso, wie die Grundfunktionen ("bypass", "sample/preload", "extest" und "probe") erhalten [Oss00].

Ebenso existieren Lösungsansätze für eine funktionale Überprüfung des Sensorsystems, die das System in Sensortest-Modi schalten oder Referenzelemente verwenden.

• Referenzelemente • Testmodus für die Sensorüberprüfung Lösungsansätze die Referenzelemente oder einen Testmodus zur Überprüfung von Sensoren ver-wenden werden in Abschnitt 5 ausführlich dargestellt. Ein Systemtest kann hierarchisch strukturiert sein. Hierbei wird zuerst die zentrale Steuereinheit überprüft und im Anschluß daran alle untergeordneten Sensor- und Aktorsysteme. Für einen Systemtest existieren z.B. die nachfolgend aufgeführten Überprüfungsmöglichkeiten.

• Statistische Auswertung • Überprüfung der Umgebung • Selbsttest durch wiederholte Konfiguration • Autokorrelationsfunktionen • FFT (Fast Fourier Transformation) • Speicherung vorheriger Werte


34

Die untergeordneten Systeme müssen befähigt sein, sich selbstständig zu testen und die Meß- oder Analysewerte mit erwarteten Werten zu vergleichen. Dies ermöglicht eine Diagnose mit einem Informationsaustausch durch die Systemhierarchie. Vorteilhaft bei diesem Ansatz ist, daß er eine Konfiguration ("setup") und Programmierung einfach möglicht.

In [Man99] wird ein Diagnosesystem zur Überprüfung eines Kühlsystems für einen Automotor beschrieben. Aus den Meßwerten des Kühlmitteldrucks und der -temperatur kann die Ursache für eine Betriebsstörung ermittelt werden. Hierfür wird der Verlauf beider Kennwerte statistisch bewertet, so daß abrupte Fehler im Kühlsystem erkannt werden können. Diese Vorgehensweise setzt voraus, daß zur Schaffung der statistischen Grundlage eine große Anzahl an möglichen Fehlerwirkungen untersucht werden muß, damit eine aktuelle Veränderung der Meßwerte einem Datensatz zugeordnet werden kann. Der Vorteil der Methodik liegt in der exakten Vorhersagbarkeit des Fehlerortes, so daß eine Instandsetzung kostengünstig realisiert werden kann.

Ein Vorschlag eines Selbsttests für Mixed-Signal-Schaltungen durch sich wiederholende Konfi-guration wird in [Lec99] beschrieben. Ausgehend vom Ansatz, daß zur Überprüfung der Linearität eines Analog-Digital-Konverters und einer automatischen Verstärkungsanpassung (AGC) ähnliche Funktionen benötigt werden, wird gezeigt, wie durch eine veränderte Konfiguration von Schaltungskomponenten beide Elemente getestet werden können. Die Vorteile der Anwendung einer wiederholten Konfiguration sind ein einfacher Testerzugriff von außen, Kompatibilität zur Testschnittstelle nach IEEE 1149.1, minimaler zusätzlicher Flächenbedarf und ein einfaches Testresultat ("pass/fail") bei gleich bleibender Testqualität. In [Lee97] wird das Konzept eines wieder konfigurierbaren Datenkonverters vorgestellt, der als AD/DA-Wandler und Rauschgenerator (rosa Rauschen). Diese Signale sind allerdings nur für digitale Schaltungsteile verfügbar. Die Schaltung wird von außen mittels eines FPGAs über Steuersignale konfiguriert.

Die Verwendung der FFT auf das Ausgangssignal einer Schaltung hat den Vorteil, daß ein um den Faktor 10–20 beschleunigter Test möglich ist, da nur Signalstärken und Phasenbeziehungen des analogen Ausgangssignals des Systems in Bezug auf das Eingangssignal untersucht werden. [Hur98].

Eine Ausnutzung der Kenntnis der zeitlich vorher gemessenen Werte wird in [Fis00] verwendet. Die Eigenschaft eines Systems, daß zeitlich folgende Werte wertmäßig entsprechend benachbart sein müssen, bedingt durch die Dynamik eines Sensors der Änderung z.B. einer physikalischen Umgebung folgen zu können, eignet sich zur Erkennung eines Fehlverhaltens.

3.4 Selbsttestverfahren für integrierte Sensorsysteme

Verschiedene Arten für einen Selbsttest und zur Diagnose sind in intelligenten Sensorsystemen möglich. Die verschiedenen Möglichkeiten sind in Abb. 3-4 dargestellt. Bei dieser Einteilung bezieht sich Online auf Betriebsarten, bei denen die Schaltungsstruktur erhalten bleibt und der Meßvorgang nicht unterbrochen wird. Das Gesamtsystem wird nicht zu Testzwecken verändert. Für Offline Tests wird hingegen eine Umstrukturierung des Systems oder ein Verlassen der Betriebsphase zur Durchführung eines Tests vorgenommen.


35

Abb. 3-4: Anwendungsarten von Selbsttests für Sensorsysteme

Die bisher beschriebenen Diagnose- und Testverfahren können als integrierte oder externe Lösun-gen verwendet werden. Für die Testverfahren sind die Vor- und Nachteile wie in Tabelle 3-2 dargestellt in [Ric95] zusammengefaßt worden.

Integrierter (Selbst-) Test Externer Test

+ schnellere Testausführung - höhere Testzeitdauer

+ Online-Test ist möglich - nur für Fertigungstests

- hoher Flächenbedarf

- Zugriff auf interne Schaltungsknoten schwierig

- beschränkt auf einfache Messungen + Komplexe Messungen und Auswertungen möglich

- höhere Kosten für die Designfertigstellung - ansteigende Testkosten

+ nur "einfaches" ATE erforderlich - spezialisiertes ATE notwendig

+ robuste Messungen durch die direkte Nähe möglich

- parasitäre Kapazitäten

- Probleme mit Rauschpegeln

Tabelle 3-2: Vor- und Nachteile des internen und externen Tests

Um diese Testverfahren klassifizieren zu können, werden sie in Online- und Offline-Testverfahren unterteilt.

3.4.1 Offline Selbsttestverfahren Ein integriertes intelligentes Sensorsystem besteht aus verschiedensten Teilkomponenten (siehe Abb. 3-1, Abb. 3-2), die zum Teil für einen Selbsttest genutzt werden können. In [Tan95] wird eine Methodik vorgestellt, wie ein Sensorsystem mit einer Vielzahl von Schaltern (z.B. Transmission Gates) ergänzt werden sollte, damit Schaltungsteile so umkonfiguriert werden können, daß die Fähigkeit zum Selbsttest oder zur Selbstkalibrierung entsteht. So wird die Funktionalität eines inte-

Möglichkeiten einesSelbsttests für intelligente Sensorsysteme

Während desEinschaltvorgangs

Periodisch

Kontinuierlich

Periodisch

Online

Offline


36

grierten Digital-/Analogkonverters genutzt, eine Testspannung (Überprüfung der Verstärkung und Linearität der AD/DA-Wandler) oder Offset-Spannung (Kalibrier-Modus) zu generieren. Diese wiederholte Konfiguration einiger Schaltungskomponenten kann sowohl während des Einschalt-vorganges, als auch periodisch erfolgen.

Die Untersuchung des Versorgungsstromes in der Betriebs- oder Ruhephase ist ein vielfach angewendetes Testverfahren für integrierte Schaltungen [Aai94, Kil99, Lin98, Man99]. Angewen-det wird es hauptsächlich für digitale Schaltungsteile, wobei in neuerer Zeit die Eignung auch für analoge Schaltungsteile untersucht wird. Bei der digitalen Schaltungstechnik (CMOS) fließt in der Ruhephase (kein Takt) nur ein sehr kleiner Sperrstrom, da durch den komplementären Aufbau der Logiken immer ein Transistor sperrt. Eine Fehlererkennung ist möglich, wenn sich Defekte so auswirken, daß ein signifikanter Querstrom entsteht, der deutlich größer als der Sperrstrom ist. Für analoge Schaltungsteile ist die Definition einer Ruhephase nicht möglich, da abhängig vom Arbeitspunkt der Schaltung immer ein signifikanter Strom fließt. Die Methodiken der Strom-messungen (Iddq, Iddd) können nur dann angewendet werden, wenn die Transistoren aus dem Kennlinienbereich, der durch den Arbeitspunkt festgelegt wird, verschoben werden können, da sich bei analogen CMOS-Schaltungen die meisten Transistoren, in der Betriebsphase, im Sättigungs-bereich befinden. Möglich ist dies durch eine Variation der Versorgungsspannung [Kil99]. Abhängig von der Höhe der Versorgungsspannung befindet sich, bei der Betrachtung eines MOS-Transistors, dieser im Anlauf- (Widerstandsbereich), Sättigungs- oder Abschnürbereich. Abhängig von der Versorgungsspannung steigt so die Empfindlichkeit der Schaltung, so daß sich Defekte deutlicher in einer Veränderung des Versorgungsstromes bemerkbar machen. Die Variation der Versorgungsspannung führt so zu einer erhöhten Fehlererkennungsrate, im Vergleich zu der Rate bei konstanter Versorgungsspannung in der Betriebsphase. Bei dem in [Kil99] dargestellten Beispiel einer PLL-Regelungsschleife erhöhte sich die Fehlererkennung signifikant von 73% auf 80%.

3.4.2 Online Testverfahren

Ein einfaches aber auch flächenintensives Selbsttestverfahren ist die redundante Auslegung einer Schaltung mit nachfolgendem Komparator. Hierbei können das gesamte System wie auch nur Teile davon mehrfach ausgelegt werden. Für digitale Schaltungen wird dieser Ansatz in [Gös93] vorgestellt, hierbei wird die eigentliche Schaltung (DUT) doppelt ausgelegt. Beide Schaltungsteile werden durch parallel geschaltete Eingänge gespeist und die Ausgangswerte Y1 und Y2 über eine XOR-Verknüpfung bewertet.


37

Sind die Ausgangswerte beider Schaltungsteile identisch, so ist das Resultat der Komparators Null. Der schematische Aufbau des Testverfahrens ist nachfolgend dargestellt (Abb. 3-5).

Abb. 3-5: Selbsttest von digitalen Schaltungen

Um dieses Prinzip auch für analoge Schaltungen nutzen zu können, bedarf es eines anderen Komparators, da die Ausgangssignale mehr als nur zwei diskrete Signalpegel enthalten können (Abb. 3-6). Problematisch ist bei analogen Schaltungen außerdem, daß auch zwei identische Schaltungen (CUT) geringfügig unterschiedliche Ausgangssignale liefern, so daß eine Überprüfung auf Identität zu einer unwahren Fehleraussage kommen würde. Um dies zu verhindern wird ein Gültigkeitsbereich (Tol) definiert, der angibt in wieweit beide Ausgangssignale Y1 und Y2 differieren dürfen. Der Vergleich wird dann mit einem Subtrahierer durchgeführt, wo bei die Differenz den definierten Gültigkeitsbereich nicht überschreiten darf. Ein Überschreiten wird als Fehlerdetektion gewertet.

Abb. 3-6: Selbsttest von analogen Schaltungen

Durch die eingesetzte Redundanz ist der Flächenverbrauch sehr groß, so daß neuere Ansätze entwi-ckelt worden sind den Schaltungsaufwand zu reduzieren. In [Lub95] wird ein Ansatz für vollständig differentielle analoge Schaltungen vorgestellt, der ohne die vorherige Redundanz auskommt. Aus-gehend von dem Ansatz, daß ein Defekt zu einer Störung der differentiellen Signale führt und so die Balance zwischen den Signalen stört, wurde ein sehr kompakter analoger Komparator entwickelt. In [Kol95] wird dieser Ansatz unter Verwendung eines Fensterkomparators verfolgt, da auch bei vollständig differentiellen analogen Schaltungen wie bei der redundanten Auslegung gilt, daß geringe Abweichungen zwischen den Ausgangssignalen (Absolutwerte) schaltungstechnisch bedingt sind. Zusammenfassend kann festgestellt werden, daß die Redundanz einer zu testenden Schaltung nur durch einen differentiellen Ansatz der Schaltungsauslegung vermieden werden kann.

DUT digital

DUT digital

KOMPA-RATOR (XOR)

X

Y1

Fehler Y2

CUTanalog

CUTanalog

X

Y1

Y2

| Y1 - Y2 | > Tol

-

+


38

3.4.3 Testverfahren für integrierte Sensorsysteme in der Betriebsphase

Nach der Beschreibung allgemeiner Test- und Diagnoseverfahren und der Unterscheidung der Testverfahren in Online- oder Offline-Betriebsarten werden in diesem Abschnitt Testverfahren vorgestellt, die einen Test in der Betriebsphase für integrierte Sensorsysteme ermöglichen. Hierbei werden nur Testverfahren dargestellt, die eine interne Umsetzung bedingen. Externe Testverfahren, benötigen entweder zusätzliche Zugänge (Kontakte) zu dem integrierten Sensorsystem oder bei Vorhandensein einer Kommunikationsschnittstelle eine aufwendigere integrierte Steuerung (Test- und Kommunikationskontroller).

Unter der Annahme, daß sich viele Defekte dauerhaft auf eine Schaltung auswirken, im Gegensatz zu Fehlern auf dem Übertragungskanal zwischen Sensorsystem und übergeordnete Systemen, ist es oftmals ausreichend einen Test des Systems periodisch auszuführen. Auf den Test des Übertrag-ungskanals und der digitalen Schaltungsteile soll hier nicht weiter eingegangen werden, da diese Problematik ausführlich in der Dissertation von K. Damm [Dam98] beschrieben wurde. Die dauer-hafte Auswirkung von Defekten und der daraus resultierenden Fehler erlaubt es, eine Meßwert-erfassung und einen Test des Sensorsystems in kurzen Zyklen durchzuführen. Die Zykluslänge, die Mikrosekunden oder Sekunden betragen kann, wird hierbei von der Dynamik des Sensors, der Auswerteelektronik und des Testverfahrens bestimmt.

Die Methodiken für einen Selbsttest lassen sich grob in zwei Kategorien aufteilen, der Versorgungsstrom- und der Ausgangsspannungsanalyse. Die Verfahren der Versorgungs-stromuntersuchung lassen sich feiner, wie in Abschnitt 3.4.3.1 dargestellt, unterteilen. Die Ausgangsspannungsanalyse basiert auf der Erzeugung von bestimmten Teststimulierungen und deren Auswertung in Form einer Signaturanalyse und wird im Abschnitt 3.4.3.3 detaillierter beschrieben. Unabhängig von der gewählten Methodik sollte das Ziel sein, den Schaltungsaufwand für den Selbsttest möglichst gering zu halten. Dies kann durch eine redundante Verwendung der Testmittel für beide Domänen (analog/digital) erreicht werden. Aus diesem Ziel kann eine DFT-Richtlinie abgeleitet werden, da durch eine geeignete Auswahl der Bestandteile eines Systems ein Selbsttest z.B. durch wiederholte Konfiguration (Abschnitt 3.4.1) ermöglicht werden kann.

Für Anwendungsbereiche, bei denen ein periodischer Selbsttest ausreichend ist, hat sich gezeigt, daß Testverfahren, die eine Stimulierung und Signaturanalyse beinhalten bessere Fehlererkennungs-eigenschaften zeigten, als Verfahren, die passiv arbeiten (z.B. Iddq). Die bisher bekannten Test-verfahren für die analoge Signalverarbeitung und das Sensorelement sollen in den folgenden Abschnitten ausführlicher beschrieben werden.

3.4.3.1 Meßverfahren für den Versorgungsstrom

Die Versorgungsstrommessung, die heute ein fester Bestandteil beim Test digitaler Schaltungen ist, wurde auch für analoge Schaltungen untersucht. Prinzipiell kann eine Versorgungsstrommessung, wie nachfolgend dargestellt, vorgenommen werden.


39

Abb. 3-7: Stimulierung bei der Versorgungsstrommessung [Dam98]

Im Gegensatz zu digitalen Schaltungen ist ein Ruhestromtest (Iddq) für viele analoge Schaltungen nicht geeignet. Ursächlich hierfür sind Bauelemente (Kapazitäten und Induktivitäten) die bei einem statischen Betriebszustand keine oder nur eine geringe funktionale Auswirkung haben. Eine Kapazität wirkt bei statischer Ansteuerung wie eine Unterbrechung, eine Induktivität wie ein geringer Widerstand, beide können die Struktur der Schaltung somit beeinflussen. Um diese Elemente testen zu können, bedarf es einer dynamischen Ansteuerung. Für den Test analoger Schaltungen sind daher dynamische Stromtestverfahren entwickelt worden (Iddd und Iddt) [AlQ95, Ric95a].

Während bei der Iddd -Methode die zu untersuchende Schaltung (DUT oder CUT) dynamisch angeregt wird, erfolgt bei der Iddt -Methode eine transiente Anregung (Abb. 3-7). Entscheidend ist hierbei, daß die transiente Erregung mit z.B. einer konstanten Spannung erfolgt, dies erlaubt die Analyse der resultierenden Sprungantwort an dem Ausgang bzw. den Ausgängen des Systems. Gemeinsam ist beiden Verfahren, daß dynamische Stromsensoren zur Messung des Versorgungs-stromes verwendet werden müssen.

Abb. 3-8: Generelle Prinzipien von Built-In-Current-Sensoren (BICS) [Mai98]

DUT

VDD

R Differenz-verstärker

Teststimulus Last

Testantwort

IDDq,d,t

Teststimululierung

U/V

t/s

IDDq-Test

U/V

t/s

IDDd-Test

U/V

t/s

IDDt-Test

CUT

VDD

VSS

CUT

r

VDD

VSS

CUT

VDD

VSS

R-Sensor C-Sensor T-Sensor

R: Widerstand

C: Kapazität

T: Transistor


40

Einige Vorschläge zur Realisierung von integrierten Stromsensoren sind in [Mai98, Hat98, Seg94, Lee98] dargestellt worden. Das eigentliche Strommeßverfahren kann in drei Kategorien unterteilt werden (abhängig von dem gewählten Sensorelement). Als Sensorelemente werden oftmals Widerstände, Kapazitäten und Transistoren eingesetzt. In Abb. 3-8 werden drei generelle Prinzipien von BICS gegenübergestellt.

Hierbei wurde der Sensor beispielhaft in einen positiven Versorgungspfad eingesetzt. Jeder der Stromsensoren kann aber gegebenenfalls, je nach Strommeßmethode, in jeden beliebigen Pfad einer Schaltung eingesetzt werden. Jedoch sind hierbei Beeinflussungen durch den BICS möglich, da sie eine kapazitive und/oder ohmsche Last an dem zu untersuchenden Pfad oder Schaltungsknoten darstellen können.

Der linke Stromsensor (Abb. 3-8) verwendet als Sensorelement einen Widerstand (R), der z.B. aus einem parasitären Widerstand einer Verbindungsleitung besteht. Diese Widerstände haben oftmals einen Widerstandswert von 1 bis 10 Ohm, damit der Spannungsabfall durch das Sensorelement minimal bleibt (max. 1% der Versorgungsspannung). Der Vorteil dieses Sensors ist, daß für das Sensorelement keine oder nur eine geringe zusätzliche Chipfläche bei einer integrierten Lösung benötigt wird.

3.4.3.2 Klassifizierung der BICS Die Meßmethodik der BICS kann je nach Strommessung als direkt oder indirekt klassifiziert werden. Die direkte Methode basiert auf dem Vergleich des gemessenen Stromes mit einem Referenzwert. Bei den indirekt arbeitenden Verfahren erfolgt eine Konvertierung des gemessenen Stroms in eine andere Größe.

Üblicherweise werden zur Bestimmung des Stroms ohmsche Widerstände eingesetzt, deren Spannungsabfall proportional zum Strom ist. Transistoren können ebenfalls zur Strommessung eingesetzt werden, wenn sie im linearen Bereich betrieben werden. Ihre starke Temperaturab-hängigkeit ist jedoch zu berücksichtigen (siehe Abschnitt 5.5.1). Nichtlineare Sensorelemente wie z.B. Dioden finden Verwendung, wenn ein größerer Meßbereich notwendig ist. Der nichtlineare Kennlinienverlauf (U/I) bewirkt, daß eine große Stromänderung nur zu einer kleinen Spannungsänderung führt. Diese Eigenschaft, die als Kompression bezeichnet werden kann, führt aber auch zu einer Verschlechterung des Auflösungsvermögens des Stromsensors.

In der folgenden Tabelle 3-3 sind die vorgestellten Stromsensoren (BICS) abhängig vom Meßverfahren aufgeführt:

Tabelle 3-3: BICS Klassifizierung[Mai98]

Klassifizierung Beschreibung

Direkt I-I direkt Vergleich

Indirekt I → V oder I → t Konvertierung

Linear lineares Sensorelement

Nichtlinear nichtlineares Sensorelement

Kombination alle angegeben Möglichkeiten


41

3.4.3.3 Ausgangsspannungsanalyse

Das erste Verfahren zum Test eines analogen Schaltungsteils unter Verwendung von Funktions-elementen einer digitalen BIST-Struktur ist in [Ohl89] vorgestellt worden. Angewendet wird eine Signaturanalyse, unter Verwendung eines rückgekoppelten Schieberegisters (LFSR), wie sie bei digitalen Schaltungsteilen üblich ist. Das Prinzip dieses Selbsttestverfahrens ist in Abb. 3-9 veranschaulicht. Zur Durchführung des Testverfahrens werden als zusätzliche Schaltungselemente ein analoger Multiplexer und ein HTSG benötigt. Der HTSG dient zur analogen Teststimulationser-zeugung und setzt sich aus einem DA-Wandler zusammen, der z.B. mit einem LFSR oder einem Zähler digital angesteuert wird. Die generierten Teststimulierungen werden über analoge Multi-plexer (AMUX) an die zu testende Schaltung angelegt, hierbei werden die Eingänge des CUT während der Testphase von den Pins getrennt. Für die Testauswertung werden die Ausgangssignal-folgen der zu testenden Schaltung mit Hilfe eines AD-Wandlers in digitale Werte transformiert und können dann z.B. über ein BILBO-Register in eine aus dem Bereich des BIST digitaler Schaltungen bekannte Signatur umgewandelt werden.

Abb. 3-9: Hybrider Selbsttest (HBIST)

Vorteilhaft ist bei dieser Methode, daß die digitalen Komponenten wie linear rückgekoppelte Schieberegister und BILBOs gleichzeitig auch zum Test der digitalen Komponenten verwendet werden können. Durch die Möglichkeit der wiederholten Konfiguration der BIST-Strukturen läßt sich dieses Verfahren Domänen übergreifend einsetzen, bei gleichzeitig geringer Redundanz. Der Einfluß des Testverfahrens beschränkt sich auf die Verzögerung des Signalpfades, die durch das Hinzufügen des AMUX in den Signalpfad bedingt ist.

Da der analogen Signalverarbeitung oftmals ein A/D-Wandler nachgeschaltet ist, womit Teile der erforderlichen Schaltungsstruktur schon vorhanden sind, ist eine Anwendung des Testverfahrens bei integrierten Sensoren effektiv implementierbar. Dieser Ansatz war Ausgangspunkt für eine Weiterentwicklung des Testverfahrens für integrierte Sensorsysteme. Dieses Testverfahren, welches das Sensorelement in den Test mit einschließt wird in [Dam98] vorgestellt. Basierend auf diesem Testverfahren wurden im Rahmen dieser Dissertation Untersuchungen durchgeführt, die Grenzen des Verfahrens aufzeigen und Ansätze zur Erweiterung zeigen (siehe Abschnitt 5). Das an-

CUT (analog)

HTSG

DA- Wandler LFSR

AD-Wandler

Signatur-

Analog Digital

analysePin

AMUX

Teststeuerung

/-auswertung


42

schließend näher beschriebene Testverfahren berücksichtigt die besonderen Randbedingungen von integrierten Sensoren, die erheblich von analogen Schaltungsteilen ohne Sensorik abweichen.

Folgende Randbedingungen bestimmen die Testmethodik für integrierte Sensoren:

• Eine festgelegte Stimulierung mit einer genau bekannten Meßgröße während des Selbsttests ist nicht realisierbar, da der dauerhafte Einfluß der Meßgröße auf das Sensorelement nicht eliminiert werden kann.

• Die Generierung von Stimulierungen für das Sensorelement in der entsprechenden physi-kalischen oder chemischen Größe auf dem Sensorchip ist nur mit großen Einschränkungen möglich. Um ein definiertes Umfeld zu schaffen, wäre eine Aktorik notwendig, die eine Beeinflussung der physikalischen oder chemischen Umgebung gewährleisten kann.

• Verwendet der Sensor als Grundlage für das Meßprinzip eine elektrische Stimulierung, so ist eine Teststimulierung durch die Variation dieser Größe oftmals realisierbar. Es werden dann Schaltungsteile vorgesehen, die eine definierte Manipulation der elektrischen Stimulierung ermöglichen. Da der Einfluß der physikalischen oder chemischen Umgebung nicht zu eliminieren ist, sind Einschränkungen bei der Qualität des Testes zu erwarten. Es wird hierbei angenommen, daß während der Testphase die Meßgröße näherungsweise konstant ist.

Die Untersuchung verschiedenster Konzepte von integrierten Sensoren und die Untersuchung zur Stimulierungserzeugung und der Auswirkung der Stimuli auf das Ausgangssignal von integrierten Sensoren ergab die folgenden verallgemeinerten Voraussetzungen bezüglich der Stimulierbarkeit [Dam98]. Eine Stimulierung des integrierten Sensors ist demnach nur möglich, wenn folgende Rahmenbedingungen erfüllt sind:

• Vorhandensein eines Hauptsignalpfades, der über das Sensorelement und die analoge Signal-verarbeitung zum AD-Wandler führt

• Schaltungsknoten die Bestandteil des Hauptsignalpfades sind und an denen Referenzsignale angelegt werden können, z.B. Brückenspannung bei Sensorbrücken

• Die Übertragungsfunktion (Ausgangssignal in Abhängigkeit der Meßgröße) des Sensors ist näherungsweise linear

• Eine Stimulierung des Referenzsignals hat einen näherungsweise linearen Einfluß auf das Ausgangssignal des Sensors

Sind diese Rahmenbedingungen nicht vom integrierten Sensor gegeben, so ist ein Test mittels elektrischer Stimulierungen nach den in [Dam98] vorgestellten Verfahren nicht möglich. Die Verwendung einer Referenzgröße, die erst nach dem Sensorelement hinzugefügt wird, erlaubt jedoch zumindest den Test der analogen Signalverarbeitung und des nachfolgenden AD-Wandlers.

Die Rahmenbedingungen für die Testbarkeit eines integrierten Sensors erfordern den wie folgt dargestellten prinzipiellen Aufbau eines integrierten Sensorsystems. Bei dieser Darstellung ist als Referenzgröße eine Spannung uref gewählt worden.


43

Abb. 3-10: Aufbau eines selbsttestfähigen integrierten Sensors

Die Ausgangsgröße N(y) ist die Antwort des A/D-Wandlers auf den Ausgabewert (y) der analogen Signalverarbeitung, die sich aus der physikalischen Meßgröße x und dem Referenzsignal uref ergibt. Der Zusammenhang zwischen den Größen läßt sich wie folgt formulieren:

KRMy urefx +⋅= )()( (3.01)

Hierbei sind die Funktionen M(x) und R(uref) näherungsweise linear und K eine additive Konstante (z.B. Offsetspannung). Bei der Formulierung wurde die Annahme zugrunde gelegt, daß in der Meßphase die Referenzgröße und während der Testphase die Meßgröße konstant ist. Dies bedingt die Forderung nach einer sehr kurzen Testphase, so daß eine geringe zeitlich bedingte Änderung der Meßgröße vernachlässigt werden kann.

Das in [Dam98] vorgestellte Testverfahren der Stimulierung des integrierten Sensorsystems über einen Referenzknoten im Sensor basiert auf der zuvor beschriebenen BIST-Methode (Abb. 3-9). Die im digitalen Schaltungsteil erzeugten Stimulierungen z.B. über einen DA-Wandler werden dem Referenzknoten des Sensors zugeführt. Das Ausgangssignal des CUT wird mittels eines A/D-Wandlers in die digitale Domäne überführt und dort mit einer nachfolgenden Signaturanalyse bewertet.

Die Ausgangsantwort des A/D-Wandlers ergibt als binäre Größe.

( )

−⋅

−−

= 12)(l

y uouyroundN (3.02)

Hierbei sind N(y) das binäre Ausgangswort des AD-Wandlers, l die Auflösung des AD-Wandlers, y das Sensorausgangssignal, o die obere Bereichsgrenze und u die untere Bereichsgrenze des Sensorausgangssignals.

Gleichen die Signaturen, die den N(y) Werten entsprechen, innerhalb eines maximal erlaubten Toleranzintervalls den Referenzwerten für diese Signaturen, so wird die Schaltung als fehlerfrei klassifiziert. Die notwendigen Referenzwerte sind zuvor, z.B. mittels Simulation zu ermitteln.

In [Dam98] wird abweichend von dem in [Ohl89] präsentierten Vorschlag die Signaturbildung nicht mit LFSR- sondern mit Akkumulator-Strukturen durchgeführt. Diese Strukturen basieren auf Verknüpfungen von Addierern und Speicherelementen. Der Vorteil der Akkumulator-Strukturen gegenüber den LFSR-Strukturen ist, daß die Auswirkung von Drifts und Parameterabweichungen auf N(y) von der Auswirkung von Fehlern unterscheidbar ist. Aufgrund der Pseudozufälligkeit von LFSR Anordnungen führen geringe Unterschiede der Eingangswerte, hier N(y) zu zufälligen Ausgangswerten. Eine Korrelation ist, im Vergleich zu den Ausgabewerten der Akkumulator-Strukturen, nicht erkennbar. Zusammenfassend kann nach [Dam98] ausgesagt werden, daß die

Sensor + analogephys. Meßgröße

Referenzgröße

Signalverarbeitung

x y A/D -Wandler

N(y) ( ) ( ) KRxMy +⋅= refu


44

Testmethode [Ohl89] unter Verwendung von LFSR-Strukturen nicht für den Selbsttest von integrierten Sensoren geeignet ist.

Der Einfluß der Meßgröße auf den Sensor kann, wie zuvor beschrieben, nicht eliminiert werden, daher müssen die Stimulierungen zusammen mit den Signaturbildungen so bestimmt werden, daß der Einfluß der Meßgröße weitestgehend kompensiert wird. Nur so ist ein Testergebnis unabhängig von der Meßgröße zu erreichen.

Wie in Abb. 3-10 dargestellt, beeinflussen die physikalische Meßgröße und das Referenzsignal den Sensor. Eine Stimulierung des Sensors ist daher möglich, indem die Teststimulierungen (ui) dem Referenzsignal (uref) überlagert werden [Dam98].

Hierbei sind die folgenden Bedingungen für die Stimulierung ui = uref + ju∆ zu berücksichtigen.

01

=∆∑=

k

jju (3.03)

0≠∆ ju für alle j∈N (3.04)

k ist Vielfaches von 4 (3.05)

für jedes j ∈N existiert genau ein w∈N mit

jw uu ∆−=∆ (3.06)

Die Signale ∆uj existieren paarweise, wobei sich die Summe eines solchen Paares zu Null ergibt.

Der Effekt eines Stimulierungspaares ± ∆uj auf die Summe der Sensorausgangssignale Y(X), ergibt sich nach Gl. 3.01 zu:

( ) ( ) ( ) ( )2 2ref j ref ju u u u XXM R R K Y+∆ −∆

⋅ + + ≅ ⋅ (3.07)

Wird die Signaturbildung folgendermaßen verändert, daß zwei Paare von Teststimulierungen ab-wechselnd addiert und subtrahiert werden, so ergibt sich eine Signatur (Sen_Sign), die unabhängig von der anliegenden Meßgröße ist. Hierbei sind die Stimulierungen so auszuwählen, daß unterschiedliche Stimulierungen in der fehlerfreien Schaltung auch zu unterschiedlichen Ausgangs-signalen führen, da sonst die Signatur auch im Fehlerfall zum Wert "0" führen könnte.

( ) ( ) ( )2 1

( , ) ( , )1

_ 1 mod 2k

ref j ref j

j ny x u u y x u u

i

Sen Sign N N+

+∆ −∆=

= − ⋅ + ∑ (3.08)

( )( ) ( ) ( )( )

( )ref j ref j2 u + u u - u1

1

2 2_ 1 2 1 mod 2

∆ ∆+

=

⋅ + + ⋅ − = − ⋅ ⋅ − ⋅ −

∑k

xj l n

i

M R R K uSen Sign round

o u (3.09)

Sen Sign_ ≅ 0 (3.10)

Durch die Unabhängigkeit des Testergebnisses von der Meßgröße X ist dieses Verfahren zum Test von integrierten Sensorsystemen unter Berücksichtigung der Rahmenbedingungen geeignet. Wei-tere Informationen bezüglich dieses Testverfahrens sind in [Dam98] dargestellt.

4 AUTOMATISIERTE TESTMUSTERGENERATION FÜR DAS BIST-VERFAHREN NACH K. DAMM

45

4 Automatisierte Testmustergeneration für das BIST-Ver-fahren nach K. Damm

Die Ermittlung von geeigneten Testmustern auf der Basis von Simulationsergebnissen stellt einen mehrfach durchzuführenden Iterationsprozeß dar. Um diesen Simulationsaufwand zu reduzieren ist ein Verfahren zur Vereinfachung entwickelt worden. Dieses Verfahren benötigt nur drei Simulationen. Die drei Simulationsläufe stellen ein Minimum dar, da sie den typischen, minimalen und maximalen Kennlinienverläufe entsprechen. Diese Vorgehensweise ist analog zu den typischerweise in Datenblättern beschriebenen Kennwerten von elektronischen Bauelementen.

4.1 Anwendung des BIST-Verfahrens für näherungsweise lineare und nichtlineare Sensoren

Eine wesentliche Forderung für die Anwendung des BIST (Schema siehe Abb. 4-1) nach [Dam98] ist, daß die Übertragungsfunktion des Sensors linear oder zumindest näherungs-weise linear sein muß. Bei der Bildung der Signatur kann somit die Meßgröße aus dieser heraus gerechnet werden (siehe Abschnitt 3.4.3.3, Gl. 3.01). Um einen geeigneten Stimulierungsbereich (Teststimuli) innerhalb der Übertragungskennlinie des Sensors zu fin-den, bedarf es eines hohen Simulationsaufwandes. Dieser ist abhängig von dem Verlauf der Kennlinie. Für Schaltungen mit Kennlinien die eine oder verschiedene Nichtlinearitäten aufweisen ist es schwierig geeignete Testmuster zu generieren. Der Grund hierfür ist, daß Stimulierungen die symmetrisch um einen Stimulierungswert variiert werden zu nichtlinear abhängigen Testantworten führen. Die Signaturbildung nach K. Damm ergibt somit nicht den erwarteten Wert von Null (Gl. 3.10). Geeignete Stimulierungen lassen sich daher nur durch ein iteratives variieren von Stimulierungen, um einen ebenfalls zu ermittelnden Mittelwert, herum finden.

Um diesen Simulationsaufwand zu verringern ist ein Programm in der Sprache C++ neu entwickelt worden. Ausgehend von der Simulationsausgabe (SPICE) in eine Datei kann es lineare Bereiche innerhalb einer Übertragungskennlinie kennzeichnen. Es dient dazu, die Auslegung eines hybriden Selbsttests zu vereinfachen, indem es gültige Stimulierungswerte für einen derartigen Test liefert.

Die über die Referenzspannung dem Sensorsystem zugeführten Werte können, über eine ergänzende Signaturanalyse in der integrierten Auswertelektronik, eine Fehlererkennung ver-einfachen. Hierzu werden die simulierten Signaturen der Schwankungsgrenzen herangezogen. Die Schwankungsgrenzen ergeben sich aus den Randbedingungen, wie Fertigungstoleranzen, Versorgungsspannungswert, usw., die zuvor in die Simulation mit einfließen müssen. Führt eine Stimulierung zu einer Über-, bzw. Unterschreitung der Schwankungsgrenzen, so liegt ein Fehler vor. Um eine möglichst geringe Mittelpunktverschiebung, d.h. eine möglichst hohe Kompensation des eigentlichen Meßwertes, zu erhalten, ist es sinnvoll, die Stimulierungen in einem Bereich zu generieren, in dem die Signaturintervalle der Schwankungsgrenzen gemein-sam ein näherungsweise lineares Verhalten aufweisen.


46

Abb. 4-1: Schema des BIST-Verfahrens nach [Dam98]

Die Vorgehensweise zum Kennzeichnen linearer Bereiche gliedert sich in folgende Punkte, die nachfolgend kurz dargestellt werden sollen: • Einlesen der Eingabedaten

• Monotonie-Prüfung (X-Werte)

• Interpolation der Zwischenwerte

• Suchen der linearen und näherungsweise linearen Bereiche

• Ausgabe der Teststimulierungen

4.1.1 Einlesen der Eingabedaten

Ausgehend von den Informationen, die während einer SPICE-Simulation in eine Ausgabedatei geschrieben werden, erfolgt zuerst eine Extraktion der Simulationsdaten. Diese Vorgehensweise ist für den regulären Arbeitspunkt und die maxi- oder minimal erlaubten Arbeitspunkte durchzuführen. Da auch die Schwankungsgrenzen (z.B. ± 20%) mit berück-sichtigt werden, sind hierzu zwei zusätzliche SPICE-Simuationen durchzuführen. Die Schwankungsgrenzen sind vergleichbar mit den in Datenblättern üblichen Angaben für die Streuungen der Bauelemente (min/typ/max). Der Inhalt einer beispielhaften Ausgabedatei wird im Folgenden aus Übersichtlichkeitsgründen ohne Schwankungsgrenzen dargestellt:

Die Funktion 3,1)3sin(31)sin(4

+

+ xx

π enthält mehrere Bereiche, die als näherungsweise

linear angesehen werden können. Sie hat keinen monotonen Kurvenverlauf. Zur Erstellung der Eingabedatei werden aus dieser Funktion 17 Signaturpunkte in teilweise unregelmäßigen Abständen ausgewählt. Hierbei repräsentieren die Vdd-Werte die x-Werte und die Vout-Werte die y-Werte der Funktion. Die unregelmäßigen Abstände resultieren bei einer SPICE-Simulation aus dem Kennlinienverlauf, hierbei sind die Punkte dichter benachbart, wenn sich die Krümmung signifikant verändert.

Physikalische

Meßgröße

Referenzspannung

Stimulus-generator

Signatur-analyse

Tes t s t euerung

Sensor & analoge

Signalverarbeitung

D/A-Wandler

A/D-Wandler

+


47

Es ergibt sich beispielhaft folgender Dateiinhalt:

Abb. 4-2: Beispielfunktion 3,1)3sin(31)sin(4

+

+ xx

π

Zum Einlesen der Eingabedateien wird ein Zeiger "n" benötigt, der die Anzahl der in einer Eingabedatei enthaltenen Signaturpunkte "x-Wert" und "y-Wert" referenziert, um im Fol-genden auf die Wertepaare zugreifen zu können.

Die Wertepaare der Übertragungskennlinien für den regulären Fall (DC-Arbeitspunkt) und die Grenzbereiche entstehen durch die Diskretisierung der analogen Ausgangswerte nach der A/D-Wandlung (siehe Abb. 4-1). Die Generierung der Stimuli, die ebenfalls aus diskreten Werten bestehen, kann einen anderen Diskretisierungsabstand verwenden, da die Auflösungen der A/D- bzw. D/A-Wandlung beim hier betrachteten BIST nicht identisch sein brauchen.

4.1.2 Monotonie-Prüfung

Die zwischengespeicherten Wertepaare werden auf Monotonie überprüft, um die nicht-linearen Übertragungskennlinien herauszufiltern, die eine Schleifenstruktur (Hysterese) ent-halten. Diese Kurvenverläufe erlauben keine eindeutige Zuordnung eines x-Wertes zu einem y-Wert, wenn der Weg zu der beschriebenen Koordinate nicht festgelegt ist.

Zuerst erfolgt eine Überprüfung, ob die x-Werte eines Signaturintervalls streng monoton steigend sind. Im Anschluß wird überprüft, ob die y-Werte eines Signaturintervalls monoton steigend, monoton fallend, monoton oder nicht monoton sind. Monoton bedeutet hier, daß in der Signatur konstante y-Werte vorliegen. Innerhalb einer nichtmonotonen Kennlinie (Funk-tion) kann es dennoch monotone Bereiche geben. Die Kenntnis über die Monotonie der y-Werte wird im weiteren Verlauf der Datenverarbeitung und bei einer Abschätzung eines sinnvollen Linearitätskriteriums verwendet, wenn es gilt, näherungsweise lineare Bereiche zu finden.

Vout (Vdd)

Vdd Vout 0 1.3 0.25 1.90430098 0.5 2.33377358 1 2.43128733 1.5 2.155173395 2 2.3391658 2.25 2.4816782 2.75 2.17751126 3 1.6545881 3.25 1.02663352 3.5 0.48 4 0.108681 4.25 0.237962 4.5 0.3965067 5 0.35505 5.5 0.0995871 6 0.62550825

Vout

Vdd


48

4.1.3 Interpolation Um näherungsweise lineare Bereiche in den Signaturintervallen finden zu können, müssen die durch die automatisierte Schrittweitensteuerung in SPICE reduzierten diskreten Werte der Kennlinien durch eine Interpolation der Zwischenwerte möglichst präzise rekonstruiert wer-den. Die Untersuchung geeigneter Interpolationsverfahren führte zu dem Ergebnis, daß für die meisten Kennlinien eine lineare oder "Spline" Interpolation zu hinreichend genauen Ergebnissen führt. Beide Verfahren werden deshalb im Weiteren vorgestellt. Die Herleitungen sind im Anhang (Abschnitt 8.1) ausführlich aufgeführt.

Im Rahmen dieser Arbeit durchgeführte Untersuchungen haben gezeigt, daß die Spline Interpolation, im Vergleich mit einer linearen Interpolation, eine exaktere Approximation der Ursprungsfunktion erreicht. Da die Qualität der Spline Interpolation stark von der Distanz der Signaturpunkte voneinander und von der Anzahl der für die Interpolation zur Verfügung stehenden Signaturpunkte abhängt, ist eine Abschätzung der Abweichung der approximierten Kurve von der Ursprungsfunktion nicht möglich.

4.1.4 Suchen nach näherungsweise linearen Bereichen

Die rekonstruierten Kennlinien dienen zur Ermittlung der linearen oder näherungsweise linearen Bereiche. Die weiteren Berechnungen müssen jeweils an die zuvor gewählte Inter-polationsmethode angepaßt werden, weil die Schrittweite und somit der Aufbau der Inter-polationspointer unterschiedlich ist (siehe Abschnitt 8.1.1 und 8.1.2). Da eine Verarbeitung von beliebigen, die Monotonie-Bedingungen erfüllenden, Kennlinien möglich ist, muß das Vorhandensein von mehreren sich zum Teil überlappenden näherungsweise linearen Be-reichen mit berücksichtigt werden.

4.1.4.1 Suche in linear interpolierten Pointern

Um einen näherungsweise linearen Bereich zu ermitteln, muß ein Kriterium gefunden werden, das nur auf einen solchen Bereich zutrifft. Bei der hier besprochenen Interpolations-methode zeichnet sich ein linearer Bereich dadurch aus, daß sich die Interpolationsgeraden über mehrere Signaturpunkte hinweg ähneln. D.h. die Steigungen der Interpolationsgeraden

sollten möglichst identisch sein. Da die Steigungen imdxdy

= in den Interpolationspointern

vorliegen, müssen lediglich Bereiche gefunden werden, in dem die Werte der Steigungen innerhalb eines festgelegten Toleranzbereiches befinden. Dieser Toleranzbereich wird vom Programmanwender über eine Eingabemaske vorgegeben.

4.1.4.2 Suche in Spline interpolierten Pointern

Im Gegensatz zur linearen Interpolation liegen hier keine Geraden, sondern kubische Poly-nome vor. Es gestaltet sich daher die Suche nach näherungsweise linearen Bereichen kom-plizierter.

Eine Betrachtung der zweiten Ableitung der Spline interpolierten Ursprungsfunktion (Abb. 4-3) zeigt, daß die Krümmung in diesen Bereichen relativ konstant, also ebenfalls näherungsweise linear, ist. Wird an dieser Stelle wie in 4.1.4.1 dargestellt vorgegangen, so


49

führt dies zu einer Betrachtung der Steigung der zweiten Ableitung, also zur dritten Ableitung des jeweiligen Splines si(x):

ixi as ⋅=′′′ 6)( (4.01)

Analog zu 4.1.4.1 kann ein Bereich im Signaturintervall als näherungsweise linear angesehen werden, wenn mehrere ai innerhalb einer festzulegenden Toleranz liegen.

Abb. 4-3: Ableitungen einer "Spline"-Interpolation In Abb. 4-3 ist die Approximation der Funktion aus Abb. 4-2 abgebildet, die u. a. zur Verifi-kation des vorgestellten Algorithmus verwendet wurde. Die gepunktete Linie stellt die interpolierte Ursprungsfunktion dar. Hierbei entsprechen die Punkte den verwendeten Signaturwerten. Die sägezahnartige Linie entspricht der zweiten Ableitung der kubischen Polynome zwischen den Signaturpunkten. Die balkenartige Linie kennzeichnet die Koeffizienten ai, die zur Ermittlung der relativ linearen Bereiche herange-zogen werden.

Die Koeffizienten zwischen den Signaturpunkten x7 und x10 (x7 = 2,75 und x10 = 3,5) liegen sichtbar dichter zusammen, als die übrigen Koeffizienten. Die approximierte Funktion weist hier einen näherungsweise linearen Bereich auf. Je nach Größe des Toleranzbereiches (erlaubte Nichtlinearität) lassen sich aber auch andere näherungsweise lineare Bereiche finden.

Die Vorgehensweise zur Ermittlung der näherungsweise linearen Bereiche beginnt mit der Durchsuchung und Aufteilung des Signaturintervalls in monotone Bereiche. Eine definierte Funktion "split( )" wird hierbei auf eine linke Monotoniebereichsgrenze angewendet und gibt die dazugehörige rechte Bereichsgrenze zurück. Im nächsten Aufruf der Funktion wird diese auf die im vorhergehenden Durchlauf gefundene neue Bereichsgrenze als nun linke Bereichs-

Interpolierte Funktion si(x)Ursprungsfunktion f(x)

Zweite Ableitung s``i(x)

Wert ai der Spline Funktion i=1/6 s’’i(x) (dritte Ableitung)


50

grenze angewendet, für die der neue Bereich festgelegt wird. Um das gesamte Signatur-intervall zu prüfen, wird eine Variable ("limit_alt"), welche die linke Grenze an die Funktion übergibt, mit Null initialisiert. Im Anschluß muß in der Funktion "definelin( )" ein Toleranz-bereich angegeben werden, in dem die zu bewertenden Koeffizienten liegen dürfen, um einen Bereich als näherungsweise linear zu qualifizieren. Dieser Toleranzbereich wird für jeden der drei Interpolationspointer im Pointer "linkrit[ ]" festgehalten. Wurde der Toleranzbereich festgelegt, so wird mit "outoffkrit( )" in den monotonen Bereichen geprüft, ob die Ko-effizienten ai, bzw. mi weiter voneinander abweichen als es der Toleranzbereich zuläßt. Der jeweilige Grenzwertpointer wird entsprechend mit den neuen Grenzen in der oben dargestellten Form beschrieben. Die Funktion "inkrit( )" liefert schließlich alle Bereiche maximaler Breite, bei denen alle benachbarten Koeffizienten innerhalb des Toleranzbereiches liegen. Diese Funktion sucht in jedem der im Grenzwertpointer eingetragenen Bereiche den Bereich mit einer maximalen Breite heraus.

Abb. 4-4: Interpolation, Bezugswerte und Toleranzbereiche

Da alle Werte im Bereich zwischen den vorgegebenen Grenzen des Grenzwertpointers bearbeitet werden, kann ein resultierender Bereich gefunden werden, der den gestellten Anforderungen entspricht. Abb. 4-4 zeigt einen Ausschnitt aus Abb. 4-3 mit Angabe der aus-zuführenden Funktionen für die Berechnungen.

In Abb. 4-4 liegen drei benachbarte Werte innerhalb des gültigen Toleranzbereiches. Dieser ist durch eine obere und untere durchgängige Linie dargestellt. Der in "outoffkrit( )" gefundene näherungsweise lineare Bereich wird durch den maximalen ai Wert (Bezugswert), in dem hier dargestellten Bereich, begrenzt. Bei der Suche nach einem linken Grenzwert "monotonie( )" konnten noch zwei benachbarte Werte im Toleranzbereich ermittelt werden. Das Ergebnis der Funktion "inkrit( )" liefert die näherungsweise linearen Bereiche, aus denen dann die Stimulierungen ermittelt werden können. Er wird hierbei geprüft, ob der gesamte Bereich aus "outoffkrit( )" das Kriterium erfüllt. Wie in Abb. 4-4 dargestellt, sollte der Toleranzbereich nicht zu groß gewählt werden, da sonst gegebenenfalls alle ai -Werte innerhalb des Kriteriums liegen.

näherungs-weise linearer Bereich outoffkrit(), inkrit()

x

interpolierte Kurve und Signaturpunkte

zulässiger Toleranzbereich

ai Werte

linke Bereichsgrenze monotonie()

rechte Bereichsgrenzemonotonie()

y

Bezugswert


51

4.1.5 Ausgabe der Teststimulierungen

Die Ausgabe der Teststimulierungen bedingt mehrere Arbeitsschritte, die nachfolgend beschrieben werden.

Wie in Abb. 4-1 dargestellt, kann auf die zu testende Schaltung nur mit diskreten Signalen zugegriffen werden. Die resultierenden Stimulierungen werden über einen D/A-Wandler auf das System gegeben. Bedingt durch die begrenzte Auflösung des D/A-Wandlers folgt hieraus, daß nur eine beschränkte Anzahl von unterschiedlichen Stimulierungswerten generiert werden können. Um die Stimulierungswerte zu ermitteln, muß zuerst der D/A-Wandler parametrisiert werden. In der programmtechnischen Umsetzung ist hierzu der Arbeitsbereich in Form der minimal und maximal möglichen Spannungen und die Auflösung des D/A-Wandlers (Bitbreite) einzulesen.

Um die Schrittweite zwischen den einzelnen Spannungswerten am Ausgang des D/A-Wandlers zu ermitteln, wird die Anzahl der Spannungswerte 2Bitbreite berechnet. Um einen be-stimmten Spannungswert des D/A-Wandlers innerhalb des näherungsweise linearen Bereiches aus allen möglichen Spannungswerten zu bestimmen, wird eine weitere Größe benötigt. Diese wird im weiteren Multiplikator genannt. Dieser Multiplikator ist eine ganze Zahl, die angibt, wie oft die Schrittweite zum Startwert (minimale Spannung) hinzu addiert werden muß, um den gewünschten Spannungswert zu erhalten.

Um die Spannungswerte am Ausgang des D/A-Wandlers zu bestimmen, werden zwei Größen benötigt. Zum einen der Startwert, als der bei der Parametrisierung eingegebene minimale Spannungswert und zum anderen die Schrittweite zwischen den resultierenden Spannungs-werten. Die Generierung geeigneter Stimulierungen beginnt damit, daß der erste D/A-Spannungswert im linearen Bereich gesucht wird. Hierzu wird der D/A-Startwert von der linken Grenze des näherungsweise linearen Bereiches subtrahiert und durch die Schrittweite dividiert und auf eine ganze Zahl abgerundet. Ist der erste D/A-Spannungswert nicht mit der linken Bereichsgrenze identisch, so muß der Multiplikator um eins erhöht werden, um den ersten Wert im näherungsweise linearen Bereich zu erhalten.

Liegt der Startwert des D/A-Wandlers bereits im linearen Bereich, so wird dem Multiplikator für die untere Bereichsgrenze eine Null zugewiesen. Für den oberen Grenzwert wird analog zu den vorherigen Schritten verfahren. Hierbei wird der Multiplikator für den oberen Spannungswert des D/A-Wandlers bestimmt. Da die Bereichsgrenzen als Multiplikatoren vorliegen, kann geprüft werden, ob eine Auswertung überhaupt zu geeigneten Stimulierungen führen kann. Hierfür gelten folgende Anforderungen, die sich aus dem Selbsttestverfahren nach [Dam98] ableiten:

• Es sollten mindestens vier Stimulierungswerte bestimmbar sein, die (symmetrisch) um einen Arbeitspunkt angeordnet sind, hierfür werden mindestens fünf Spannungswerte im näherungsweise linearen Bereich benötigt.

• Der Arbeitspunkt der Schaltung muß in die Auswertung mit einbezogen werden. Sollte kein definierter Arbeitspunkt für das untersuchte System vorgesehen sein, so empfiehlt es sich, den Arbeitspunkt mittig in dem näherungsweise linearen Bereich zu wählen. Das Programm berechnet diese Mitte und gibt sie bei der entsprechenden Ausgabe zur Wahl des Arbeitspunktes als Empfehlung an.

Die Ermittlung der Stimulierungen erfolgt nun ausgehend von einem symmetrischen Stimu-lierungsbereich. Dieser umgibt den Arbeitspunkt. Es ist notwendig, den Stimulierungsbereich an die Anzahl der gesuchten Stimulierungswerte anzupassen. Da die Stimulierungswerte ebenfalls symmetrisch und in gleichmäßigem Abstand um den Arbeitspunkt liegen müssen


52

und hierbei nur diskrete D/A-Werte zulässig sind, muß die Anzahl der vorhandenen D/A-Werte ohne Rest durch die Anzahl der gesuchten Stimuli teilbar sein. Ist dies nicht der Fall, so wird der näherungsweise lineare Bereich so lange an beiden Grenzen um die Wertigkeit einer D/A-Stelle verkürzt, bis diese Bedingung eingehalten wird. Der mögliche Stimu-lierungsbereich umfaßt nun die Anzahl von möglichen D/A-Werten, die einer Vielzahl der vier Stimulierungswerte entspricht.

Entspricht der Bereich den gestellten Anforderungen, so können die gesuchten Stimu-lierungen gleichmäßig verteilt werden. Hierzu wird die Anzahl der bis zum nächsten Stimulierungswert zu überspringenden D/A-Werte ermittelt und die Stimulierungswerte vom Arbeitspunkt beginnend in beide Richtungen aus den vorhandenen D/A-Werten selektiert. Die Werte der Stimulierungen und die erwarteten Antworten werden dann über die Bediener-schnittstelle ausgegeben.

4.1.6 Zusammenfassung

Das entwickelte Programm bietet die Möglichkeit, die Stimulierungswerte für eine Anwen-dung des BIST-Verfahrens nach [Dam98] aus einer simulierten Übertragungskennlinie zu berechnen. Die Qualität der Teststimulierungen ist hierbei von der Anzahl und Dichte der abgetasteten Übertragungskennlinie und den gewählten Rahmenparametern (Toleranzbereich, Interpolationsverfahren) abhängig. Die Grenze der Bestimmung von linearen Bereichen ist allerdings immer dann gegeben, wenn sich die Eingangsdaten nur mit einer "Spline"-Interpolation hinreichend interpolieren lassen. Für die Bestimmung der linearen Bereiche liegt dann nur ein ai-Wert vor. Dieses kann jedoch vom Anwender erkannt werden, wenn die minimale, typische und maximale Krümmung sehr ähnliche Werte liefern. Eine Plausibilitäts-prüfung der ermittelten Werte wird von dem Programm nicht vorgenommen. Exemplarische Untersuchungen an Kennlinien haben eine genauere Approximation der Originalfunktion unter Verwendung der "Spline"-Interpolation gegenüber der linearen Interpolation ergeben. Da die "Originalfunktion" nicht bekannt ist, kann im erstellten Programm keine Angabe über die Abweichungen (Fehler) gemacht werden. Diese würden zudem noch von "Spline" zu "Spline" unterschiedlich sein. Ebenfalls kann die Linearität eines Abschnitts auch nur relativ zum restlichen Kurvenverlauf ermittelt werden, indem die minimale, maximale und mittlere Krümmung als Anhaltspunkte für ein Linearitätskriterium berechnet werden. Das Programm bietet dem Anwender den Nutzen, daß Stimulierungen für das BIST-Verfahren mit nur drei Simulationen ermittelt werden können. Ohne dieses Werkzeug wurden in der Vergangenheit eine Vielzahl von Simulationen notwendig, um die geeigneten näherungsweise linearen Bereiche zu ermitteln. Untersuchungen haben ergeben, dass reale Kennlinien oftmals einen nicht so ausgeprägt nichtlinearen Verlauf, wie in Abb. 4-2 dar-gestellt, besitzen. Das erstellte Programm begünstigt daher die Anwendbarkeit des BIST-Verfahrens, indem es die Suchzeit nach geeigneten Stimulierungen signifikant reduziert.

5 NEUARTIGE VERFAHREN ZUM SELBSTTEST VON SENSOREN

53

5 Neuartige Verfahren zum Selbsttest von Sensoren

In diesem Abschnitt werden neu entwickelte Methoden zum Selbsttest von Sensoren, auch für die Betriebsphase, vorgestellt.

Es werden u.a. Methoden zum Selbsttest von meßbrückenbasierten Sensorsystemen behandelt. Diese basieren auf einer geeigneten Verstärkerstruktur. Die zugrunde gelegte Verstärkerstruktur wird in der Meßtechnik vielfach eingesetzt. Die Testmethoden nutzen für die Entscheidung ob das Meßsystem fehlerfrei oder defekt ist den Verlauf bzw. Wert der Ausgangsspannung und/oder die Größe des Versorgungsstromes. Hierbei werden entweder Spannungs- und/oder Strombereiche als gültig oder ungültig klassifiziert oder auch eine zeitliche Korrelation von nachfolgenden Meßwerten für die Fehlererkennung eingesetzt. Abhängig von den Eigenschaften des Sensorelementes können diese Testverfahren auch in der Betriebsphase eingesetzt werden.

Daß ein Selbsttest von Sensoren auch unter Verwendung von analogen Schaltungstechniken realisierbar ist, wird an einem auf Operationsverstärkern basierendem Testverfahren für einen Meßverstärker gezeigt.

Abschließen wird der Abschnitt mit der Vorstellung eines neu entwickelten temperatur-unempfindlichen Stromsensors für integrierte Sensorsysteme. Dieser kann sowohl das Über- und auch Unterschreiten eines regulären Stromes detektieren.

5.1 Betrachtung des hybriden Selbsttestverfahrens

Das hybride Selbsttestverfahren verwendet zur Stimulierung der zu testenden Schaltung die Variation einer Referenzspannung. Mit Hilfe dieser elektrischen Anregung des Systems lassen sich Defekte innerhalb der Schaltung finden, welche die elektrischen Eigenschaften der Schaltung signifikant beeinflussen. Der Aufbau des Testverfahrens ist in Abb. 4-1 in Abschnitt 4.1 skizziert und die relevanten Rahmenbedingungen für dieses Testverfahren sind in Abschnitt 3.4.3.3 zusammengefaßt dargestellt. Kennzeichnend für dieses Testverfahren ist, daß das analoge System über den Referenz-spannungsknoten mit einer Spannung stimuliert werden kann. Hierbei simuliert die Spannungsänderung eine Änderung der physikalischen oder chemischen Umgebungsgröße. Diese Änderung wirkt sich aber wiederum über das Sensorelement auf den analogen Ausgang des Systems aus.

Da die Fehlerfreiheit des Systems während der Testphase nicht gewährleistet ist, darf das aus der Meßgröße resultierende Sensorausgangssignal nicht als zuverlässig betrachtet werden. Aus diesem Grund ist die Meßgröße als unbekannt anzusehen. Dies bedingt eine Testbarkeit der Schaltung in einem Bereich, der den gesamten meßbaren Bereich umfaßt. Die während der Testphase als konstant angenommene Meßgröße überlagert die Auswirkung der Referenz-spannungsänderung während der Stimulierung, so daß diese Überlagerung heraus gerechnet werden muß. In wieweit eine Kompensation der Meßgröße möglich ist, ist aufgrund der Referenzspannungsänderung abhängig von der Variation der Übertragungskennlinie. Eine Kompensation ist nach Gl. 3.08, Gl. 3.09 nur möglich, wenn die Übertragungskennlinie des Systems linear von der Referenzspannungsvariation abhängig ist. Wie in Abb. 5-1 exem-plarisch dargestellt, ist der Einfluß der Referenzspannung auf die Ausgangsspannung des Systems nicht immer linear. In diesem Fall kann nicht von einer festen Signatur, sondern von einem Signaturbereich für die Kennzeichnung einer fehlerfreien Arbeitsweise des Systems ausgegangen werden [Dam98].


54

Das dargestellte Kennlinienfeld der Ausgangsspannung ergibt sich aus der variierenden physikalischen Meßgröße (Temperatur) bei jeweils konstanter Referenzspannung.

Abb. 5-1: Kennlinienfeld: Einfluß der Meßgröße T ≥ 0°C

Der Einfluß der Referenzspannungsvariation auf die Übertragungsfunktion wird am Beispiel einer Meßbrücke mit NTC-Widerstand gezeigt, wie sie nachfolgend in Abschnitt 5.1.1 vorgestellt wird. In Abb. 5-1 sind Ausgangsspannungsverläufe für die minimale (min.) und maximale (max.) mögliche Referenzspannung, sowie der Referenzspannung zur Festlegung des Arbeitspunktes (Arbeitspunkt) der Schaltung dargestellt. Das Kennlinienfeld begrenzt den Bereich der für die Stimulierung erlaubten Ausgangsspannungen. Wird dieses Kennlinienfeld während der Testphase über- oder unterschritten, so kann das untersuchte System als fehlerbehaftet angenommen werden. Dieser Sachverhalt verhält sich analog zu den beschriebenen Schwankungsgrenzen aus Abschnitt 4.1.1.

Abb. 5-2: Kennlinienfeld: Einfluß der Referenzspannung U ≥ 0V

Aufgrund der als unbekannt anzunehmenden Temperatur ist zusätzlich ein weiteres Kenn-linienfeld zu berücksichtigen (Abb. 5-2). Hierbei wird bei einer Variation der Meßgröße die Abhängigkeit der Ausgangsspannung des Systems von der Referenzspannung dargestellt.

Aus

gang

sspa

nnun

g [V

]

Referenzspannung [V]

"Arbeitspunkt"

Temperatur [°C]

UStimuli max

max.

“Arbeitspunkt“

min.

Aus

gang

sspa

nnun

g [V

]

Temperatur [°C]

mög

liche

r Sp

annu

ngsh

ub

Span

nung

shub

für

die

Mes

sungmin.

max.

"Arbeitspunkt"

Referenzspannung


55

Das in Abb. 5-2 dargestellte Kennlinienfeld markiert den Bereich für die zulässigen Aus-gangsspannungswerte des Systems. Bezug nehmend auf das hybride Selbsttestverfahren kann bei Sensorsystemen, die eine ähnliche Charakteristik und somit ein zumindest näherungs-weise lineares Kennlinienfeld besitzen, der Einfluß der Referenzspannung nach [Dam98] heraus gerechnet werden. Hierzu ist der Arbeitspunkt der Referenzspannung in die Mitte des "linearen" Bereiches zu legen. Die Stimulierungswerte für den Test werden paarweise sym-metrisch um den Arbeitspunkt anordnet. Nach der A/D-Wandlung der Systemantworten, auf die paarweise Stimulierung mittels Referenzspannungsvariation, kann eine Signatur gebildet werden, indem die Stimulierungsantworten addiert und die Systemantworten des zweiten Stimulierungspaares davon subtrahiert werden (siehe Abschnitt 3.4.3.3 Gl. 3.19).

Nachteilig bei diesem Testansatz ist jedoch, daß die A/D-Wandlung der Systemantwort (Aus-gangsspannung) zu einer Maskierung einer Defektauswirkung führen kann [Dam98].

5.1.1 Untersuchung von toleranzbehafteten Schaltungen

Basierend auf zwei Arbeiten [Win96, Win97] ist ein Temperaturmeßsystem (siehe Abb. 5-3) als Grundlage einer Reihe von Untersuchungen zur Verbesserung der Testbarkeit von Sensoren in der Betriebsphase verwendet worden. Hierbei wird ein variables Element (RTemp) zur Temperaturerfassung eingesetzt.

Abb. 5-3: Temperatursensor nach [Dam98]

Die in Abb. 5-3 dargestellte Schaltung enthält, neben dem D/A-Wandler (AD557) vor dem Referenzknoten und dem A/D-Wandler (ADC0803) nach dem analogen Ausgang, die Sensor-schaltung. Diese kann unter der Annahme das R3 = R4 = R5 = R6 = R0, Pot1=RPot1 und ∆R = RTemp + ∆ RTemp sind nach [Win96] mit folgender Gleichung zusammengefaßt werden. Hierbei entspricht die Ausgangsspannung Uaus den in Abb. 5-3 angegebenen Wert y(Temp, Uref).

27

8

02

1

1

1 UuRR

RRR

RRU ref

Potaus −⋅

+−⋅

∆−⋅

+= (5.01)

+

-

OP

-+

+

OP

Uref R3

Uin (+)8U2

Uin (-)

ADC0803

R6-+

+

OP

∆R

RPotDATAINPUT

AD5578

DATAOUTPUT

Ua

R1

R2

R4

R5

RTemp R7 R8

R9

Uin(-)

Uref/2

y(Temp, Uref)R6


56

Die formelmäßige Beschreibung der Ausgangsspannung nach Gl. 5.01 vereinfacht zwar die Berechnung der von der Referenzspannung, der Brückenspannung und den Widerständen abhängigen Ausgangsgröße der Schaltung, ist aber hinsichtlich der Betrachtung von realistischen Fertigungstoleranzen ungenügend. Eine vereinfachte Zusammenfassung der Ausgangsspannungsgleichung ist deshalb nicht ausreichend, so daß Gl. 5.01 wie folgt zu er-gänzen ist.

29

8

7

8

54

6

3

4

54

5

2

1

1

1 URR

uRR

RRRRR

RR

RRR

RRU ref

Potaus −⋅

+−⋅

+

∆+⋅−

+⋅

+= (5.02)

Aus dem in Gl. 5.02 dargestellten Zusammenhang ist zu erkennen, daß eine toleranzbedingte Variation der Widerstände zu einer veränderten Ausgangsspannung führt. Eine Untersuchung ergab, daß die Toleranzabhängigkeit aufgrund der Struktur der Schaltung deutlich ausgeprägt ist, so daß bereits geringe Toleranzen der Widerstände, circa ±1% der regulären Werte, zu einer nicht akzeptablen Schwankung der Ausgangsspannung führen. Eine Kompensation der Toleranzen über den Widerstandswert von Pot1 ist bei der vorgeschlagenen Dimensionierung der Bauelemente nicht ausreichend möglich. Bedingt durch die unzureichende Toleranzfestigkeit der Schaltung, konnte festgestellt werden, daß sie nicht für eine Integration nicht ist. Für die weiteren Betrachtungen der Testmöglichkeiten von integrierten Sensoren ist nach einem alternativen Schaltungsentwurf gesucht worden. Dieser bietet neben einer besseren Toleranzfestigkeit auch die Möglichkeit des Betriebes mit einer Versorgungsspannungsquelle (+5V). Dieser Spannungspegel entspricht der üblichen Versorgungsspannung eines 0.7µ CMOS-Prozesses der Firma Alcatel, auf den im Rahmen des EuroChip-Verbundes kostengünstig zugegriffen werden kann.

Die Auswahl einer geeigneten Verstärkerschaltung führte zu der als Instrumentenverstärker [Sch94] bekannten Schaltungsstruktur, die folgende Vorteile aufweist:

- Verstärkung ist durch nur einen variablen Widerstand für beide Eingänge einstellbar

- Symmetrischer Aufbau der Schaltung führt zu erhöhter Toleranzfestigkeit

- Offset-Einstellung zur Anpassung nachfolgender Schaltungen


57

Eine Schaltungsstruktur für eine Meßbrückensignalverarbeitung ist in Abb. 5-4 abgebildet. Für die weiteren Untersuchungen in Bezug auf die Testbarkeit eines auf diesen Schaltungs-typus basierenden Meßsystems, wird nachfolgend diese Schaltung detaillierter betrachtet.

Abb. 5-4: Meßsystem mit Instrumentenverstärker [Sch94]

Realisiert wurde die Schaltung mit Operationsverstärkern der Firma National Semiconductor und Metallschichtwiderständen mit einer Toleranz von ±1%. Als Temperatursensor wurde ein NTC-Widerstand vom Typ K45 der Firma Siemens mit einer Toleranz von ±10% ausgewählt. Für diese Komponenten sind SPICE Simulationsmodelle erhältlich, die für die Untersuchung der Testbarkeit des Systems verwendet wurden.

Der Leitungsmechanismus des NTC-Widerstandes ist von einer Ladungsträgerminorität abhängig, die sich bei steigender Temperatur vervielfacht, was zu einem nichtlinearen Verlauf der Widerstandskennlinie des Sensors führt.

Stufe 1 Stufe2 Stufe3


58

Zur Erstellung der Kennlinie wurde ein SPICE-Sensormodell mit einer 10V Quelle und einem seriellen 10kΩ Widerstand simuliert.

Abb. 5-5: Kennlinienfeld K45 / 1kΩ

Die Variation der Temperatur erfolgte innerhalb eines Temperaturbereichs von -5°C bis 105°C und führte zu dem in Abb. 5-5 dargestellten Kennlinienfeld unter zusätzlicher Berücksichtigung der laut Datenblatt maximalen Toleranzen von -10% und +10%.

Der Effekt der Eigenerwärmung durch den Brückenstrom wird hier nicht näher erläutert. Bei dem Entwurf der in Abb. 5-4 dargestellten Schaltung ist diese Störgröße jedoch berücksichtigt worden. Um den Einfluß der Eigenerwärmung zu minimieren, sind die Widerstände der Brückenschaltung, in der sich der Sensor befindet, ausreichend hoch dimensioniert worden. Diese Dimensionierung bestimmt die Ausgangsspannung der Brückenschaltung und die Linearisierung der nichtlinearen Übertragungskennlinie des Temperatursensors.

Um die Übertragungsfunktion des Systems herleiten zu können wird die Schaltung nach Abb. 5-4 in drei funktionale Gruppen (Stufen) unterteilt.

Die Stufen werden wie folgt unterteilt:

1. Meßbrücke (Abschnitt 5.1.2.1)

2. Verstärkung der Brückenspannung (Abschnitt 5.1.2.2)

3. Subtraktion und Offset-Anpassung (Abschnitt 5.1.2.3)

Die in Abschnitt 5.1.2.1 vorgestellte Meßbrücke ist eine Möglichkeit einen Sensor an einen Meßverstärker anzukoppeln. Im folgenden Abschnitt werden kurz die prinzipiellen Möglich-keiten am Beispiel einer Wheatstone-Meßbrücke aufgezeigt.

Uout/V 3.0 2.5 2.0 1.5 1.0 0.5 0.0

Toleranz = -10% reguläre Kennlinie

Toleranz = +10%

-5 0 20 40 60 80 100 105 T/°C


59

5.1.2 Einbindung von Sensoren in eine Wheatstone-Meßbrücke

Für eine Realisierung ergeben sich folgende vier Möglichkeiten, eine Wheatstone-Meßbrücke zusammenzustellen:

Abb. 5-6: Mögliche Anordnung von Sensoren in einer Meßbrücke

Die Realisierung einer Meßbrücke ist mit nur einem Sensorelement möglich, nachteilig ist hierbei jedoch, daß die bei der mikroelektronischen Integration auftretenden Fertigungs- und Materialtoleranzen nicht kompensiert werden. Zur Kompensation der Sensortoleranzen können jedoch externe Potentiometer oder interne einstellbare Widerstände (Lasertrimmung) verwendet werden. Eine Linearisierung der Sensorkennlinie ist möglich, indem z.B. ein Serienwiderstand in den Pfad des Sensorelementes eingefügt wird. Hierbei ist der Widerstand so zu dimensionieren, daß er dem mittleren Widerstandswert des Sensorelementes entspricht

Ud

UE

R R

R+∆R2 variable Elemente (gegensinnig)

RRUU Ed

∆=

21 für jedes ∆R (5.05)

R-∆R

4 variable Elemente

RRUU Ed

∆= für jedes ∆R (5.06)

Ud

UE

R+∆R

R+∆R R-∆R

R-∆R

R+∆R

Ud

UE

R

R

2 variable Elemente (gleichsinnig)

RRRUU Ed ∆+

∆=

2 (5.04) R+∆R

Ud

UE

R

R R

R+∆R

1 variables Element

2d ERU U

R R∆

=+ ∆

(5.03)


60

[Sch95]. Auf diese Weise erhält die Ausgangskennlinie der Brückenschaltung einen Wende-punkt. Dieser bewirkt eine Linearisierung der Sensorausgangskennlinie. Die Verwendung von zwei oder vier Sensorelementen ist jedoch zu bevorzugen, da sich Fertigungstoleranzen durch den symmetrischen Aufbau gegenseitig kompensieren.

5.1.2.1 Die untersuchte Meßbrücke

Zur Messung einer Temperatur wird der NTC-Sensor in eine Wheatstone-Brücke [Coo89] integriert. Hierbei dient das Potentiometer (RPot1) zum Abgleich der Brückenspannung (Tole-ranzen). Diese wird mit 0V bei dem unteren festgelegten Temperaturwert von –5°C festgelegt. Die Widerstände R1 und R2 linearisieren die Kennlinie des NTC-Widerstands und begrenzen den Strom durch die Brückenschaltung.

(5.07)

Hierbei kürzt ∆R die Schreibweise für die variable Widerstandsgröße (R + ∆R) des NTC-Widerstands ab (siehe Gl. 4.33). Bei der Dimensionierung wurde gefordert, daß Pot1 so variabel einstellbar ist, daß die Toleranzen der Widerstände mit kompensiert werden können.

5.1.2.2 Verstärkung der Brückenspannung

Die zweite Stufe besteht aus zwei zusammengeschalteten nicht invertierenden Operations-verstärkern. Die beiden Operationsverstärker wirken als Impedanzwandler, so daß die nachfolgenden Schaltungsteile die Meßbrücke nicht belasten.

Wird nun die Ein- und Ausgangsspannung nicht gegenüber Masse betrachtet, so ergibt sich bereits hier eine Differenzbildung, wobei die Eingangsspannungsdifferenz über den Wider-ständen (RPot2 + Rlimit) abfällt. Mittels des Potentiometers wird die Verstärkung der Differenz-spannung eingestellt. Die Ausgangsspannung UStufe2 ergibt sich zu:

(5.08)

Auch hier sind die Toleranzen der Widerstände, wie im ersten Schaltungsteil, nur bei der Dimensionierung des Potentiometers zu berücksichtigen. Der Einfluß der Toleranzen auf das Widerstandsverhältnis läßt sich durch ein Verstellen von RPot2 kompensieren. Aus Symmetrie-gründen wird hier im allgemeinen R3 = R4 gewählt. Die Differenzausgangsspannung dieser Stufe ist als negativ zu betrachten.

1

2 1Stufe1 analog_in

2 1

= − ⋅ + ∆ + Pot

R RU UR R R R

2

3 4Stufe2 Stufe1

limit

1 +

= + ⋅ + Pot

R RU UR R


61

5.1.2.3 Subtraktion und Offset-Anpassung

Die dritte Schaltungsstufe besteht aus einem Differenzverstärker mit der Verstärkung (v = 1) und einem Impedanzwandler zur Offset-Steuerung. Die Gleichung für das Ausgangspotential dieses Differenzverstärkers unterscheidet sich von der in der Literatur üblichen Darstellung. Hier können erstens aufgrund der Toleranzen die Widerstände nicht als identisch angenommen werden und zweitens sind nicht zwei Differenzeingangsspannungen gegenüber Masse gegeben. Die beiden Ausgangsspannung aus Stufe 2 bildet hier die Differenzspannung. Bei der in der Literatur dargestellten Schaltung liegt der gegengekoppelte Zweig an Masse, so daß die auf Masse bezogene Ausgangsspannung nur von R6 und R8 beeinflußt wird. Um die Einstellung des Offsetpotentials von dem Rest der Schaltung zu entkoppeln, ist ein Impedanzwandler eingesetzt worden. Als Ausgangspotential ergibt sich somit:

(5.09)

Über den Spannungsteiler aus R9 und RPot3 ergibt sich das Offsetpotential zu:

(5.10)

Werden R5 bis R8 identisch eingesetzt, so invertiert dieser Schaltungsteil lediglich das Vor-zeichen der Differenzeingangsspannung. Dies führt bei der betrachteten Schaltung zu einem positiven Ausgangsspannungsverlauf in Abhängigkeit von der Temperatur. Hierbei wird wieder die Schaltungsmasse als Bezugspotential verwendet.

Zur Einstellung der Offsetspannung wird ein Spannungsteiler mit einem Potentiometer ver-wendet, der eine ausreichende Auflösung bei der Spannungseinstellung erlaubt.

Zusammengefaßt ergibt sich die Ausgangsspannungsfunktion des Systems durch das Ein-setzen der Gleichungen 5.07, 5.08, 5.09 und 5.10 zu:

(5.11)

5.1.2.4 Toleranzbetrachtungen der entwickelten Schaltung

Das Ziel der Entwicklung einer Auswerteelektronik war eine im Vergleich zu der Schaltung aus Abschnitt 5.1.1 verbesserte Toleranzfestigkeit. Die folgende Abbildung zeigt die Aus-gangsspannung des meßbrückenbasierenden Systems mit Berücksichtigung der maximalen Toleranzen des NTC-Widerstandes.

9Offset

9 3

5RV VR Pot

= ⋅ +

6 8Analog_out Stufe2 Offset

5 7

1 +

= − ⋅ ⋅ + +

R RV U VR R

1 2 3

3 4 6 8 92 1Analog_out Analog_in

2 1 5 7 9

1 1 5 + +

= − ⋅ − ⋅ + ⋅ ⋅ + ⋅ + ∆ + + + Pot Pot Pot

R R R R RR RV U VR R R R R R R R R


62

Abb. 5-7: Ausgangskennlinienfeld mit Toleranzbetrachtung (Offset = 1,75V)

Die relativ stark nichtlineare NTC-Kennlinie (Abb. 5-5) ist in der Mitte des Temperatur-meßbereiches von 0°C bis 100°C gut linearisiert worden. Ein Abgleich außerhalb des gewünschten Meßbereiches ist notwendig (Zusammenlaufen der Kennlinien bei 105°C), damit sich der Ausgangsspannungshub für den Meßbereich nicht über den maximal verfüg-baren Spannungsbereich erstreckt (siehe Abb. 5-1). Der Meßwert bei 100°C liegt somit etwas oberhalb der minimalen Ausgangsspannung. Würde dies nicht so sein, so wäre die Detektion eines Fehlers in der Schaltung über eine Beobachtung der Ausgangsspannung in der Leistungsfähigkeit eingeschränkt (Maskierung). Diese Einschränkung betrifft z.B. Fehler in der Meßbrücke, die dazu führen, dass die Ausgangsspannung gleich der minimalen Aus-gangsspannung ist.

Die in Abb. 5-7 dargestellten Kennlinien ergeben sich aus der Variation der Referenz-spannung (BIST-Verfahren) und der Variation der Widerstandstoleranzen. Hierbei sind die Toleranzen der Widerstände so gewählt worden, daß sich ein maximaler Einfluß auf die Übertragungskennlinie ergibt. Die Wahl der Referenzspannungen ist zunächst willkürlich gewählt worden. Sie stellen aber den gesamten Bereich des Spannungshubes dar, der unter Annahme eines 8-bit D/A-Wandlers mit einer Spannung von 0,01V pro Digit generiert werden kann.

Für den Selbsttest ist allerdings nicht das Temperatur/Ausgangsspannungskennlinienfeld bestimmend, sondern das Kennlinienfeld der Ausgangsspannung in Abhängigkeit von der Stimulierung "VAnalog_in" (bzw. Uref) bei festen Temperaturen.

min. Toleranz0% Toleranz

max. Toleranz

Uref = 2,55V

Uref = 1,27V

Uref = 0V

-5 0 20 40 60 80 100 105 T/°C

U/V 4.0 3.6 3.2 2.8 2.4 2.0 1.6


63

Abb. 5-8: Referenzspannungs- und toleranzabhängiges Kennlinienfeld

In Abb. 5-8 sind die Simulationsergebnisse der Ausgangsspannung in Abhängigkeit von den Widerstandstoleranzen und der Referenzspannung dargestellt. Die angegebenen Tempe-raturen sind bei den Simulationen gewählt worden. Aufgrund der näherungsweise linearen Abhängigkeit des Meßwertes von der Referenzspannung und den relativ geringen Toleranz-schwankungen des Meßwertes, ist die entwickelte Schaltung für eine Temperaturmessung geeignet. Sie ist prinzipiell mit dem hybriden Selbsttestverfahren testbar.

Die Qualität des Testverfahrens für diese Schaltung und der Einfluß der Referenzspannung auf die Testgüte werden in Abschnitt 5.1.2.6 genauer analysiert.

Für eine Bewertung der Testqualität wurden zuerst so genannte "Stuck-at"-Fehler der Wider-stände R1 bis R8 simuliert. Hierfür wurde der reguläre Wert der Widerstände derart variiert das sie entweder als kurzgeschlossene oder offene Verbindung angenommen wurden. Um die simulierten Ergebnisse für Exremwertfehler mit den Meßergebnissen von einem realisierten Prototypenaufbau vergleichen zu können sind Widerstandswerte von 3Ω für die kurzge-schlossenen und 10 MΩ für die offenen Verbindungen verwendet worden. Bevor auf die Fehlererkennungseigenschaften von Einzelfehlern innerhalb der Schaltung des hybriden Selbsttestverfahrens eingegangen wird, erfolgt zuerst die Erläuterung zur Bestimmung eines geeigneten Arbeitspunktes für den Selbsttest.

Temp = -5°C

Temp = 27°C

Temp = 105°C

U/V 4.0 3.6 3.2 2.8 2.4 2.0 1.6 0.0 0.4 0.8 1.2 1.6 2.0 2.4 2.6 U/V

V_Analog_In


64

5.1.2.5 Festlegung einer optimalen Stimulierung

Um einen Testarbeitspunkt der Schaltung und geeignete Stimulierungspaare symmetrisch um den Arbeitspunkt zu finden, gilt es festzustellen, welche Fehler mit welcher Stimulierung detektiert werden können. Hierzu wird das Referenz-/Ausgangsspannungskennlinienfeld nach Abb. 5-2 unter Annahme eines Fehlers mit dem im fehlerfreien Fall verglichen.

Das Kennlinienfeld im fehlerfreien Fall beinhaltet hierbei alle erlaubten Ausgangsspan-nungen, die bei der jeweiligen Referenzspannung aufgrund der unbekannten Meßgröße auftreten können. Liegt das Übertragungskennlinienfeld (Variation der Referenzspannung und Meßgröße) außerhalb des fehlerfreien Kennlinienfeldes, so können der fehlerbehaftete wie auch der fehlerfreie Fall eindeutig voneinander unterschieden werden.

Abb. 5-9: Wirksame Stimulierung des Meßsystems

Einige Fehler führen allerdings zu einer Überlappung der Kennlinien, so daß die Fehler nur abhängig von der Meßgröße erkannt werden können. Zwei simulierte Fehler (R3 und R4 = 3Ω) können nicht erkannt werden, da das fehlerhafte Kennlinienfeld vollständig innerhalb des erlaubten Kennlinienfeldes liegt. Die Bereiche der Referenzspannung, die bei den Fehler-simulationen zu einer Über- oder Unterschreitung des idealen Kennlinienfeldes geführt haben, oder dies zumindest ab einer bestimmten Meßgröße taten, können wie in Abb. 5-9 zusam-mengefaßt gegenübergestellt werden.

Dargestellt wird für jeden "Stuck-at"-Fehler derjenige Bereich der Referenzspannung mit dem eine wirksame Erkennung des Fehlers möglich ist. Hierzu wurde die Schaltung mit einer Spannung aus diesem Bereich stimuliert. Bei den Fehlern R1 = 10MΩ, R2 = 3Ω, und R3 = 10MΩ gilt dies allerdings erst ab einer bestimmten Meßgröße, da sich die Kennlinienfelder an einigen Stellen im Referenzspannungsbereich überlagern. Diese Nichterkennung der Fehler


65

R3 = 3Ω und R4 = 3Ω ist durch die niedrige Verstärkung (A ≈1) bedingt. In Abschnitt 5.3 (und folgende) ist dargestellt, daß diese Fehler bei einer anders gewählten Verstärkung (A ≈2) detektiert werden können.

Die Ergebnisse dieser Simulationen bestätigten die Ausgabewerte für die Referenzspannungs-variation, die sich unter Anwendung des Programms aus Abschnitt 4.1 ergaben. Sie führten dazu, daß der Arbeitspunkt der Sensorschaltung auf 1,27V festgelegt wurde. Mit dieser Wahl lassen sich alle zu erkennenden Fehler testen, wenn die Stimulierungen symmetrisch mit ±0,57V und ±0,87V um den Arbeitspunkt auswählt werden [Wes00]. Mit den gefundenen Stimulierungspaaren von 0,7V und 1,84V, entsprechend ±0,57V um den Arbeitspunkt, sowie 0,4V und 2,14V, entsprechend ±0,87V, kann der Selbsttest der Schaltung nach [Dam98] durchgeführt werden.

5.1.2.6 Auswertung der Simulationsergebnisse

Um eine qualitative Beurteilung des BIST-Verfahrens in Bezug auf die in Abb. 5-4 darge-stellte Meßanordnung darstellen zu können, werden an dieser Stelle die Voraussetzungen, unter denen ein Sensorsystem selbsttestfähig ist, noch einmal zusammengefaßt [Dam98, Wes00]:

1. Integrierte Sensoren verfügen über einen Hauptsignalpfad, der über das Sensorelement und die analogen Schaltungsteile zum A/D-Wandler führt.

2. Die Sensoren besitzen einen Referenzspannungsknoten.

3. Bei einer Variation der Referenzspannung sind die Signale längs des Hauptsignalpfades stimulierbar.

4. Eine Variation des Referenzsignals hat einen zumindest näherungsweise linearen Einfluß auf das Ausgangssignal des Sensors.

5. Die Teststimuli für den Sensor werden über das Referenzsignal in die Schaltung ein-gespeist.

6. Ein Sensorsystem muß so ausgelegt sein, daß unter Berücksichtigung der Stimulierungs-amplituden keine nichtlinearen Effekte, beispielsweise Begrenzungseffekte, auftreten.

7. Die Sensorübertragungsfunktion ist zumindest näherungsweise linear.

8. Die Meßgröße ist während der Testphase näherungsweise konstant.

Die Selbsttestfähigkeit bezieht sich hierbei auf Sensorsysteme, die wie in u.a. Abschnitt 4.1 aufgefaßt werden können. Für das hier betrachtete Temperaturmeßsystem gilt, daß sich für jede physikalische Größe (Tx) im Meßbereich (Tmin bis Tmax), abhängig von der Übertragungs-funktion des Sensor- und Verstärkersystems, eine andere fest definierte Ausgangsspannung (Ux) ergibt. Eine Änderung der physikalischen Meßgröße (∆T) bedingt aufgrund der Abhängigkeit vom Übertragungsverhalten auch eine entsprechende Änderung der Aus-gangsspannung (∆U).

In [Dam98] wird ein Sensorsystem, mit folgender Gleichung

KRMy urefxurefx +⋅= )()(, (5.12)


66

beschrieben. Hierbei werden die Meßgröße x und das Referenzsignal uref über den Sensor und die analoge Signalverarbeitung des Sensors in das Sensorausgangssignal y umgewandelt. An-schließend wird y über den A/D-Wandler in das binäre Ausgangswort N(y) konvertiert.

Wird nun für Gl. 5.12 R(uref±∆u) und K = uOffset eingesetzt, so gilt die Gleichung auch für das hier betrachtete System.

Bei der Stimulierung des Systems mit einem Stimulierungspaar ±∆u ergibt sich daraus der folgende Zusammenhang (Siehe auch Abschnitt 3.4.3.3):

( ) ref ref( ) ( ) ( )2 2+∆ −∆ ⋅ + + ≅ ⋅ u u u u Offset XXM R R U y (5.13)

Unter Verwendung von zwei Stimulierungspaaren (±∆u1,2) läßt sich nach [Dam98] eine "Add-Signatur" (Gl. 3.19) erzeugen, die sich unabhängig von der am Sensor anliegenden Meßgröße zu Null ergibt:

(5.14)

Hierbei ist die Ausgangsgröße (Sign) das dezimale Äquivalent des bereits A/D-konvertierten Signals. Aufgrund der geforderten linearen Übertragungskennlinie des Systems, der im Meßzeitpunkt als konstant anzusehenden Meßgröße und der Annahme, daß die Variation eines defekten Widerstandes unabhängig von der Referenzspannung konstant bleibt, ergibt die obige Gleichung immer Null, wenn

1. im fehlerfreien Fall mit zwei Stimulierungspaaren symmetrisch um die Arbeitspunktrefe-renzspannung stimuliert wird.

2. im Fehlerfall mit zwei Stimulierungspaaren um die Arbeitspunktreferenzspannung stimu-liert wird. Aufgrund der Linearität des Systems verschieben sich zwar alle Kennlinien abhängig vom Fehler, bleiben aber symmetrisch um die Kennlinie der Arbeitspunk-treferenzspannung im Fehlerfall: Y(X, Uref)fault.

3. im Falle, daß alle Stimulierungen zu identischen Ausgangssignalen z.B. aufgrund von Be-grenzungseffekten führen.

Es ist hervorzuheben, daß in einem System, welches sich durch eine lineare Gleichung beschreiben läßt, ein konstanter Fehler mit der in [Dam98] vorgeschlagenen Testmethodik nicht detektiert werden kann. Die Ursache hierfür liegt in der Signaturbildung, die bei linearen Abhängigkeiten immer zu einer Signatur von "0" führt.

In [Dam98] wird diese Problematik nicht näher erläutert. Es ist daher anzunehmen, daß die dort beschriebene Zunahme der Nichtlinearitäten ihre Ursache in Begrenzungseffekten hat. Begrenzende Einflüsse haben die Betriebsspannung, da sie die maximale Ausgangsspannung einer Schaltung vorgibt. Begrenzend wirkt ebenfalls ein unzureichend angepaßter A/D-Wandler, so daß es in der Testphase zu einem Über- oder Unterschreiten des Eingangs-spannungsbereiches des Wandlers kommen kann.

Abb. 5-9 zeigt in welchem Bereich geeignete Stimulierungsspannungen zu finden sind. Ob jedes beliebige Stimulierungspaar aus den ermittelten Bereichen gewählt werden sollte, bedarf einer detaillierten Betrachtung.

Wie in Abschnitt 5.1.2.4 erläutert, müssen die schaltungstoleranzabhängigen Kennlinien auf einen gemeinsamen Start- und Endpunkt abgeglichen werden, um den Einfluß von

( ) ( ) ( ) ( ) ( )( ) ( )ref 1 ref 1 ref 2 ref 2u + u u - u u + u u - uSign 2 1 mod 2∆ ∆ ∆ ∆ ⋅ + − − = ⋅ − ⋅ −

x l nM R R R R

roundo u


67

Fertigungstoleranzen zu kompensieren. So kann eine qualitativ gute Meßgrößenerfassung gewährleistet werden. Ausgehend von der hier betrachteten Schaltungsstruktur, ergeben sich für das Testverfahren mit erzwungener Nichtlinearität folgende Überlegungen:

Um als Fehler wirksam zu werden, führt die Auswirkung eines Defektes entweder zu einer Vergrößerung oder Verringerung der Verstärkung des dargestellten Meßverstärkers oder zu einer Verschiebung der Übertragungskennlinie (z.B. Offset-Stufe). Hierbei ist das von der Meßbrücke kommende Eingangssignal von der Meßgröße abhängig. Aufgrund des zuvor durchgeführten Nullpunktabgleichs zur Widerstandstoleranzkompensation hat das Eingangs-signal bei einer festgelegten Meßgröße ebenfalls einen Nulldurchgang. Dieser wird am Ausgang des Verstärkers durch die nachfolgende Offset-Stufe maskiert. Vor der Offset-Stufe haben somit auch fehlerbehaftete Signale einen Nulldurchgang, der unabhängig von der fehlerhaften Verstärkung ist.

Abb. 5-10: Meßgrößenabhängigkeit von Begrenzungseffekten

Dies führt zu einer Abhängigkeit zwischen der Meßgröße und den Begrenzungseffekten derart, daß dieser nichtlineare Effekt erst ab einer bestimmten Meßgröße detektiert werden kann. Abb. 5-10 stellt diesen Zusammenhang beispielhaft für eine fehlerbehaftete Übertragungskennlinie dar. Die durch die Versorgungsspannung bedingte maximale Aus-gangsspannung der Verstärkerstufe wird erst ab einer bestimmten Meßgröße erreicht. Diese Wahl der Stimulierungen führt daher zu einem ungeeigneten Test. Ziel ist es eine Stimulierung so zu wählen, daß ein von der Meßgröße weitestgehend unabhängiger Test ausgeführt werden kann.


68

Eine Möglichkeit ist eine weitergehende Variation der Referenzspannung, wie in Abb. 5-11 dargestellt ist.

Abb. 5-11: Vergrößerte Variation der Referenzspannung

Wird die Variation der Referenzspannung ∆u vergrößert, so vergrößert sich auch der Bereich in dem ein Fehler detektiert werden kann. Eine Anhebung der oberen Stimulierungsspannung führt entsprechend zu einem Absenken der unteren Spannung (Symmetrie). Es zeigt sich, daß das nichtlineare Verhalten schon bei einer geringeren Meßgröße einsetzt. Die Stimulierung mit einer höheren Spannung führt über einen weiten Meßgrößenbereich zu einer konstanten Ausgangsspannung. Das Ausgangssignal wird hierbei entweder begrenzt oder liegt nahe 0V. Wird das zweite Stimulierungspaar so gewählt, daß es nicht eng benachbart zum ersten Paar liegt, so ist die Schaltung mit dieser Stimulierung umfassend testbar.

Abb. 5-12: Einfluß der Fehlergröße

Die Fehlererkennung ist zusätzlich noch von der Größe der Auswirkung eines Defektes ab-hängig. Führt ein Fehler zu einer wesentlich größeren Verstärkung des Meßverstärkers, so


69

kann es eine Meßgröße geben, bei der jede Stimulierung zu einer Begrenzung der Ausgangsspannung führt. Das Ergebnis der Add-Signatur wird in diesem Fall zu null und verhindert somit eine Detektion der Fehlerauswirkung.

Der Einfluß eines Defektes und seine fehlerhafte Auswirkung verändern die Steigung der Übertragungskennlinie des Systems und somit auch die Steigungen der Kennlinien, wie ein Vergleich der Abb. 5-11 und Abb. 5-12 zeigt. Wie zuvor erläutert, ist die Fehlererkennung nicht nur von der Stimulierung sondern auch von der Fehlergröße abhängig. Bei gleicher Stimulierung wie in Abb. 5-11 wird das nichtlineare Verhalten in Abb. 5-12 aufgrund einer veränderten Fehlergröße früher erreicht.

Das Ziel bei der Auswahl einer geeigneten Stimulierung zeigt hingegen Abb. 5-13. Darge-stellt ist eine nahezu ideale Stimulierung, mit der Defektauswirkungen im beinahe gesamten Meßbereich detektiert werden können.

Abb. 5-13: Ideale Stimulierung abhängig von Meßgröße und Fehlerauswirkung

Dies ist nur möglich, weil die Ausgangsspannung bei minimaler Stimulierung noch linear verläuft und nicht begrenzt wird. Alle anderen Kennlinien werden hingegen schon durch den nichtlinearen Einfluß begrenzt. Problematisch bei der Ermittlung geeigneter Stimulierungen und dem Einsatz dieses Testverfahrens ist, daß eine optimale Ausnutzung der beschriebenen Abhängigkeiten eine genaue Kenntnis der Auswirkungen von möglichen Defekten voraus-setzt. Da die Fehlerauswirkung mindestens so groß sein muß, daß eine erhöhte Referenz-spannung (+∆u1) zu einer Begrenzung des Systems führt, aber die verringerte Referenz-spannung (-∆u1) nicht dazu führt.

Eine Versuchsreihe (Simulation und realer Aufbau) mit 24 Variationen der Schaltungswider-stände (siehe Abschnitt 5.1.2.4) der in Abb. 5-4 dargestellten Schaltung ergab, daß insgesamt sechs Fehler abhängig von der Meßgröße (Temperatur) und der Fehlergröße detektiert werden konnten.

Unter Verwendung der Add-Signatur ist das hybride Selbsttestverfahren für den hier dargestellten Schaltungstyp, aufgrund der unzureichenden Fehlererkennung und den beschriebenen Abhängigkeiten, nicht für einen Selbsttest geeignet. Mit welchen Methoden

URef - ∆u1


70

Verbesserungen des Tests des betrachteten Schaltungstyps erzielt werden können, wird in den nachfolgenden Abschnitten dargestellt.

5.1.3 Komparator basierte Testverfahren

Eine Verbesserung der Fehlererkennung bedingt neue Testmethodiken, die im Rahmen dieser Dissertation entwickelt wurden und in den folgenden Abschnitten vorgestellt werden. Hierbei werden Anforderungen an das System gestellt, die zum Teil von den bisherigen Rahmen-bedingungen abweichen (siehe 5.1.2.6). Auf die Abweichungen wird bei den nachfolgenden Testmethodiken genauer eingegangen. Alle Testmethodiken basieren auf der Annahme, daß die meßgrößenabhängige Eingangsgröße als unbekannt anzunehmen ist!

Im Folgenden werden zwei unterschiedliche Testverfahren vorgestellt. Das in Abschnitt 5.1.3.1 vorgestellte Verfahren untersucht die Ausgangsgröße eines Sensorsystems mittels eines Komparators auf Plausibilität. Das Verfahren nach Abschnitt 5.1.3.2 prüft die Plausibilität eines Meßwertes zusätzlich durch die Bewertung der zeitlichen Abhängigkeit zwischen zwei Meßzeitpunkten. Dieses Verfahren legt nicht nur die Grenzwerte der mini- bzw. maximalen Ausgangsgröße eines Sensorsystems fest, sondern überprüft auch die zeitlichen Randbedingungen. Da somit ein zweidimensionaler Bereich um jeden Meßwert beschrieben wird, in dem er gültig sein kann wird das Verfahren als "Fenstermethode" bezeichnet.

5.1.3.1 Verwendung eines Fensterkomparators

Die bisher dargestellten Erkenntnisse zeigen, daß eine geeignete Wahl der Stimulierungen die Fehlererkennung begünstigt, siehe hierzu Abb. 5-9. Schon die Auswahl einer geeigneten Brückenspannung würde zu einer verbesserten Fehlererkennung führen, wenn die Add-Signatur durch einen Komparator ersetzt wird. Die simulierten Kennlinienverläufe, unter der Annahme von Einzelfehlern, zeigten, daß die fehlerhaften Kennlinien oftmals parallel zu der fehlerfreien Kennlinie verschoben sind (siehe Abb. 5-15). Eine Detektion mittels eines Fensterkomparators bietet sich daher immer an, wenn sich ein Fehlverhalten, wie in Abb. 5-14 dargestellt, einstellt.

Abb. 5-14: Verschiebung der fehlerhaften Übertragungskennlinie

Uout

Umax

Umin


71

Fehlerfreie und überlagerte fehlerbedingte Kennlinien

T/°C

U/V

Im fehlerfreien Fall markieren Umax und Umin den Ausgangsspannungsbereich, in dem sich der Ausgangswert des Sensorsystems befindet. Umax und Umin bilden hierbei die obere und die untere Schwelle des Fensterkomparators, mit dem eine fehlerhafte Funktion des Systems erfaßt werden kann. Die Verwendung eines Fensterkomparators bedingt keine wechselhafte Stimulierung wie bei der Add-Signatur. Dieses erlaubt einen Online-Test auch für Sensoren, die nicht die Bedingung erfüllen, daß eine Variation der Stimulierungsspannungen innerhalb eines Zeitrahmens zu einem näherungsweise linearen Verhalten führen muß. Die Dynamik des Tests ist nur noch von der Dynamik des Komparators abhängig. Um eine aussagekräftige Signatur mit dem Test zu erhalten, kann der Aufwand für eine A/D-Wandlung entfallen, da keine Werte addiert werden müssen.

Wie in Abb. 5-15 dargestellt ist, verschieben einige simulierte Fehlerannahmen die Über-tragungskennlinie derart, daß die Definition zweier Komparatorschwellen Umax und Umin eine Fehlerdetektion ermöglicht. Ein Fehler wird also immer dann erkannt, wenn Uout < Umin oder Uout > Umax ist. Um eine qualitative Aussage über die Eignung eines Fensterkomparators zu machen, wurde das untersuchte Temperaturmeßsystem mit einer Brückenspannung von 1,27V und einer symmetrischen Stimulierung von ∆u = ±0,57V, bzw. ∆u = ±0,87V angeregt, mit denen die erkennbaren Fehler abgedeckt werden können (siehe Abb. 5-9). Für die Auswertung der Testantworten wird hierzu auf Grundlage der einfachen "Add-Signatur" aus [Dam98], sie verwendet nur ein Stimulierungspaar, der Mittelwert aus den Testantworten betrachtet. In Abb. 5-15 sind die sich aus der vereinfachten Add-Signatur ergebenden Mittelwerte (Stimulierung mit ∆u = ±0,57V) dargestellt.

Abb. 5-15: Simulationsergebnisse der Fehlerauswirkungen


72

Unter der Vorraussetzung des linearen Einflusses der Referenzspannung auf das Sensoraus-gangssignal ist der Mittelwert der Simulationsergebnisse identisch mit dem durch einen Meßwert bedingten Wert im eingestellten Arbeitspunkt (feste Referenzspannung).

Mit der vorgestellten neuen Testmethodik lassen sich, wie Abb. 5-15 zeigt, von sechzehn simulierten Fehlern (ohne Meßbrücke!) die beiden schon aus Abschnitt 5.1.2.5 bekannten Fehler (R3 und R4 niederohmig) nicht, 7 Fehler temperaturabhängig und 7 Fehler temperaturunabhängig detektieren. Hierzu wurden die Komparatorschwellen auf 1,7V (Umin) und 2,8V (Umax) gesetzt. Diese Werte markieren gleichzeitig in Abhängigkeit von dem betrachteten Temperaturbereich die minimale untere und maximale obere Ausgangsspannung des fehlerfreien Systems.

Dieses Ergebnis zeigt, daß die Anwendung eines Fensterkomparators bereits zu einer deutlich verbesserten Fehlererkennung gegenüber der Add-Signatur führt.

Erfüllt das zu testende System eine weitere Forderung, nach der sich die Systemantwort im fehlerfreien Fall nicht sprungartig ändern kann, so kann eine weitere neue Testmethodik angewendet werden, die in Abschnitt 5.1.3.2 vorgestellt wird. Dieses Testverfahren nutzt zur Optimierung der Fehlererkennung die dynamischen Eigenschaften des Sensors aus, im Gegensatz zu den zuvor dargestellten Testmethodiken.


73

5.1.3.2 Die Fenstermethode

Die Annahme, daß sich die zu Meßgröße in der Zeit zwischen zwei Testzyklen nicht mehr als um einen bestimmten maximalen Wert ändert, erlaubt eine Verkleinerung des Abstandes zwischen den Schwellen Umin und Umax des Fensterkomparators.

Abb. 5-16: Einschränkung der Komparatorschwellen mit der Fenstermethode

Zu Beginn des Tests wird ein Meßwert zwischengespeichert, wenn der Test das Ergebnis "fehlerfrei" liefert. Aufgrund der geforderten Systemeigenschaft, kann sich das Sensoraus-gangssignal nur um einen bestimmten Wert (z.B. ± ∆U) innerhalb eines festgelegten Zeitrah-mens ändern. Somit läßt sich der als fehlerfrei anzunehmende Bereich im nächsten Testzyklus einschränken, indem nur ein Testfenster um den gespeicherten vorherigen Meßwert betrachtet wird. Die Festlegung einer Fenstergröße zwischen UTestmin und UTestmax führt zu enger benachbarten Komparatorschwellen. Sie führt somit zu einer Verringerung des Bereiches, in dem ein Fehler nicht erkannt werden kann. Die Werte für einen einfachen Komparator (Umin


74

und Umax) liegen außerhalb des Bereiches für die Fenstermethode (UTestmin und UTestmax), so daß eine Verkleinerung des nichttestbaren Bereiches vorliegt. Ergänzend ist anzumerken, daß eine Stimulierung der Schaltung bei den beiden zuletzt vorgestellten Testverfahren nicht unbedingt notwendig ist. Diese Notwendigkeit entfällt, wenn das System schon durch die Auswahl der Brückenspannung (Spannungsbereich siehe Abb. 5-9) sensitiv genug ist. Eine optimierte Fehlerabdeckung kann so gewährleistet werden (Abschnitt 5.1.2.5). Dies führt dazu, daß beide Testmethodiken sowohl periodisch Online wie auch Offline genutzt werden können, wobei hingegen das BIST-Testverfahren nach [Dam98] keine Online-Auswertung erlaubt, sondern nur einen periodischen Offline-Test darstellt.

Bei näherungsweise linearen Ausgangskennlinien reicht ggf. schon die Angabe eines einheit-lichen Toleranzbereiches, wie in Abb. 5-16 unten grau dargestellt, ohne den Meßwert zwischenspeichern zu müssen, da sich die Fenstergröße nicht verändert. Im Falle, daß der Meßwert nicht zwischengespeichert wird, ergibt sich der als fehlerfrei zu betrachtende Bereich aus der Verschiebung des Testfensters entlang der Idealkennlinie. In diesem Fall kann dem Fenster kein fester Bezugswert auf der Ausgangskennlinie zugeordnet werden. Aus diesem Grund ist im Testzyklus ein Bereich als fehlerfrei anzunehmen, der alle möglichen Positionen des Fensters an der Stelle des aktuellen Meßwerts umfaßt. Somit wird der grau dargestellte Bereich doppelt so groß und symmetrisch um die Ausgangskennlinie angeordnet, im Vergleich zur Variante des gespeicherten Wertes.

Abb. 5-17: nichtlineare Übertragungskennlinie

Verläuft die Übertragungskennlinie nichtlinear (Abb. 5-17), so gibt der gespeicherte Meßwert Auskunft darüber, welcher Position auf der Kennlinie der aktuelle Meßwert zugeordnet wer-den kann. Verlaufen die Ausgangswerte der fehlerfreien Kennlinie (wie bei der betrachteten Schaltung) näherungsweise horizontal, so läßt sich der als fehlerfrei zu tolerierende Bereich an diesen Stellen weiter verkleinern. Die Fenstergröße kann dem Kennlinienverlauf angepaßt werden. Im fehlerfreien Fall muß hierzu der Verlauf der Testantworten durch Messung und/oder Simulation in einer der A/D-Wandlung entsprechenden Meßwertauflösung ermittelt werden.

T/°C

U/V


75

Bleiben die Bedingungen 1 - 8 aus Abschnitt 5.1.2.6 gültig, so daß gilt

( ) ref

1Signatur

( ) 2y y( , )

2=

⋅ ± ∆ += ≅

∑n

iref

M x R u u Kx u

n (5.15)

mit n = Anzahl der Stimulierungspaare, so kann schon im Meßmodus der Fenstermethode kontrolliert werden, ob der ermittelte Meßwert bei der Arbeitspunktreferenzspannung, unter Berücksichtigung eines zu bestimmenden Toleranzbereiches, noch im erlaubten Spannungs-bereich (siehe Abb. 5-14) liegt. Wird hierbei Umax über- oder Umin unterschritten, so liegt ein Fehler vor. Ist die Arbeitspunktreferenzspannung so gewählt worden, daß möglichst viele Fehler abgedeckt werden können, so kann schon während der Messung eine gute Fehler-erkennung erzielt werden. Gegebenenfalls ist noch ergänzend eine Prüfung durch Aktivierung eines zusätzlichen Testmodus durchzuführen (Abschnitt 5.1.3.3).

In diesen Fällen reicht zur Referenzzierung der Fehlerfreiheit die normale Meßgröße => Ausgangsspannungskennlinie y(x, uref) an den Stützstellen des A/D-Wandlers aus. Diese wird auch zur Meßwertausgabe benötigt, um den digitalen Ausgangswerten die entsprechenden Meßgrößenwerte zuzuordnen. Im Testmodus (Offline-Modus) gibt dann der zwischenge-speicherte vorherige Meßgrößenwert den Erkennungsbereich vor.

( )max refy ( ) y( , ) ( ) ( )= − ∆ ⋅ + ≥ = ⋅ +alt neu ref neu refM x x R u K x u M x R u K (5.16)

( )min refy ( ) y( , ) ( ) ( )= + ∆ ⋅ + ≤ = ⋅ +alt neu ref neu refM x x R u K x u M x R u K (5.17)

Sind beide Gleichungen erfüllt, so ist die Schaltung fehlerfrei.

5.1.3.3 Weiterentwicklung der Fenstermethode

Eine Weiterentwicklung der Fenstermethode ist mit der Einführung einer Überprüfung des Systems nach der Einschaltphase ("power on") umgesetzt worden. Diese Erweiterung stellt sicher, daß das System zwischen den Betriebsphasen keinen Schaden genommen hat. Der erste Meßwert kann somit als zuverlässig gespeichert werden. Vorgeschlagen wird hierzu die Verwendung eines Referenzelementes, das die Meßbrücke oder den Sensor ersetzt. Hierfür wurde im Rahmen dieser Arbeit ein Testcontroller neu entwickelt, der die oben beschriebene Funktionalität umsetzt [Ren01]. Mittels der Ansteuerung eines analogen Multiplexers wird das Referenzelement oder das eigentliche Sensorelement an die Eingänge des Verstärkers anlegt. Als Referenzelement wird in [Fuh00] ein Widerstand vorgeschlagen. Während der Testphase wird über einen analogen Multiplexer der Sensorwiderstand durch einen konstanten Widerstand mit bekanntem Widerstandswert ersetzt. Es wird während des Tests kontrolliert, ob die Ausgangsspannung der Schaltung mit dem zu erwartenden Spannungswert bei Verwendung der Referenzgröße übereinstimmt. Geeignet sind Referenzgrößenwerte, die Meßgrößen simulieren, bei denen eine Fehlererkennung möglich ist. Auch bei diesem Testverfahren gilt, daß es einen Einfluß der Meßgröße auf die Testqualität gibt. Die Testqualität beschreibt, wie viele der simulierten Fehler mit dem Test gefunden werden können. Weiterhin gilt auch hier, daß wie in Abschnitt 5.1.2.5 angegeben Fehler existieren, die sich auf die Übertragungskennlinie nicht auswirken und somit nicht detektiert werden können.


76

5.1.3.4 Ablauf eines Tests mit der Fenstermethode

Anhand des zuvor vorgestellten Meßsystems wird im Folgenden die Vorgehensweise des Tests mit der Fenstermethode dargestellt.

1. Testauslegung Ausgehend von der Übertragungskennlinie, die der in Abb. 5-15 dargestellten gemittelten Fehlersimulationskennlinien entspricht, ist zu erkennen, daß ein Fehler (R1 = 10 MΩ) zu einer Kennlinie führt die sehr nahe an der von anderen Fehlersimulationen überlagerten fehlerfreien Kennlinie verläuft. Der Test ist so auszulegen, daß auch dieser Fehler mit detektiert werden kann. Hierzu wird die Fensterbreite auf eine Meßgrößendifferenz von 7°C und die Meßperiode, abhängig von der Trägheit des Sensors (NTC-Widerstand), auf 1 Sekunde festgelegt. Die Referenzspannung von 1,27V ist um ±0,57V zu variieren.

2. Testdurchführung: 1. "power on"-Test der Schaltung: Hier wird der NTC Widerstand durch einen Referenzwiderstand ersetzt 2. Messung und Speichern des ersten Meßwertes und Vergleich der Systemausgangs- spannung mit der minimal und maximal tolerierten Ausgangspannung (Grenzspan- nungswert) 3. Messung des zweiten Meßwertes, erneute Prüfung des Grenzspannungswertes, bei Feh- lerfreiheit Ausgabe des Meßwertes, im Fehlerfall Signalisierung der Erkennung durch das Setzen eines Fehlerflags 4. Umschaltung von Referenzwiderstand auf NTC-Widerstand mittels Ansteuerung des des analogen Multiplexers 5. Stimulierung der Schaltung mit Teststimuli (paarweise), Mittelwertbildung der System- antworten, Vergleich des Mittelwertes mit dem zuvor gespeicherten Meßwert, Ausgabe des letzten Meßwertes vor dem Testmodus. (Dies ist notwendig, damit im Testmodus ein sinnvolles Signal an das übergeordnete System übergeben wird und nicht die Stimulierungsantworten) 6. Erneute Messung, Ausgabe und Speicherung des Meßwertes beginnend bei Punkt 4.

5.1.3.5 Anwendbarkeit und Grenzen der Fenstermethode

Das in Abschnitt 5.1.3.2 vorgestellte Testverfahren mittels eines Testfensters zeigt, daß bei einer ausreichenden Verstärkung des Meßverstärkers alle Stuck-at-Fehler der Schaltungswi-derstände, der Widerstände in einer geeigneten Meßbrücke und in der Offset-Stufe erkannt werden können. Vorgestellt wird im Folgenden, wie ein Test des Meßverstärkers (siehe Abb. 5-4) auch ohne Stimulierung "Online" möglich ist. Im Vergleich dazu ist die vorgestellte Fenstermethode mit einigen Nachteilen behaftet, wenn das Testverfahren integriert werden soll:

• Bei der Fenstermethode müssen abhängig von dem realisierten Sensorsystem die gesamte Systemkennlinie oder zumindest ein festes Intervall der gültigen Ausgangsspannungs-werte in einem Festspeicher abgespeichert werden. Das Verfahren bedingt die Verwen-dung z.B. eines EEPROM’s zur Aufnahme der "Sollkennlinie" des Sensorsystems. Dieses ist aber nicht bei allen Fertigungsprozessen verfügbar, so daß keine Allgemeingültigkeit besteht. Ein Beispiel für einen Fertigungsprozeß, der keine EEPROM-Strukturen zur Verfügung stellt, ist der 0,7µ Prozeß der Firma ALCATEL [Alc99].


77

• Es ist nach jedem Einschalten ein als fehlerfrei anzunehmender Meßwert zwischenzu-speichern, damit der Test initialisiert werden kann. Dieses bedingt einen Offline-Test zum Einschaltzeitpunkt, der den ersten nachfolgenden Meßwert als fehlerfrei klassifiziert.

• Die notwendige A/D-Wandlung und Speicherung der Meßwerte, sowie der Vergleich zur Ermittlung, ob ein Fehler vorliegt, erfordern einen erhöhten Hardwareaufwand. Zudem schränkt eine festgelegte A/D-Wandlung, wie in Abschnitt 5.2 beschrieben, die Verwen-dungsmöglichkeiten des Meßverstärkers ein.

• Der gesamte Ausgangsspannungshub des Systems kann nicht genutzt werden, da sonst keine Fehler im Bereich des mini- oder maximalen Meßwertes zu erkennen sind.

Im Abschnitt 5.3 wird diesbezüglich ein neuartiges Testverfahren vorgestellt, das eine Inte-gration des Testverfahrens ohne die genannten Abhängigkeiten ermöglicht.

5.1.4 Unterschiede zwischen den fensterbasierten Testverfahren Im Abschnitt 5.1 sind bereits Lösungsansätze für einen Offline-Test und einen Online-Test mit der Randbedingung, daß die Meßgröße zeitweise konstant sein muß, vorgestellt worden. Im Weiteren soll ein Lösungsansatz dargestellt werden, der die Randbedingung der zeit-weisen Konstanz nicht mehr bedingt und zusätzlich folgende Vorteile bietet:

1. Es entfällt die Realisierung einer Teststeuerung, die zwischen Messung und Test um-schaltet. Diese ist bei den bisherigen Verfahren notwendig, da die Referenzspannung als Stimulierungsquelle dient.

2. Während eines Offline-Tests ist der letzte Meßwert vor der Umschaltung in den Test-modus zwischenzuspeichern, so daß der zuletzt gemessene Wert am Sensor während des Tests weiter ausgegeben werden kann. Dies ist notwendig, da der während des Tests ermittelte Ausgangswert keinen realen Meßwert darstellt, sondern als Testantwort mit einem fest vorgegebenen Wert verglichen werden muß, der mit der Testantwort im fehler-freien Fall identisch ist. Wird der Meßwert nicht zwischengespeichert, so würde die Test-antwort ausgegeben werden. Beim Online-Test entfällt der Aufwand zur Digitalisierung des Meßwertes mittels eines A/D-Wandlers und zur Speicherung des Sensormeßwertes während des Tests.

3. Es entfällt der Aufwand für eine geeignete Stimulierung der Schaltung über einen integrierten Stimulierungsgenerator, der eine definierte Testspannung an die Schaltungs-eingänge anlegt.


78

5.2 Signalverarbeitung für Meßbrücken

Für die Auswertung einer Meßbrücke sind in der Literatur [Sch94, Sch95] verschiedene Verstärkerschaltungen vorgeschlagen worden. Aufgrund der Vorteile der Instrumentenver-stärkerschaltung, soll auf diese ausführlicher eingegangen werden. Sie bildet die gewählte Basis für ein noch vorzustellendes Temperaturmeßsystem [Fis00, Fis01, Wes00]. Der prinzi-pielle Aufbau der Schaltung ist in Abschnitt 5.1.1 dargestellt, diese Darstellung wird im Folgenden detailliert. Ziel ist es, darzulegen, daß ein Online-Selbsttestverfahren unter der Ausnutzung der schaltungstechnischen Eigenschaften möglich ist. Hierbei wird im Vergleich zu den vorher beschriebenen Testverfahren (Abschnitte 5.1.3.1 und 5.1.3.2) kein Test-controller benötigt. Dies ermöglicht die Realisierung eines selbsttestfähigen Meßverstärkers. Die Anwendung wird hierbei nicht durch eine festgelegte Konvertierungsbreite eines integrierten A/D-Wandlers eingeschränkt.

Im Allgemeinen eignet sich der Instrumentenverstärker zur Verstärkung aller differentiellen Eingangssignale. Bei derartigen Eingangssignalen aus einer Brückenschaltung können, wie in [Wes00] und [Fis01] beschrieben, auch Sensorfehler in der Brücke nachgewiesen werden, wenn die internen Strom- uns Spannungsbeziehungen geeignet ausgewertet werden.

Die Gleichung 5.11 für das Ausgangspotential, wie sie in den vorherigen Abschnitten verwendet wurde, kann unter Beachtung der in Abb. 5-18 angegebenen Bezeichnungen wie folgt dargestellt werden:

OffsetAdjust

inneginposAnalog_out VRRRR

RRRVVV +

++

⋅

++⋅−=

53

6421__ 1)( (5.18)

Diese Beschreibung formuliert jedoch nur die Berechnung des Ausgangspotentials in Abhängigkeit von den Schaltungswiderständen und der Eingangsdifferenz.

Die oben angegebene Gleichung 5-18 ist für die Herleitung der internen Strom- und Spannungsbeziehungen nicht geeignet, da eine genaue mathematische Beschreibung der Spannungs- und Stromverhältnisse im Meßverstärker komplexer ist, als es die angegebene Gl. 5.18 ausdrückt.

Die nachfolgend durch Gl. 5.19 bis Gl. 5.36 beschriebenen Abhängigkeiten bilden die Grundlage für ein in Abschnitt 5.3 vorgestelltes komparatorbasiertes Selbsttestverfahren.

Es wird gezeigt, daß die Schaltung Schaltungsknoten enthält, deren Spannungen und Ströme im fehlerfreien Schaltungszustand ein konstant proportionales Verhalten zu einander aufweisen.


79

Für eine genauere Betrachtung wird im Folgenden von der Schaltung in Abb. 5-18 ausge-gangen. Diese Schaltung wird in zwei Stufen unterteilt.

Abb. 5-18: Instrumentenverstärker

Das Ziel der Berechnungen für die erste Stufe ist die Herleitung der Potentiale V1 und V2. Diese Potentiale bilden die Ausgabewerte der ersten Stufe. Unter der Annahme das kein Spannungsabfall zwischen den beiden Eingängen (Vpos_in > Vneg_in) eines Operationsver-stärkers existiert, ergibt sich eingangsseitig für die erste Stufe:

dAdjustinneginpos UUVV ==− )( __ (5.19)

Mit der weiteren Annahme, daß in die Eingänge eines idealen OPs kein Strom fließt, müssen die Ströme durch die Widerstände der ersten Stufe identisch sein. Unter Berücksichtigung der zugehörigen Spannungen und Widerstände ergeben sich für die entsprechenden Knoten-gleichungen der ersten Stufe die angegebenen Beziehungen:

21 RRAdjust III == und 2

2

1

1

R

R

R

R

Adjust

dAdjust R

URU

RU

I === (5.20)

Die Spannungen über den Widerständen R1 und R2 lassen sich wie folgt berechnen:

dAdjust

AdjustR UR

RIRU ⋅=⋅= 222 (5.21)

dAdjust

AdjustR UR

RIRU ⋅=⋅= 111 (5.22)

VOffset

V1

V2

UR5 UR6

UR4 UR3

UR1

UR2

UAdjust

IR5 IR6

IR3 IR4

IR1

IR2

IAdjust

Stufe 1 Stufe 2

Ud =

Vpo

s_in

-Vne

g_in


80

Zur Berechnung von V2 wird unter Berücksichtigung eines Kurzschlusses an den Eingängen des Operationsverstärkers U1B eine geeignete Masche gebildet:

22_0 Rinpos UVV +−= (5.23)

dAdjust

inpos UR

RVV ⋅+= 2_2 (5.24)

Analog wird zur Berechnung von V1, unter Berücksichtigung eines Kurzschlusses an den Eingängen des Operationsverstärkers U1A, ebenfalls eine Masche gebildet:

_ 1 10 = − −neg in RV V U (5.25)

dAdjust

inneg UR

RVV ⋅−= 1_1 (5.26)

Das Ziel der Berechnungen für die zweite Stufe ist die Ermittlung des Ausgangspotentials Vanalog_out. Es wird hierbei VOffset als Bezugspotential verwendet. Für die weiteren Berechnun-gen werden die Hilfsgrößen U1 und U2 wie folgt eingeführt:

OffsetOffset VVUVVU −=−= 2211 und (5.27)

Die Spannung über R6 wird über den unteren Widerstandszweig berechnet, da hier durch R5 und R6 der gleiche Strom fließt und so mit Hilfe einer Masche das Widerstandsverhältnis gebildet werden kann:

66 2

5 6

= ⋅+RRU U

R R (5.28)

Über eine weitere Gleichung läßt sich auch eine Aussage über den oberen Widerstandszweig machen:

3265

6361 RRR UU

RRRUUU −⋅+

=−= (5.29)

Hiermit läßt sich der Strom im oberen Widerstandszweig berechnen:

3

1265

6

3 R

UURR

R

I−⋅

+= (5.30)

Unter der nochmaligen Annahme eines idealen Operationsverstärkers gilt:

43 II = (5.31)

Somit folgt aus den Gleichungen 5.30 und 5.31 für die Spannung über R4:

−⋅

+⋅=⋅= 12

65

6

3

4444 UU

RRR

RR

IRU R (5.32)

Unter Anwendung der Gleichungen 5.29 und 5.32 läßt sich die Ausgangsspannung

64 RRanalog_out UUU += (5.33)

wie folgt formulieren:


81

265

612

65

6

3

4 URR

RUURR

RRRU analog_out ⋅

++

−⋅

+⋅= (5.34)

13

42

65

6

3

41 URRU

RRR

RRU analog_out ⋅−⋅

+⋅

+= (5.35)

Abschließend ergibt sich das Ausgangspotential zu:

OffsetOffsetanalog_outanalog_out VURRU

RRR

RRVUV +⋅−⋅

+⋅

+=+= 1

3

42

65

6

3

41 (5.36)

5.3 Komparatorbasiertes Online-Testverfahren

Die neu entwickelte Testmethodik nutzt schaltungsspezifische Eigenschaften des Verstärker-systems aus. Hierbei werden Schaltungsknoten gesucht, deren Spannungen und Ströme im fehlerfreien Schaltungszustand ein proportionales Verhalten zu einander aufweisen. Ein Ansatz hierfür ist die Ermittlung eines schaltungsspezifischen Gesamtwiderstandes, der sich durch eine fehlerbedingte Widerstandsvariation verändert [Fis02]. Vorteilhaft an dieser Be-trachtungsweise ist, daß eine Fehlerdetektion mit einem einfach zu realisierenden Komparator möglich ist. Die schaltungstechnische Umsetzung des im Weiteren beschriebenen Test-verfahrens wird im Anhang (Abschnitt 8.3) detailliert dargestellt. Für das Verständnis des Testverfahrens sind die dort aufgeführten Schaltungsbestandteile nicht zwingend notwendig. Sie dienen vielmehr dazu, die in diesem Abschnitt beschriebene Testmethodik und die daraus resultierende Testschaltung anwenden zu können.

In der dargestellten Schaltung (Abb. 5-18) ist eine geeignete Widerstandsmessung nicht ohne schaltungstechnische Umwege realisierbar, da einzelne Schaltungsteile durch die Ver-wendung von Operationsverstärkern voneinander entkoppelt sind. Es ist daher notwendig einen Ansatz zur Erzeugung einer fehlerabhängigen "Konstante" aus dem Ausgangspotential des Meßverstärkers zu entwickeln. Der Begriff der Konstanten wird im Weiteren in Anführungszeichen gesetzt, da der Verlauf der Ausgangsspannung der Testschaltung nur über fast den gesamten Ausgangsspannungsbereich konstant ist. Durch eine geringe Ein-schränkung des Meßbereichs des Sensorsystems ist es möglich nur den konstanten Ausgangs-kennlinienverlauf für eine Testauswertung zu betrachten, so daß der Begriff der Konstanten hier verwendet werden soll (siehe Gl. 5.46 und 5.47).

Um nicht den Lastwiderstand am Schaltungsausgang zu messen, ist ein Strom in der Schaltung zu ermitteln, der vom Lastwiderstand in geeigneter Weise entkoppelt ist. Dieser Strom und das Ausgangspotential müssen so verknüpft sein, daß ein geeigneter "virtueller Widerstandswert" aus Ausgangspotential und Strom gebildet werden kann. Nach dem linearen Zusammenhang zwischen Strom und Spannung, eignet sich hierfür anstelle eines Stromes durch einen Widerstand auch die entsprechende Spannung über diesen Widerstand. Wie zuvor angegeben (siehe Gleichung 5.33) wird die Ausgangsspannung des Meßverstärkers durch die Spannungen über R4 und R6 bestimmt. Unter Vernachlässigung der Offsetspannung bilden sie das Ausgangspotential des Meßverstärkers.

Beide Spannungen sind von der in Stufe 1 verstärkten Eingangsdifferenzspannung abhängig. Sie sind aber auch voneinander entkoppelt, da ihre Ströme voneinander unabhängig sind.


82

Wird der Stromfluß durch R4 zur Erzeugung eines "virtuellen Widerstandes" ausgewählt, so ergibt sich eine fehlerabhängige "Konstante", da die hier zu korrelierenden Signale über R4 eine geeignete Proportionalität aufweisen. Im Fehlerfall hat dies folgende Auswirkungen: Das Ausgangspotential ist von beiden Spannungen über R4 und R6 abhängig. Da die erste Schaltungsstufe, wie in Abschnitt 5.2 beschrieben, die Ströme durch die beiden Widerstände voneinander entkoppelt, wirkt sich ein Fehler nur auf einen der beiden Ströme aus.

Es ergibt sich somit: (5.37)

ana log_ out R 4 R6 R6 3 R6 3

R 4 R 4 R 4 4 R 6 1 4 5 1

6 2

U U U U R U R 11 1 1U U U R U U R R U1 1

R U

+= = + = + ⋅ = + ⋅

− − + ⋅

Das zu untersuchende Spannungsverhältnis ist vom Verhältnis der Ausgangspotentiale V1 (⇒ U1) und V2 (⇒ U2) der ersten Schaltungsstufe abhängig. Um zu einer Lösung zu gelangen, ist folgende Betrachtungsweise gewählt worden. Hierbei bildet VOffset das Referenzpotential für die verwendeten Spannungen ⇒ z.B. Upos_in = Vpos_in - Voffset:

Abb. 5-19: Erste Meßverstärkerstufe

Da nach Abschnitt 5.2 durch alle Widerstände dieser Stufe der gleiche Strom fließt, ergeben sich mit der obigen Abbildung folgende Gleichungen:

Adjust

d

RUI = (5.38)

'd1 1

UU U2

= + (5.39)

Ud =

Vpo

s_in

- V

neg_

in

U‘1

U‘2

UR1

UR2

2AdjustU

2AdjustU

2dU

2dV

U2

U1

VOffset


83

'1 1 12 2

= − ⋅ − ⋅ = − +

Adjust AdjustR R

U I I R I R (5.40)

'd2 2

UU U2

= + (5.41)

Adjust Adjust'2 2 2

R RU I I R I R

2 2

= ⋅ + ⋅ = +

(5.42)

⇓

Adjust

d RRUU 1

1 ⋅−= (5.43)

+⋅=

Adjustd R

RUU 22 1 (5.44)

2

1

2

1

RRR

UU

Adjust +−= (5.45)

Somit ergibt sich insgesamt eine konstante Testspannung:

log_ 3

4 4 5 1

6 2

11 .1 1

= + ⋅ =

+ + ⋅ +

ana out

R

Adjust

U R constU R R R

R R R

(5.46)

Als Bezugspotential zur Berechnung der Spannungen ist jeweils VOffset verwendet worden, daher sind die obigen Gleichungen ebenfalls vom Offset-Potential abhängig. Dieser Einfluß wird bei den weiteren Betrachtungen berücksichtigt. Da sich eine Division, wie in der obigen Gleichung 5.46 zwischen Uanalog_out und UR4 verwendet, schaltungstechnisch nicht direkt umsetzen läßt, kann die Division ersatzweise mit Hilfe der Funktion loge (= ln) durchgeführt werden:

( ) ( )4loglog. Reanalog_oute UUconst −= (5.47)

Eine Delogarithmierung kann entfallen, da die Größe der sich ergebenden "Konstanten" nicht relevant ist. Im Fehlerfall muß sich nach den obigen Gleichungen (5.46 und 5.47) eine andere "Konstante" als im fehlerfreien Fall ergeben. Wird nun ein Testfenster mit festen Grenzen um die "Konstante" im fehlerfreien Fall gelegt, so ergibt sich ein geeignetes Online-Testverfahren für den zuvor betrachteten Meßverstärker.

5.3.1 Offset-Korrektur

Eine Betrachtung der zuvor dargestellten Gleichungen (5.23, 5.24) zeigt, daß sich trotz positiver Eingangspotentiale ein negatives Ausgangspotential V2 an der ersten Stufe des Ver-stärkers einstellen kann. Das Meßverfahren impliziert eine mit der Meßgröße ansteigende Systemkennlinie. Daher muß das Ausgangspotential auch eine sich mit dem Meßwert


84

ändernde Charakteristik haben. Dies wiederum führt dazu, daß die vom Potentialverlauf abhängige Spannung UR4 innerhalb des Meßbereiches einen Nulldurchgang (V2 = 0V) aufweisen kann.

Weiterhin ist Uanalog_out = UR6 + UR4, wie in Abschnitt 5.2 gezeigt wurde, definitionsgemäß nicht vom Offsetpotential abhängig (Vanalog_out = Uanalog_out + VOffset). Der Nulldurchgang von Uanalog_out ist nur vom Nulldurchgang der Eingangsdifferenzspannung (Ud = 0V) aus der Brückenschaltung abhängig. Der Nulldurchgang stellt sich bei der Meßbrücke ein, wenn an beiden Eingängen das Abgleichpotential anliegt. Damit jedoch der "virtuelle Widerstand" durch die Division nach Gl. 5.46 berechnet werden kann, müssen Uanalog_out und UR4 einen gemeinsamen Nullpunkt haben. UR4 ist vom Offsetpotential abhängig und wird somit durch dessen Einfluß gegenüber Uanalog_out verschoben. Wird der Einfluß des Offsetpotentials auf UR4 jedoch kompensiert, so daß der Nulldurchgang dieser Spannung wieder auf den Nulldurchgang von Uanalog_out verschoben wird, so hat diese Abhängigkeit einen positiven Effekt. Ein Fehler in der Brückenschaltung läßt sich detektieren, wenn dieser zu einer Verschiebung der Abgleichspannung führt. In Abb. 5-20 wird diese Offset-Kompensation dargestellt.

Abb. 5-20: Nullpunktverschiebung zwischen den Testspannungen

Bei der eingestellten Abgleichspannung liegen die Nulldurchgänge von Uanalog_out und der von der Offsetspannung kompensierten Spannung UR4 in einem Punkt. Verschiebt sich nun das Abgleichpotential, so verschieben sich die Nulldurchgänge von Uanalog_out und UR4 unsymmetrisch. Dies ist darin begründet, daß sich die Offsetkompensation von UR4 auf das ursprünglich vorgesehene Abgleichpotential bezieht, das den Nulldurchgang für den Test im fehlerfreien Zustand vorgibt.

Im Folgenden sollen die dargestellten Aussagen mathematisch hergeleitet werden. Zusätzlich wird gezeigt, wie das Offsetpotential in die Spannungsgleichungen eingeht, um diesen Einfluß kompensieren zu können.

Für die Herleitung wird vorausgesetzt, daß

0)0(4 ==analog_outURU ist. (5.48)

Zur Berechnung des anzulegenden Offsetpotentials folgt aus Abschnitt 5.2:

( ) ( )6 64 42 1 2 Offset 1 Offset

3 5 6 3 5 6

R RR R0 U U V V V VR R R R R R

= ⋅ ⋅ − = ⋅ ⋅ − − − + +

(5.49)

[V]

Ud [V]

Uanalog_out

UR40

UR4, kompensiert

Division durch Null (ohne Offsetkompensation)


85

Hieraus ergibt sich das für den Test anzulegende Offsetpotential zu:

( ) ( )

165

6

010265

6

,

−+

−⋅+

===

RRR

VVRR

R

Vanalog_outanalog_out UU

TestOffset (5.50)

Da bei Uanalog_out = 0V der Nulldurchgang der zu messenden Differenzspannung vorliegt, ist:

( ) ( ) 00201 log_VVV

outanaanalog_out UU == == (5.51)

Somit ergibt sich in diesem Fall das für den Test anzulegende Offsetpotential zu:

0

65

6

0065

6

,

1V

RRR

VVRR

R

V TestOffset =−

+

−⋅+

= (5.52)

Das Offsetpotential entspricht dem Abgleichpotential der Sensorbrücke. Hieraus folgt, daß für eine korrekte Fehlererkennung entweder am Offset-Eingang das erforderliche Offsetpotential VOffset,Test angelegt werden muß oder ein beliebiges Offsetpotential zugelassen wird. Es ist dann im Fehlererkennungsnetzwerk eine Offsetkorrektur vorzunehmen.

Für den Fall, daß die angelegte Offsetspannung nicht der geforderten Offsetspannung ent-spricht, gilt:

OffsetTestOffset VV ≠, (5.53)

_ ,

4,

analog out korrigiertconst

R korrigiert

UV

U= (5.54)

Analog zu Gleichung 4.64 ist:

( ) ( )

644, 2, 1,

3 5 6

642 , 1 ,

3 5 6

= ⋅ ⋅ − +

= ⋅ ⋅ − − − +

R korrigiert korrigiert korrigiert

Offset Test Offset Test

RRU U UR R R

RR V V V VR R R

(5.55)

Hieraus ergibt sich nach Auflösung der Gleichung 5.55: (5.56)

R 4 R4

6 6 64 4 4R 4,korrigiert 2 1 Offset Korrektur

3 5 6 3 5 6 3 5 6

U Korrekturnetzwerk U

R R RR R RU V V 1 V 1 VR R R R R R R R R

= ⋅ − + ⋅ − ⋅ + ⋅ − ⋅ + + + 14444444444244444444443 1444442444443

Die korrigierte Ausgangsspannung setzt sich wie folgt zusammen:

korrigiertRkorrigiertRt,korrigieranalog_out UUU ,4,6 += (5.57)

( )( )6 6R6,korrigiert 2,korrigiert 2 Offset Korrektur

5 6 5 6

R RU U V V VR R R R

= ⋅ = ⋅ − ++ +

(5.58)

R 6

6 6R6,korrigiert 2 Korrektur

5 6 5 6

U

R RU U VR R R R

= ⋅ − ⋅+ +

1442443

(5.59)


86

Es ergibt sich nach Auflösen der Funktion 5.56 unter Einsetzen von 5.59 die korrigierte Ausgangsspannung.

R 6

6 6R6,korrigiert 2 Korrektur

5 6 5 6

U

R RU U VR R R R

= ⋅ − ⋅+ +

1442443

(5.60)

log_

analog_out

64 44 6

3 3 5 6

Korrekturnetzwerk U

1

= + + − + ⋅ ⋅ + 14243144444424444443ana out

R R Korrektur

Uanalog_out, korrigiert

RR RU U U VR R R R

(5.61)

OffsetTestOffsetKorrektur VVV −= , (5.62)

Die Gleichungen beschreiben, wie die Korrekturspannung vom Wert her in das Testnetzwerk eingefügt werden muß, um dem Anwender einer integrierten Lösung eine freie Wahl des Offsetpotentials für das Sensorsignal zu ermöglichen.

Unter der Annahme, daß für R3 bis R6 im Meßverstärker identische Widerstandswerte verwendet werden, ergibt sich vereinfacht:

64R4

3 5 6

1 U : 12

⋅ − ⋅ = ⋅ +

Korrektur KorrekturRRKorrekturnetzwerk V V

R R R (5.63)

64 4analog_out

3 3 5 6

U : 1 0

− + ⋅ ⋅ = + Korrektur

RR RKorrekturnetzwerk VR R R R

(5.64)

Es ist daher im dargestellten Beispiel nur die Spannung UR4 zu korrigieren.

Eine schaltungstechnische Reduktion ergibt sich, wenn die Korrekturspannung wie folgt festgelegt wird:

=

≠−

=

TestOffsetOffset

TestOffsetOffsetOffsetTestOffset

Korrektur

VV

VVVV

V

,

,,

für 0

für 2

(5.65)

5.3.2 Realisierungsaufwand im Vergleich zu anderen Verfahren

In diesem Abschnitt wird der Aufwand zur Realisierung des auf der Messung eines "virtuellen Widerstandes" basierenden Selbsttests abgeschätzt und mit dem Aufwand für ein anderes integrierbares Selbsttestverfahren verglichen.

Eine Alternative zu dem komparatorbasierten Online-Testverfahren stellt die Redundanz-prüfung [Gös93] dar, hierbei werden zwei Meßverstärker an eine Sensorbrücke angeschlossen. Mittels einer Differenzstufe wird aus den Systemantworten der beiden identisch aufgebauten Meßverstärkern die Differenz zwischen den voneinander unabhängigen Systemantworten gebildet (Abb. 3-6 in Abschnitt 3.4.2). Liegt die Differenz in einem, durch einen Komparator zu bestimmenden Bereich nahe Null, so kann die Schaltung als fehlerfrei betrachtet werden.


87

Für die Realisierung des Redundanztests ergibt sich ein schaltungstechnischer Mehraufwand von einem zusätzlichen Meßverstärker und einer Differenzstufe. Somit ergibt sich ein zusätz-licher Bedarf von beispielsweise fünf Operationsverstärkern. Diesem steht ein höherer Aufwand von insgesamt neun Operationsverstärkern für das zuvor vorgestellte Testverfahren gegenüber. Dieser ergibt sich aus den Differenzstufen, den Logarithmierern, der Impedanz-wandler-OPs und der Offsetkorrektur. Diesem schaltungstechnischen Nachteil des neu vorge-stellten Testverfahrens steht entgegen, daß sich aus anwendungstechnischer Sicht folgende Vorteile bei einer Verwendung des vorgeschlagenen Testverfahrens gegenüber dem Redundanzverfahren ergeben:

In Schaltungsapplikationen wird die selbsttestfähige integrierte Schaltung an eine Brücken-schaltung angeschlossen. Deren Ausgangssignal ist zu verstärken. Da diese Brücke beim Redundanztest an beide Meßverstärker angeschlossen wird, kann ein Fehler in der eigentlichen Brücke nicht detektiert werden, da beide Meßverstärker das gleiche fehlerbe-haftete Signal verarbeiten. Sie bilden aus dem Ausgangssignal eine identische Systemantwort und können somit nach der anschließenden Differenzbildung keinen Fehler detektieren. Im Gegensatz hierzu führt ein Fehler in der Sensorbrücke bei der Bildung des "virtuellen Widerstandes" zu einer detektierbaren Verstimmung der Abgleichspannung.

Zur besseren Anwendbarkeit ist gefordert, daß der Meßverstärker eine variable Verstärkung aufweisen soll, so daß die Schaltung ein Einstellen einer Verstärkung ermöglicht. Dieses bedingt bei Anwendung des Redundanzverfahrens nahezu identische Abgleichwiderstände. Aufgrund von bauteilbedingten Toleranzen müssen hierzu, um beide Verstärker abzugleichen, entweder ein Widerstand und ein Potentiometer verwendet werden oder beide Meßverstärker könnten alternativ über einen elektronischen Schalter abwechselnd an einem Abgleich-widerstand betrieben werden. Dies führt mit Schalter, Teststeuerung, Speicher und Takterzeugung nicht nur zu einem erheblich höheren Schaltungsaufwand und Flächenbedarf, sondern würde einen Onlinetest nur noch unter den in Abschnitt 5.1.3.2 dargestellten Randbedingungen ermöglichen. Zusätzlich müßten durch die getaktete Umschaltung we-sentlich mehr Randbedingungen beim Schaltungsentwurf wie z.B. Einschwingzeiten und Flankensteilheiten berücksichtigt werden.

Mit dem zuvor vorgestellten komparatorbasierten Selbsttestverfahren können die im Folgenden exemplarisch dargestellten Fehler detektiert werden:

1. Fehler in der Meßverstärkerschaltung, die dazu führen, daß der ähnliche Verlauf zwischen Uanalog_out und UR4 signifikant abweicht.

Abb. 5-21: Fehlertyp 1

⇒ Fehler

[V]

Ud [V]

Uanalog_out

UR4

[V]

Ud [V]

Uanalog_out

UR4

0 0


88

2. Fehler im Meßverstärker oder in der Brückenschaltung, die dazu führen, daß der Schnitt-punkt der beiden Spannungen Uanalog_out und UR4 aus dem Nullpunkt verschoben wird.

Abb. 5-22: Fehlertyp 2 3. Fehler im Test- und Korrekturnetzwerk, die dazu führen, daß die in Abschnitt 5.3.1

aufgeführten Berechnungen nicht mehr korrekt umgesetzt werden (Selbsttest des Tests).

4. Fehler die dazu führen, daß das Testsignal außerhalb eines zu tolerierenden Testfensters liegt (Änderungen des "virtuellen Widerstandes").

5.3.3 Schaltungseigenschaften des integrierbaren Meßverstärker

In den folgenden Abschnitten werden die Schaltungseigenschaften des selbsttestfähigen Meßverstärkers vorgestellt. Eine Darstellung der schaltungstechnischen Realisierung wird im Anhang (Abschnitt 8.3) aufgeführt, da sie für eine qualitative Analyse an dieser Stelle von untergeordneter Bedeutung ist. Wichtig, im Hinblick auf eine Toleranzbetrachtung, sind die folgenden Variationen und Abhängigkeiten.

5.3.3.1 Einfluß von Prozeßschwankungen

Wie in Abschnitt 5.1.2.4 berücksichtigt, unterliegt die Herstellung von integrierten Schal-tungen Prozeßvariationen, so daß die Schaltungen geringfügig unterschiedliche Funktiona-litäten nach der Herstellung des ICs aufweisen. Bei dem zugrunde gelegten Prozeß kann dies zu Toleranzen von bis zu ±20% gegenüber den regulären Werten führen. Diese Schwankungen wirken sich jedoch größtenteils auf alle Schaltungsteile gleichmäßig aus und sind lokal betrachtet nur minimal unterschiedlich. Da der Meßverstärker und die Testschaltung (bis zur Komparator-Stufe) differentiell und bezüglich der verstärkungs-bestimmenden Widerstände symmetrisch aufgebaut sind, kompensieren sich diese Toleranzen in der Schaltung weitestgehend. Dies gilt ebenfalls für Änderungen die durch Temperatur-schwankungen bedingt sind. Die Schaltungswiderstände wurden so dimensioniert, daß sich die Schaltungseigenschaften der verwendeten Operationsverstärker bei Änderungen der Widerstandswerte von ±20% nicht signifikant ändern.

⇒ Fehler

[V]

Ud [V]

Uanalog_out

UR4

[V]

Ud [V]

Uanalog_out

UR4

0 0


89

5.3.3.2 Abhängigkeit der Messung von der Versorgungsspannung

Die Versorgungsspannung ist aufgrund der Prozeßeigenschaften des verwendeten Prozesses auf max. ±2,5V beschränkt. Hieraus folgt, daß ohne zusätzlichen Schaltungsaufwand jeder Operationsverstärker in der Schaltung eine maximale Ausgangsspannung von weniger als ±2,5V zur Verfügung stellen kann. Dies ist insbesondere für die erste Schaltungsstufe des Meßverstärkers von Bedeutung, da sich hierdurch Einschränkungen für die Auswahl einer verwendbaren Sensorbrücke ergeben. Die Sensorbrücke wird hierbei jeweils mit einer fest-gelegten Spannung betrieben. In Abhängigkeit von dieser Spannung ergibt sich im Fall einer abgeglichenen Brücke ein identisches Potential (Abgleichpotential) an den beiden Meßpunkten der Brücke. Wie bereits in Anschnitt 5.3.1 dargestellt wird, bestimmt, unter Vernachlässigung des Offsetpotentials, dieses Abgleichpotential beim Meßverstärker den Nullpunkt der Systemkennlinie am Ausgang. Der weitere Verlauf der Systemkennlinie ist durch den Spannungshub der Brückenschaltung, festgelegt. Es ist hierbei zu beachten, daß, differentiell gemessen am Ausgang der ersten Schaltungsstufe, sich bei anliegender Abgleich-spannung ein Nullpunkt ergibt. Die beiden Operationsverstärker weisen jedoch ein von Null verschiedenes Ausgangspotential auf. Um dieses Verhalten zu verdeutlichen, sei ange-nommen, daß jeder der Operationsverstärker (siehe Anhang, Abschnitt 8.2) nach [Ahr97] in der ersten Stufe des Meßverstärkers wie ein einzelner nicht invertierender Verstärker in Ab-hängigkeit vom Abgleichwiderstand arbeitet. Er wird weiter angenommen, daß jeder Verstärker bereits durch die Verstärkung der Abgleichspannung an der Meßbrücke in Sättigung geraten kann. Die Meßbrücke und die dazugehörige Versorgungsspannung müssen daher so dimensioniert werden, daß die maximale Ausgangsspannung der Operations-verstärker der ersten Meßverstärkerstufe erst erreicht wird, wenn am Eingang des jeweiligen Operationsverstärker die Abgleichspannung plus den an diesem Knoten möglichen Spannungshub anliegt. Je höher die erlaubte Versorgungsspannung der Operationsverstärker gewählt werden kann, desto flexibler kann daher das System an einen Sensor angepaßt werden.

Detailliert dargestellt werden können die beschriebenen Zusammenhänge, indem an dieser Stelle noch einmal auf die Ausgangspotentiale der ersten Meßverstärkerstufe zurückgegriffen wird:

inposAdjust

innegAdjust

VR

RVR

RV _1

_1

1 1 ⋅−⋅

+= (5.66)

innegAdjust

inposAdjust

VR

RVR

RV _2

_2

2 1 ⋅−⋅

+= (5.67)

Die Eingangsspannungen setzen sich aus der Abgleichspannung und dem Spannungshub an der Meßbrücke zusammen:

posHubAbgleichinpos VVV __ += (5.68)

negHubAbgleichinneg VVV __ += (5.69)

Des Weiteren gilt beispielhaft für die Widerstände und Verstärkung:

1 2R R R= = (5.70)


90

AdjustRRconstA 21+== (5.71)

Hiermit ergeben sich somit bei der Dimensionierung der Meßbrücke und der zu wählenden Schaltungsverstärkung folgende, einzuhaltende Bedingungen:

( ) ( ) ( )max 1 Abgleich Hub _ neg Abgleich Hub _ posU V A V V 1 A V V> = ⋅ + + − ⋅ + (5.72)

( ) ( ) ( )max 2 Abgleich Hub _ pos Abgleich Hub _ negU V A V V 1 A V V> = ⋅ + + − ⋅ + (5.73)

5.3.4 Anpassung an Logikpegel Das System, welches zu Demonstrationszwecken der Testmethodik entwickelt worden ist, benötigt zusätzlich einen separaten +5V Eingang zur Erzeugung eines logikkompatiblen Aus-gangssignals (Errorflag). Eine Alternative zu der externen Lösung wäre die Integration eines Spannungswandlers, so daß der Meßverstärker in Spannungsbereichen ab 5V eingesetzt werden kann. Realisierungsvorschläge für DC/DC-Wandler sind unter anderen in [Tit93] zu finden und werden hier nicht weiter aufgeführt.

5.3.5 Fehlersimulation Die bisher in den Abschnitten 5.1.3.1, 5.1.3.2 und 5.1.3.3 vorgestellten Testverfahren setzten die Bedingung voraus, daß sich die Meßgröße innerhalb eines bestimmten Zeitfensters nur minimal ändert. Aufgrund der analogen Auswertung und der Kompensation des Einflusses der Meßgröße hat bei diesem Testverfahren das langsame Meßgrößenverhalten keinen relevanten Einfluß mehr auf das Testverhalten. Da in diesem Abschnitt der gleiche Typ von Sensoranwendungen untersucht wird, kann auch weiterhin angenommen werden, daß sich die Signaländerungen quasistatisch verhalten. Aus diesem Grund wurde bei den Simulationen zur Überprüfung der Testmethode auf AC-Analysen verzichtet. Die Verwendung von DC-Simulationen verkürzte die Simulationszeiten signifikant gegenüber den zu erwartenden Zeiten bei einer frequenzmäßigen Betrachtung des Übertragungsverhaltens.

Die Schaltung ist bezüglich ihrer Ansteuerung sehr flexibel, daher konnten nicht für alle möglichen Konstellationen der Parameter Fehlersimulationen durchgeführt werden, sondern es erfolgte eine Beschränkung der Untersuchungen auf zwei beispielhaft festgelegte Arbeits-punkte.

Tabelle 5-1: Rahmenbedingung für die Fehlersimulationen

Verstärkung A = 2

RAdjust 400kΩ

Vpos_in 0,25V ... 1,5V

Vneg_in 0,25V

Offsetspannung 0V

Korrekturspannung 125mV

simulierte Testkonstante (fehlerfrei)

1,214V

Verstärkung A = 100

RAdjust 4kΩ

Vpos_in 20mV ... 40mV

Vneg_in 20mV

Offsetspannung 0,5V

Korrekturspannung -240mV

simulierte Testkonstante (fehlerfrei)

753,86mV


91

Die einzelnen für die Simulationen verwendeten Fehlermodelle werden in den folgenden Unterabschnitten näher beschrieben, wobei jeweils exemplarisch folgende zwei Ansteue-rungsvarianten simuliert wurden:

Die in Tabelle 5-1 dargestellten Ansteuerungsvarianten sind in ihren Eigenschaften sehr unterschiedlich gewählt worden. Bei einer Versorgungsspannung von ±2,5V stellt eine Verstärkung von A = 100 einen relativ hohen Faktor dar, während A = 2, bei der Verwendung eines handelsüblichen Widerstandes zur Einstellung des Verstärkungsfaktors (externe Beschaltung), die untere Grenze darstellt.

Die Wahl des Offsetpotential von 0,5V bei einer Verstärkung von A = 100 und der Verzicht auf eine Offsetspannung bei A = 2 sollten zeigen, daß sich durch die Wahl der Offset-spannung keine Beeinflussung der Fehlererkennung ergibt.

Die Mittelpunkte der Testfenster zur Fehlererkennung wurden nicht auf die exakten Werte der simulierten, fehlerfreien Testkonstanten eingestellt, sondern wie bei einer realen Ansteuerung auf "gerundete" Werte. Die Simulationsergebnisse und somit die ermittelten Fehlererken-nungsraten sind daher nur für die hier angegebenen Bedingungen gültig.

Zum einen lassen sich alle Fehlerauswirkungen in einer Schaltung gleichwertig zusammen-fassen und in eine allgemeine Fehlererkennungsrate der simulierten Fehler zusammenrechnen. Zum anderen läßt sich über eine Fehlerklassifizierung zeigen, daß in einer Schaltung nicht alle Fehler gleich bewertet werden müssen. Hierzu werden für die weiteren Betrachtungen vier Fehlerklassen eingeführt:

1. kritische Fehler: Die Verstärkung des Sensorsignals wird beeinflußt und kann somit zu falschen Meßergebnissen am Ausgang des Meßverstärkers führen, wobei dann die Kennlinie im Fehlerfall von der Kennlinie im fehlerfreien Fall unterscheidbar ist. Diese Fehlerart ist hauptsächlich im Hauptsignalpfad des zu testenden Schaltungsteil (CUT) zu finden. Fehler die sich derart auswirken, sollten detektiert werden können.

2. nicht kritische Fehler: Dieses sind Fehler, welche die Hauptfunktionalität der Schaltung nicht beeinflussen, aber berücksichtigt werden müssen. Diese Fehler sind primär in der Testschaltung zu finden. In der hier vorgestellten Schaltungsstruktur handelt es sich um die Schaltungsteile zur Offsetkorrektur und zur Erzeugung der Testkonstanten. Führt ein nicht kritischer Fehler in der Testschaltung dazu, daß sich die Eigenschaften der Test-schaltung nur unwesentlich ändern, so kann dieser Fehler am Ausgang der Testschaltung unter Umständen nicht detektiert werden. Er beeinflußt allerdings nicht die Erkennung von kritischen Fehlern im Meßverstärker. Vergrößert sich der Fehler oder tritt ein weite-rer (detektierbarer) Fehler auf, so daß dies zu einer kritischen Fehlfunktion führt, so wird dies am Testausgang des Systems erkennbar. Der Fehler wird somit kritisch. Im Meßverstärker führt ein solcher Fehler zu einer Ausgangskennlinie, die von der fehlerfreien nicht unterschieden werden kann und somit die Hauptfunktionalität der Schaltung nicht beeinflußt.

3. tolerierbare Fehler: Es handelt sich hierbei um Fehler an Schaltungselementen, die keinen Einfluß auf die betrachteten Signale haben und deshalb nicht erkannt werden können. Sie beeinflussen die Funktion der Schaltung nicht. Dies sind beispielsweise Feh-ler in den Widerständen KOR10, KOR13, TR2, TR3 und KR15 (siehe Gesamtschaltung im Anhang, Abschnitt 8.3). Diese dienen zur Kompensation des Ruhestroms der Operations-verstärker und optimieren den Energieverbrauch der OPs. Ein Defekt dieser Widerstände hat in der Regel keinen Einfluß auf die Detektierbarkeit anderer Fehler oder auf die


92

Funktion des Meßverstärkers und kann deshalb bei der Berechnung der Fehler-erkennungsrate unberücksichtigt bleiben.

4. maskierende Fehler: Diese Fehler sind im Wesentlichen in der Ausgabestufe des Test-netzwerkes zu finden. Sie beeinflussen den Komparator derart, das entweder eine Ausgabe einer Fehlermeldung blockiert wird oder die Komparatorschwellen so verscho-ben werden, daß jede beliebe "Konstante" gültig ist. Diese Fehler können daher andere Fehler in der Schaltung maskieren. Aus diesem Grund wurde die Ausgabestufe der Test-schaltung, in Form eines Komparators, redundant ausgelegt. Trotz eines nicht detektierbaren Fehlers in einem der Komparatoren kann so ein anderer auftretender Fehler z.B. im Meßverstärker angezeigt werden. Mit dieser Schaltungsauslegung können Fehler, die zu einer Maskierung von anderen Fehlern führen, auf die vier Transistoren des nachgeschalteten NOR-Gatters beschränkt werden. Durch die Verwendung mehrerer Operationsverstärker im Komparator, die im wesentlichen zur einfachen äußeren Ansteuerung durch den Anwender dienen, ergeben sich hier im Vergleich zu weniger aufwendigeren Komparatoren viele (Transistor-) Fehler. Diese könen nicht erkannt werden. Die redundante Auslegung verhindert aber die Maskierung von anderen Fehlern. Diese maskierenden Fehler, die nicht detektiert werden können, da sie sich selbst maskieren, lassen sich also nicht umgehen. Sie verschlechtern die Fehlererkennungsrate mit steigender Komplexität der Fehlerausgabestufe erheblich. In der entworfenen Schaltung können zwar viele Fehler in den Komparatoren nicht detektiert werden, allerdings verhindern nur Fehler in den vier Transistoren des NOR-Gatters eine korrekte Funktion der Testschaltung.

Die obigen Betrachtungen zeigen, daß eine Zusammenfassung von nicht detektierbaren Fehlern zu einer Fehlererkennungsrate nicht unbedingt die Qualität einer den Test durch-führenden Schaltung beschreibt. Bei gleicher Fehlererkennungsrate zweier zu vergleichender Teststrukturen sollte z.B. diejenige als qualitativ höherwertig betrachtet werden, die z.B. aufgrund einer komplexeren Fehlerausgabestufe mehr kritische Fehler detektiert. Unter-schiedliche Realisierungen von ein und derselben Testmethode können diesbezüglich Differenzen aufweisen. Dieser Sachverhalt wird in Abschnitt 5.3.7 am Beispiel der Simu-lation von Transistorfehlern dargestellt.

5.3.6 Fehlermodelle Widerstandsfehler Zur Simulation von Widerstandsfehlern wurden zwei Fehlermodelle verwendet: Zum einen wurden katastrophale Fehler (Abschnitt 2.4.1) simuliert, indem die einzelnen Schaltungs-widerstände nacheinander durch 10MΩ und 1Ω Widerstände ersetzt wurden. Zum anderen wurden Abweichungsfehler beschrieben, indem die Schaltungswiderstände um ±20% variiert worden sind.

Zur Untersuchung der Eignung des vorgestellten analogen Selbsttestverfahrens sind die Feh-lersimulationen bei zwei verschiedenen Schaltungsansteuerungen durchgeführt worden (siehe Tabelle 5-1).


93

5.3.6.1 Fehlermodelle für Operationsverstärker (Transistorfehler) Dieses Fehlermodell weicht von dem Fehlermodell aus Abschnitt 2.4.1 ab. Es stellte sich für DC-Simulationen heraus, daß ein identisches Fehlverhalten simuliert werden kann, wenn entweder ein 10MΩ Widerstand in den Zweig zwischen dem Drain-Anschluß und Drain oder dem Source-Anschluß und Source geschaltet wird. Damit reduziert sich die Anzahl der simulierten Fehler je Transistor auf fünf.

Zur Simulation von Transistorfehlern in den Operationsverstärkern, werden folgende fünf mögliche Fehler an einem Transistor angenommen:

Abb. 5-23: Transistor - Fehlermodelle

1. Kurzschluß zwischen Drain und Source (1Ω Widerstand)

2. Kurzschluß zwischen Drain und Gate (1Ω Widerstand)

3. Kurzschluß zwischen Gate und Source (1Ω Widerstand)

4. Offener Transistorkanal (10MΩ Widerstand an Drain oder Source)

5. Offene Gate-Verbindung (10MΩ Widerstand am Transistorgate)

Die Funktionalität jedes Operationsverstärkers wird mit 30 Transistoren realisiert (siehe Anhang (Abschnitt 8.2)). Bei der Annahme von jeweils fünf möglichen Fehlern je Transistor ergibt dies 150 mögliche Fehler je OP. In den Fällen M18, M19, M20, M21, M24 und M25 entfallen aufgrund der Verbindung zwischen dem Kanalgebiet und dem Gate-Anschluß je zwei Kurzschlußfehler. Aus dem gleichen Grund sind vier Drain-Source Fehler mit Gate-Source Fehlern benachbarter Transistoren identisch. Bei den parallelen Transistorpaaren M9 & M11 und M10 & M12 entfällt jeweils einer der Kurzschlußfehler zwischen Drain und Source, da dieser mit dem des anderen Transistors redundant ist bzw. im Schaltungsdesign ein Kurzschluß vorgesehen ist. Auf diese Weise reduziert sich die Anzahl der zu berücksichtigen-den Fehler um 18 auf 132 je Operationsverstärker. Abzüglich der Treiberoperationsverstärker an den Schaltungsausgängen zur äußeren Entkopplung, die nicht in die realisierte Meß- und Testschaltung einbezogen werden, enthält die hier eingeführte Schaltung 18 Operations-

1Ω

1Ω

1Ω

10M

10M

Drain

Source

Gate


94

verstärker. Hieraus ergaben sich insgesamt 2376 zu simulierende Transistorfehler je Ansteuerungsvariante.

Ein Ansatz um die Anzahl der in der entwickelten Schaltung zu simulierenden Fehler zu minimieren, ist in [Zwo96] beschrieben. Zuerst sind Fehlersimulationen mit einem Operationsverstärker durchzuführen, um weitere redundante Fehlerauswirkungen zu suchen. Die Fehler werden hierbei jeweils in den Grundschaltungen eines OPs simuliert, die in der Gesamtschaltung eingesetzt werden. Bei den hier vorgestellten Untersuchungen sind dies nichtinvertierende Verstärker, (logarithmisch-) invertierende Verstärker, Impedanzwandler und Differenzverstärker. Eine signifikante Reduktion der Simulationen war bei dem hier untersuchten Meßsystem jedoch nicht festzustellen, so daß dieser Ansatz nicht weiter verfolgt wurde.

Die erste Stufe des Meßverstärkers ist hierbei jedoch hervorzuheben, da die Verstärkung über den Abgleichwiderstand flexibel einstellbar ist. Eine erste Reduktion der zu simulierenden Fehler ergibt sich aus den Transistoreigenschaften:

Bei Fehlern in Form eines offenen Gates,

Abb. 5-24: Gate - Unterbrechungsfehler

soll eine Unterbrechung am Gate-Anschluß angenommen werden, so daß ein Strom nur über das hochohmige Substrat zwischen Drain und Source fließen kann. Da ein MOS-Transistor-gate eine kapazitive Last darstellt, ist unter der Annahme quasistatischer Signaländerungen kein Fehler aufgrund eines Stromflusses an diesen Kapazitäten bemerkbar. Es ist daher festzustellen, daß alle hochohmigen Gate-Fehler bei einer DC–Simulation der fehlerfreien Kennlinie entsprechen und somit nicht detektierbar sind.

5.3.6.2 Auswertung der Fehlersimulationen Zur Auswertung der Fehlersimulationen wurden um den Mittelpunkt des Testfensters (1,2V bei einer Verstärkung von A = 2 und 750mV bei A = 100) im Abstand von ±25mV Kom-paratorgrenzen gelegt, die das Testfenster bilden. Um die zu erreichende Fehlererkennungs-rate der simulierten Fehler berechnen zu können, werden im Wesentlichen zwei Werte benötigt:

• Die Bereiche der simulierten Fehler, die innerhalb des Testfensters liegen und somit nicht erkannt werden können.

• Die Bereiche der nicht kritischen Fehler, die anhand des analysierten Signals nicht erkannt werden können, da sie mit dem des fehlerfreien Signals übereinstimmen.

10MΩ

Drain

Source

Gate


95

Im Folgenden werden jeweils zwei Ergebnisse angegeben:

• Die gesamte Erkennungsrate unter Berücksichtigung aller Fehler.

• Die Erkennungsrate ohne die aus der Simulation ermittelten nicht kritischen Fehler, also die Erkennungsrate der kritischen Fehler.

Nach den Abbildungen (Abb. 5-25 und Abb. 5-26) ergibt der Wert ∆Ud die Länge des Bereiches an, in dem ein Testsignal im Fehlerfall innerhalb des Testfensters liegt und somit nicht erkannt werden kann. Zur Ermittlung der nicht kritischen Fehler wird der Abstand ∆Vanalog_out des fehlerhaften Ausgangssignals Vanalog_out zum fehlerfreien Ausgangssignal betrachtet. Bei der dargestellten Auswertung gilt eine Fehlerauswirkung als nicht kritisch, wenn ∆Vanalog_out kleiner als ±2% vom Gesamtspannungshub des Ausgangssignals Vanalog_out ist. Im Fall von A = 2 entspricht dies ±40mV, sowie ±50mV im Fall von A = 100. Die Länge des Bereiches in dem diese Bedingung erfüllt ist, wird in den entsprechenden Abbildungen ebenfalls über ein ∆Ud in mV angegeben. Die jeweiligen Fehlererkennungsraten ergeben sich dann wie folgt:

1. Fehlererkennung gesamt: Der insgesamt zu erkennende Fehlerbereich ergibt sich aus der Multiplikation der Anzahl der jeweils betrachteten Fehler mit dem Eingangs-spannungshub (A=2: 1,25V und A=100: 20mV). Dieser Bereich entspricht einer Fehlererkennungsrate von 100%. Der nicht zu erkennende Bereich ergibt sich aus der Summe der einzelnen Fehlerbereiche ∆Ud, die innerhalb des Testfensters liegen. Bezogen auf den insgesamt zu erkennenden Fehlerbereich ergibt sich hieraus der Prozentsatz der nicht zu erkennenden Fehler und somit die Fehlererkennungsrate. Hierbei werden auch die redundanten und daher nicht simulierten Transistorfehler mit einbezogenen.

2. Erkennung kritischer Fehler: Unter der Annahme, daß Fehler, die sich nicht auf das Ausgangssignal des Meßverstärkers in der Betriebsphase auswirken nicht erkannt werden müssen, reduziert sich hier die Größe des Bereiches der zu erkennenden Fehler. Hierzu wird vom zu erkennenden Bereich, der für die Fehlererkennung insgesamt verwendet wird, die Summe der ∆Ud der nicht kritischen Fehler subtrahiert. Der reduzierte Bereich umfaßt daher die Summe der Bereiche aller kritischen Fehler und entspricht einer Erkennung kritischer Fehler von 100%. Bei der Auswertung sind nur noch alle Bereiche innerhalb des Testfensters zu summieren, deren Fehler im Bereich ihres ∆Ud kritisch sind. Hierzu müssen alle Bereiche ∆Ud der über Vanalog_out ermittelten nicht kritischen Fehler mit den Bereichen ∆Ud der über Vkonst nicht erkennbaren Fehler im Testfenster verglichen und ausgewertet werden. Hierbei werden wieder die redundanten und daher nicht simulierten Transistorfehler mit einbezogen.


96

Die ermittelten Werte, die zur Angabe einer Fehlererkennungsrate führten, ergaben sich wie folgt aus den Simulationen (V_TK_1 entspricht Vanalog_out siehe Anhang (Abschnitt 8.3):

Abb. 5-25: Testfenster (1,2V ± 25mV) mit nicht erkennbarem Fehlerbereich

Abb. 5-26: Ermittlung nicht kritischer Fehler

fehlerfreies Signal

Fehlersignal

∆Ud

1.225V 1.220V

1.210V 1.200V

1.190V

1.180V 1.175V

0.25V 0.40V 0.5V 0.80V 1.00V 1.20V 1.40V 1.50V Ud

Vanalog_out

∆Vanalog_out

Vanalog_out

2.5V 2.0V 1.5V

1.0V 0.5V 0.0V -0.5V

0.25V 0.40V 0.60V V_TK_1


97

5.3.6.3 Widerstandsfehler

Bei der Ansteuerungsvariante A = 100 ergibt sich ein zu erkennender Fehlerbereich von 16 20mV = 320 mV und bei A = 2 von 14 1,25V = 17,5V (Offset auf GND und Bedingungen siehe Abschnitt 5.3.6). Die aus den ausgewerteten Simulationen resultierenden Fehlerer-kennungsraten sind für alle Widerstandsfehler, die kritischen Fehler können alle detektiert werden, jeweils im Anschluß als Kreisdiagramme dargestellt.

Abb. 5-27: Fehlererkennung: Widerstandsfehler, A = 2

Abb. 5-28: Fehlererkennung: Widerstandsfehler, A = 100

Die Abweichungsfehler (Softfaults) in Abb. 5-27 und Abb. 5-28 beziehen sich auf die Vari-ation der Widerstandswerte um 20% bezüglich ihrer nominellen Werte.


98

5.3.7 Transistorfehler Nach den Ausführungen in Abschnitt 5.3.6.1 ergeben sich 114 mögliche Transistorfehler je OP (30 Drain-, 24 Drain-Gate-, 30 Drain-Source- und 30 Gate-Source-Fehler). Bei einem Eingangsspannungshub von 1,25V bei A=2 und 20mV bei A=100 ergibt sich also je OP ein zu erkennender Fehlerbereich von 114 1,25V = 142,50V bzw. 114 20mV = 2280mV. Für den gesamten Meßverstärker ergibt sich hieraus jeweils ein Fehlerbereich der viermal größer ist im Vergleich zum einzelnen Operationsverstärker.

Abb. 5-29: Fehlererkennung für Transistorfehler bei A = 2 und A = 100

Die Fehlersimulationen zeigten, daß einige Fehler am Ende der Kennlinie nicht detektiert werden konnten, da die fehlerfreie und fehlerbehaftete Kennlinie innerhalb der durch das Testfenster festgelegten Toleranzschwelle zusammenliefen. Dieses ist gegeben, wenn die fehlerbehaftete Kennlinie durch Begrenzungseffekte nahe der +2,5V Versorgungsspannung verlief und die fehlerfreie Kennlinie so ausgelegt wurde, daß sie in diesem Wertebereich endete. Dieses Verhalten läßt sich vermeiden, wenn für die fehlerfreie Sensorsignalkennlinie nicht der insgesamt mögliche Spannungshub ausgenutzt wird. Wird bei der hier verwendeten Versorgungsspannung z.B. nur bis +2,25V genutzt, so schränkt dies allerdings den Nutzbereich des Verstärkers ein. Es liegen dann aber die fehlerhafte Kennlinie und der obere Randbereich der fehlerfreien Sensorkennlinie weit genug auseinander, um die gewählte Komparatorschwelle überschreiten zu können.

Um mit den durchgeführten Simulationen das Verhalten der Gesamtschaltung mit der gewählten Dimensionierung abschätzen zu können, wurde eine Simulation über den ins-gesamt möglichen Spannungshub durchgeführt.

Die Auswertung zeigt, daß nicht alle kritischen Fehler detektiert werden können. Ein Teil dieser nicht erkannten Fehler resultiert aus Schnittpunkten der fehlerbehafteten Kennlinie mit der fehlerfreien Kennlinie. Ein kleiner Anteil der Fehlerkennlinie verläuft somit innerhalb des Testfensters. Andere kritische Fehler sind nicht zu erkennen, da sie die Schaltung nicht derart beeinflussen, wie es in Abschnitt 5.3.2 gefordert wird.

Nach Abb. 5-22 können Fehler nur dann sicher erkannt werden, wenn sich die Kennlinien der beiden zu analysierenden Spannungen Uanalog_out und UR4 im betrachteten Eingangsspannungs-


99

bereich (Veingang) schneiden. Kreuzen sich die Kennlinien außerhalb dieses Eingangs-spannungsbereiches, so kann dies dazu führen, daß der Fehler nicht erkannt wird. Fehler in den Operationsverstärkern der ersten Verstärkerstufe, insbesondere im Punkt U2 (siehe Anhang (Abschnitt 8.3)) können dazu führen, daß sich beide zu analysierenden Spannungen proportional verschieben. Obwohl Vanalog_out in diesem Fall von der fehlerfreien Kennlinie unterschieden werden kann, bleibt das Verhältnis zwischen Uanalog_out und UR4 weitestgehend konstant.

Die hohe Fehlererkennungsrate bei den Widerstandsfehlern belegt, daß der gebildete "virtu-elle Widerstand" mit dem Schaltungswiderstand verknüpft ist. Die nicht zu erkennenden Anteile entstehen hierbei ebenfalls durch die Schnittpunkte der Fehlerkennlinien mit der fehlerfreien Kennlinie. Wie in der folgenden Abbildung zu erkennen ist, stimmen die Schnittpunkte der fehlerbehafteten Testsignale mit der fehlerfreien Testkonstante (oben) und die Schnittpunkte der Fehlerkennlinie mit der fehlerfreien Kennlinie an Vanalog_out (unten) überein (siehe ritischen Fehler stark ändert.

Abb. 5-30).

Die Auswertungen der Fehlersimulationen zeigten, daß sich die Fehlererkennungsrate in Abhängigkeit von der Anzahl der nicht kritischen Fehler stark ändert.

Abb. 5-30: Schnittpunkte fehlerbehaftete und fehlerfreie Kennlinie

Dies stellt die Forderung nach der Minimierung dieser nicht kritischen Fehler auf. Diese kann z.B. erfüllt werden, indem statt des zugrunde gelegten Konzeptes für einen Operations-verstärker, ein anderes Schaltungsdesign gewählt wird. Bei diesem sollten möglichst alle Transistoren, unabhängig von der Ansteuerung des OPs, das Ausgangssignal mit beein-flussen. Dies würde begünstigen, daß sich am Operationsverstärkerausgang viele Fehler auswirken können. Der zugrunde gelegte OP bedingt durch seine symmetrische interne

Schnittpunkt

VKonst

Vanalog_out

Ueingang


100

Struktur viele nicht kritische Fehler, da er aus zwei symmetrischen Operationsverstärkerteilen besteht. Hierbei ist einer für positive Differenzsignale und einer für negative Differenzsignale am Eingang des Operationsverstärkers ausgelegt. Abhängig von der Ansteuerung werden daher Schaltungsteile teilweise nicht verwendet, so daß sie nicht kritische Fehler bedingen.

Zusammenfassend ergeben sich aus den Ergebnissen der Transistor- und der Widerstands-fehler-Simulationen folgende Fehlererkennungsraten:

Abb. 5-31: Fehlererkennung bei einer Verstärkung von A = 2

Abb. 5-32: Fehlererkennung bei einer Verstärkung von A = 100


101

5.3.8 Vergleich mit spannungsmessungsbasierten Testverfahren Zum Vergleich mit den Ergebnissen der zuvor vorgestellten Selbsttestmethode stehen die in [Wes00] ermittelten Fehlererkennungsraten für die vorgestellte Fenstermethode und die spezielle Add-Signatur aus [Dam98] zur Verfügung. Allerdings wurden dort nur Stuck-at-Widerstandsfehler berücksichtigt. Weiterhin ist im Fall der Add-Signatur (siehe Abschnitt 3.4.3.3) nur eine Abschätzung vorgenommen worden [Wes00]. Die Stimulierung führte zu re-sultierenden Systemantworten am Schaltungsausgang, die über die Add-Signatur ausgewertet werden. Im fehlerfreien Fall liefert die Add-Signatur den Wert "0". Dieser Wert resultiert nach [Wes00] sehr oft, wenn Fehler dazu führen, daß die Systemantworten auf beide Stimu-lierungen identisch sind oder die stimulierten Fehlerkennlinien symmetrisch zur fehlerfreien Kennlinie liegen. Die Fehlererkennung funktioniert daher nur, wenn Fehler nicht zu dem dargestellten Schaltungsverhalten führen. Die ermittelte Fehlererkennungsrate (nur Wider-standsfehler) ergab sich zu 37,5% aller simulierten Fehler. Die Fehlererkennungsrate bezüglich der Widerstandsfehler bei Verwendung der Fenstermethode wurde in [Wes00] mit 87,22% ermittelt. Bei höheren Verstärkungen (A ≥ 2) können mit der Fenstermethode Fehlererkennungsraten von fast 100% erreicht werden. Die betrachtete Schaltung wurde auf eine Verstärkung von A ≈ 1 eingestellt. Die Verstärkung des Meßverstärkers berechnet sich unter der Verwendung der Namensgebung aus Abschnitt 5.3.5 nach Gl. 5.74 wie folgt:

AdjustR

RRA 211 ++= (5.74)

Hierbei wurden in [Wes00] R1 = R2 = 1kΩ und RAdjust = 28,29kΩ ... 202,00kΩ (simuliert mit 49,5kΩ) für den Meßverstärker festgelegt. Die Stuck-at Fehler R1 (oder R2) = 1Ω oder RAdjust = 1MΩ ändern die Verstärkung im Vergleich zum fehlerfreien Fall nur geringfügig. Diese Fehler sind nach der in Abschnitt 5.3.5 eingeführten Fehlerklassifikation als nicht kritische Fehler zu betrachten. Für den in [Wes00] betrachteten Fall liegt die Erkennung von kritischen Fehlern daher bei nahezu 100% (Einschränkungen analog zu ritischen Fehler stark ändert.

Abb. 5-30). Die durch Simulationen ermittelte vergleichbare Fehlererkennungsrate von Widerstandsfehlern bei A = 2 betrug 99,22% und entspricht ungefähr der Fehlererkennungs-rate bei Verwendung der Fenstermethode. Allerdings treten die in Abschnitt 5.3 beschriebenen Einschränkungen in der Fehlererkennung bei Verwendung der Fenstermethode nicht auf, da hier das Ausgangssignal Vanalog_out direkt abgegriffen und digital ausgewertet wird. Während von der Add-Signatur eine geringere Fehlererkennungsrate zu erwarten ist, kann die Fenstermethode (abhängig vom erwarteten ∆T ⇒ Fenstergröße) eine höhere Fehlererkennungsrate der kritischen Fehler erreichen. Diese ist größer, als die von der Methode, die eine Generierung eines virtuellen Widerstandes verwendet. Allerdings bietet die entwickelte Testmethode des virtuellen Widerstandes, im dargestellten Anwendungsfall, die bereits in Abschnitt 5.3 dargelegten Vorteile gegenüber der Fenstermethode.

Alle bisher betrachteten Testmethoden werten eine Veränderung von Spannungspegeln zur Fehlererkennung aus. Alternativ hierzu werden nachfolgend auf Strommessungen basierende Testmethoden und ihre Eignung zum Test des vorgestellten Meßsystems dargestellt.

5.4 Strommessungsbasierte Testverfahren Die Strommessung (Idd-Messung) kann sowohl auf dem Chip mit BICS oder extern erfolgen. Ein Einsatz von BICS ermöglicht oftmals schnellere Strommessungen und die Meßergebnisse können genauer sein als bei der Verwendung eines externen Stromsensors. Bei der An-


102

wendung externer Stromsensoren können sich transiente Ströme und parasitäre Effekte stärker bemerkbar machen [Zim92].

Die Idd-Messung dient schwerpunktmäßig zum Detektieren von physikalischen Fehlern wie Gate-Oxid-Defekten bei Transistoren und Kurzschlüssen zwischen zwei Leitungsknoten bzw. offenen Gate-, Drain- und Source-Verbindungen bei MOS-Transistoren. Bedingt z.B. durch Elektronenmigration (siehe Abschnitt 2.1.2.2), sind diese bei den immer kleiner werdenden Strukturgrößen ein verbreitetes Problem. Wird in den nächsten Abschnitten der Begriff der Idd-Messung, bzw. den der Messung des Versorgungsstroms verwendet, so bezieht sich dieser nur auf den Versorgungsstrom des zuvor betrachteten Meßverstärkers ohne Berücksichtigung der Meßbrücke, es sei denn, es wird ausdrücklich angemerkt. Der Versorgungsstrom der Meßbrücke wurde nicht in die Idd-Messungen einbezogen, da er aufgrund der Dimen-sionierung der Meßbrücke wesentlich größer als der Versorgungsstrom der betrachteten Operationsverstärkers ist. Eventuelle Fehler im Meßverstärker werden durch den Meß-brückenstrom überlagert, so daß sie nur unzureichend detektiert werden können. Der Meßbrückenstrom kann nur in die Idd-Messung mit einbezogen werden, wenn die Meßbrücke hochohmig dimensioniert wird. Hochohmigere Meßbrückenwiderstände verringern den Strom durch die Brücke. Sie verändern aber auch die Linearisierung und die Ausgangsspannung der Meßbrücke. Um einen Vergleich zu den auf eine Spannungsmessung basierten Testverfahren gewährleisten zu können, ist die Schaltungsdimensionierung nicht verändert worden.

Schaltungsfehler in der Meßbrücke beeinflussen über die beiden Potentiale Vneg_in und Vpos_in den Arbeitsbereich des Meßverstärkers und können daher über den Versorgungsstrom mit detektiert werden. Die dargestellten Ergebnisse basieren auf Simulationen mit dem Schaltungssimulator HSPICE. Hierbei erfolgte die Fehlersimulation unter Annahme von Einzelfehlern durch eine Modellierung, die wie folgt zusammengefaßt werden kann:

• Kurzschlüsse zwischen zwei Knoten wurden mit einem Widerstand von 1Ω und offene Verbindungen mit einem Widerstand von 10MΩ modelliert.

• Bei der Simulation der Fehler im Temperatursensor werden nacheinander alle Schaltungs-widerstände (inkl. Meßbrücke) jeweils auf 1Ω und auf 10MΩ gesetzt.

Das zugrunde gelegte SPICE-Makromodell für den Operationsverstärker LM324/NS von National Semiconductors modelliert das Spannungsverhalten ausreichend genau, dies gilt allerdings nicht für das Stromverhalten (DC Simulation). Dieses ergab eine Vergleichs-messung an einem Versuchsaufbau, der als Referenz diente. Der Vergleich ergab, daß das Modell tendenziell identische Werte ergibt, jedoch die Absolutwerte erheblich voneinander abweichen. Zur Verbesserung der Qualität der Fehlersimulationen zur Untersuchung von strommessungsbasierten Testverfahren wurden diese, basierend auf einem Benchmark-Operationsverstärker [Kam97], doppelt ausgeführt. Es zeigte sich, daß die simulierten Mes-sungen des Versorgungsstromes für beide Operationsverstärker, dem LM324-NS und dem Benchmark-Operationsverstärker eine vergleichsweise identische Fehlererkennung er-möglichte.

5.4.1 Toleranzbetrachtung für strommessungsbasierte Testverfahren

Wie bei den spannungsmessungsbasierten Testverfahren sind auch bei der Untersuchung der Eignung der Versorgungsstromuntersuchung Toleranzen der Bauelemente bei den Simu-lationen zu berücksichtigen. In mehreren Simulationsreihen wurden die Schaltungstoleranzen der Widerstände im Bereich von 1% bis 20% variiert. Die Untersuchung der Ströme in der Schaltung, wie zum Beispiel des Versorgungsstroms, des Offset-Stroms und des Stroms der


103

ersten Verstärkerstufe ergab eine Stromabweichung, die sehr viel kleiner als ein Prozent des Nennstroms war. Die Konzeption des hier betrachteten Meßverstärkers kann daher als tolerant gegenüber den betrachteten Parameterabweichungen angesehen werden.

5.4.2 Iddq Test mit Sensorelement Ein generelles Problem beim Messen des Gesamtstromes Idd ist die relative Stromänderung beim Auftreten eines Fehlers. D.h. tritt ein Fehler in einer Schaltung auf, so muß er eine Stromabweichung im Prozentbereich bewirken, um mit relativ geringem Aufwand detektiert werden zu können. Dies kann bei größeren Schaltungen dazu führen, daß nur eine begrenzte Anzahl der Fehler detektiert werden kann. Es sei denn, die Schaltung wird in Funktionsblöcke separiert und jedem Funktionsblock ein Stromsensor zugefügt. Die Auflösungsschwelle von einem Prozent wurde aufgrund der in den Artikeln [She93], [Lee98] und [Hat98] vorgestellten Stromsensoren angesetzt.

In [Wes00] wird gezeigt, daß durch eine geeignete Wahl der Stimulierungsspannung an der Meßbrücke, die Fehlererkennungsrate, wie zuvor in Abschnitt 5.1.1 beschrieben, verbessert werden kann. Diese Methodik, der Ermittlung einer geeigneten Arbeitspunkteinstellung, kann auch auf den Idd-Test übertragen werden. Zur Ermittlung einer geeigneten Stimulierung wurde der Temperatursensor (siehe Abschnitt 5.1.1) jeweils bei -5°C, 22°C, 75°C und bei 105°C mit einer Spannung von 0V bis 2,55V (Brückenspannung) und mit allen untersuchten Schaltungs-fehlern simuliert.

Abb. 5-33: Idd Fehlersimulation bei Variation der Brückenspannung und bei –5°C und 105°C

Anschließend wurden die simulierten Stromverläufe für die unterschiedlichen Temperaturen und Schaltungsfehler überlagert. In Abb. 5-33 sind die Stromverläufe bei unterschiedlichen Umgebungstemperaturen für die fehlerfreien Simulationen separat gekennzeichnet sind.

Möglicher Stimulierungsbereich

Nennstrom bei 105°C ohne Schaltungsfehler

Nennstrom bei -5°C ohne Schaltungsfehler

I/A

U/V


104

Es ergibt sich hieraus ein möglicher Stimulierungsbereich, in dem die meisten simulierten Fehler detektierbar sind. Die Stimulierungsspannung wird so aus dem möglichen Stimu-lierungsbereich ausgewählt, daß die meisten Schaltungsfehler im betrachteten Meßintervall von 0°C bis 100°C außerhalb des "Gut-Bereichs" liegen. Dieser Bereich befindet sich zwischen den beiden eingezeichneten Geraden, welche die Stromverläufe im fehlerfreien Fall für den betrachteten Temperaturbereich markieren. Mit Hilfe eines Diskriminators konnte bei der Fehlerdetektion der Schaltungsfehler eine maximale Fehlererkennungsrate von 75% bei einer Stimulierungsspannung von VAnalog_in = 0,7V ermittelt werden.

Die Ergebnisse einer beispielhaften Fehlersimulation stellt Abb. 5-34 dar, bei der bei einer Brückenspannung von 0,9V 17 Fehler von 24 möglichen Widerstandsfehlern detektiert wer-den können. Dies entspricht einer Fehlererkennungsrate von 70,8%.

Abb. 5-34: Idd der Fehlersimulation bei einer Brückenspannung von 0,9V

Die Variation der Stimulierungsspannung an der Meßbrücke und die Verwendung eines Stromsensors im positiven Spannungsversorgungspfad der Schaltung ermöglicht eine Fehler-erkennungsrate von 75% (18 von 24 simulierten Fehler erkannt), bei einer Stimulierungs-spannung von V_Analog_in = 0,7V (siehe Abb. 5-4). Hierbei liegen die nicht zu erkennenden Fehler zum einen in der Meßbrücke (R1 = 1Ω, R1 = 10MΩ, R2 = 10MΩ, RPot1 = 1Ω) und zum anderen im Zweig der ersten Verstärkerstufe (R3 = 1Ω, R3 = 10MΩ, RPot2 = 10MΩ). Diese Fehlererkennungsrate liegt deutlich unterhalb der Fehlererkennungsrate der Fenstermethode von 87.2% [Fis00]. Eine Erhöhung der Fehlererkennungsrate ist u.a. durch die Verwendung eines zweiten Stromsensors (IBrücke) in der Meßbrücke möglich, der die vier Schaltungsfehler (offene Verbindungen) detektiert. Dies würde die Fehlererkennungsrate auf 87,5% (21 von 24 simulierte Fehler) erhöhen.

Zum verbesserten Messen des Gesamtstroms Idd wird in der Schaltung ein Stromknoten gesucht, bei dem Fehler eine relativ große Stromabweichung bewirken. In Abb. 5-34 ist zu erkennen, daß einige Fehler erkannt werden könnten, wenn das Stimulierungssignal nicht durch das Sensorsignal überlagert wäre. Es stellt sich aus dieser Abhängigkeit die Frage, wieso das Sensorelement während des Tests nicht durch einen Testwiderstand ersetzbar ist. Bei der Betrachtung des Versorgungsstromes kann es, so haben Simulationsreihen ergeben, nur sehr eingeschränkt mit getestet werden. Der Test bezieht sich hauptsächlich auf die

Detektierbare Schaltungs-fehler

Nicht detektierbare Schaltungs-fehler

Detektierbare Schaltungs-fehler

I/A

T/°C


105

übrigen Schaltungsteile (siehe [Wes00], [Dam98]). Problematisch bei der direkten Über-prüfung des Sensorelementes ist, daß der NTC-Widerstand nicht über eine elektrisch-physikalische Stimulierung angeregt werden kann. Treten beim NTC-Widerstand Fehlfunktionen auf, die den Widerstandswert im vorgesehenen Widerstandsbereich des NTC-Widerstandes halten, so kann der Fehler nicht detektiert werden. Im dargestellten Anwen-dungsbereich würde der Widerstandswert als entsprechender Temperaturwert interpretiert werden. Die Fehlfunktion ist erst zu erkennen, wenn der vorgesehene Widerstandsbereich über- oder unterschritten wird.

Die vorgestellte Fenstermethode kann diese Fehlfunktion erkennen, wenn sie dazu führt, daß die Ausgangsspannung des Meßsystems den vorgesehenen Wert über- oder unterschritten hat. Die Testmethode der Verwendung eines virtuellen Widerstandes kann diese Fehlfunktion ebenfalls erkennen, wenn sich die Abgleichspannung verschiebt (siehe Abschnitt 5.3.1).

Bei anderen Sensorarten tritt das Problem der fehlenden Stimulierungsmöglichkeit gegeben-enfalls nicht auf, da bei ihnen, wie zum Beispiel bei einigen kapazitiven Druck- oder Beschleunigungssensoren die Sensorstruktur auch als Aktor eingesetzt werden kann.

Im Folgenden wird ein Iddq-Testverfahren mit einem Testwiderstand und ohne Sensorelement vorgestellt, das der ungenügenden Testbarkeit des eigentlichen Sensorelementes Rechnung trägt.

5.4.3 Iddq-Test mit einem Testwiderstand

Mit den Ausführungen, aus dem vorherigen Abschnitt 5.4.2, kann belegt werden, daß über einen geeigneten Referenzwert und somit eine geeignete Wahl der Arbeitspunkteinstellung an der Meßbrücke die Fehlererkennung signifikant verbessert werden kann. Für die Unter-suchungen der Verstärkerschaltung ohne Meßbrücke wurde die Fragestellung untersucht, ob die Wahl des Widerstandswertes die Fehlererkennungsrate ähnlich beeinflußt, wie die Wahl der Referenzspannung bei den zuvor dargestellten Testverfahren. Um diese Frage zu klären, wurden Simulationen und Messungen an der realen Schaltung durchgeführt.

Um den Meßaufwand zu minimieren, ist der Sensorwiderstand bei einer Meßbrücken-spannung von 0,9V mit 10°C Schrittweite von 20°C bis 100°C erwärmt worden. Hierbei wird der Testwiderstand in dem realen Aufbau durch den NTC-Widerstandswert bei verschiedenen Temperaturen (diskrete Schritte) nachgebildet. Das Ergebnis verdeutlicht die Temperatur-abhängigkeit der Fehlererkennungsrate, wenn die Meßbrücke angeschlossen (Betriebsphase) bleibt. Die Resultate der Messung an der realen Schaltung sind in Tabelle 5-2 dargestellt.

Durch die Meßergebnisse in Tabelle 5-2 wird deutlich, daß die Wahl des Widerstandswertes die Fehlererkennungsrate signifikant beeinflußt. Schaltungsfehler werden als erkannt inter-pretiert, wenn ihr Fehlerstrom um mehr als ein Prozent vom Nennstrom Idd abweicht. Die nicht zu erkennenden Fehler sind jeweils grau in der Tabelle unterlegt. Drei Schaltungsfehler (R3 = R4 = R6 = 3Ω) wurden unabhängig von der Temperatur nicht erkannt. Sie sind daher auch mit einer geeigneten Wahl eines Testwiderstandes nicht zu detektieren. Bei den Temperaturen 22°C, 30°C und 50°C wurden 13 von 16 mögliche Fehler erkannt, wohingegen im restlichen Temperaturbereich die Fehlererkennung abnahm. Die Verwendung unterschiedlicher Widerstände von 3Ω oder 1Ω ist dadurch bedingt, daß für die in [Wes00] durchgeführten Untersuchungen zum Teil auf einen realisierten Schaltungsentwurf basieren.

Die Ursache für die Nichterkennung der angegebenen Fehler liegt in der sehr hohen Verstärkung des betrachteten Operationsverstärker. Bei der gewählten Schaltungs-dimensionierung ist die Verstärkung ausreichend, um den Ausgangspegel nachregeln zu


106

können, so daß die Fehler die Stromaufnahme der Schaltung nur unwesentlich beeinflußten. Die vorgegebene Schwelle von 1% wurde somit mehrfach nicht überschritten, obwohl Fehler in der Schaltung simuliert wurden.

22°C 30°C 40°C 50°C 60°C 70°C 80°C 90°C 100°C Schaltungs-

widerstände I in µA I in µA I in µA I in µA I in µA I in µA I in µA I in µA I in µA R1 = 3 Ω 1077 1077 1078 1078 979 1078 1080 1079 1079 R1 = 10MΩ 974 974 974 974 975 976 976 976 975 R2 = 3 Ω 1010 1013 1019 1024 1029 1031 1035 1038 1041 R2 = 10MΩ 1058 1048 1035 1022 1011 1008 1000 994 980 R3 = 3 Ω 1035 1026 1014 1002 992 986 981 977 976 R3 = 10MΩ 1277 1277 1277 1278 1279 1279 1279 1279 1278 R4 = 3 Ω 1037 1027 1015 1003 992 987 982 977 976 R4 = 10MΩ 1074 1071 1068 1065 1062 1061 1059 1057 1052 R5 = 3 Ω 1224 1215 1203 1192 1182 1177 1172 1163 1155 R5 = 10MΩ 974 974 974 975 975 976 976 976 975 R6 = 3 Ω 1039 1029 1016 1004 993 989 983 977 976 R6 = 10MΩ 961 961 962 962 962 963 963 964 963 R7 = 3 Ω 1003 993 981 1081 986 988 992 996 999 R7 = 10MΩ 1073 1063 1051 1040 929 1026 1017 1010 998 R8 = 3 Ω 1074 1064 1052 1045 1039 1036 1033 1026 1020 R8 = 10MΩ 1002 992 979 975 976 976 976 976 976 INenn in µA 1037 1028 1015 1003 990 987 980 976 975

Tabelle 5-2: Ermittlung des Testwiderstandes

Die im Weiteren dargestellten Ergebnisse basieren auf einem Testwiderstand von 1050Ω ≅ 22°C, der den NTC-Widerstand ersetzt. Dieser läßt nach Tabelle 5-2 eine maximale Fehlerer-kennungsrate erwarten. Eine Zusammenfassung der Simulationsergebnisse ist in Abb. 5-35 dargestellt.

Abb. 5-35: Iddq-Test mit einem Testwiderstand bei VAnalog_in = 0,9V

Detektierbare

Schaltungsfehler

Nicht detektierbare

Schaltungsfehler

Detektierbare

Schaltungsfehler

T/°C

I/A


107

In Tabelle 5-3 ist eine Übersicht der simulierten Schaltungsfehler dargestellt. Es werden die Iddq-Testergebnisse (Iddq-Strom ohne die Meßbrücke) bei der Simulation mit und ohne Sensor, sowie eine Vergleichssimulation mit einem Benchmark-Operationsverstärker (siehe Abb. 5-43) und den Meßergebnissen der realen Schaltung gegenübergestellt. Wie zuvor be-schrieben, können die simulierten Strommessungen des Spice-Modells für den OP LM324/NS nur als relative Werte für eine Tendenzbeurteilung berücksichtigt werden. Daher werden die Ergebnisse in Tabelle 5-3 mit denen des Benchmark-Operationsverstärkers verglichen.

Bei der Fehlerdetektion wird ein fehlerfreier Bereich festgelegt, in dem der Nennstrom liegt. Dieser legt die erlaubten Ober- und Untergrenzen fest. In diesem Bereich können keine Fehler detektiert werden, da sie, wie in dem vorherigen Abschnitt 5.3 beschrieben, maskiert werden. Die Auflösung des Stromsensors wurde hierbei auf 1% festgelegt, so daß bei einem Nennstrom von 2mA ein variabler Bereich (Detektionsbereich) von 2mA ± 20µA zugrunde gelegt wurde. Die Angabe "ohne Sensor" in Tabelle 5-3 bezieht sich auf den fehlenden Sensor in der Meßbrücke, da dieser mit einem Referenzwiderstand ersetzt wurde.

Bei dem Iddq-Test mit einem Sensorelement konnten 17 von 24 simulierten Fehlern, bei einer Meßbrückenspannung von 0,9V erkannt werden, so daß eine Fehlererkennungsrate von 70,8% erreicht wurde (reale Messung). Hierbei mußte der Detektionsbereich dreifach so groß gewählt werden, da das Sensorsignal das Stimulierungssignal überlagerte. Nachdem das Sensorelement durch einen Testwiderstand ersetzt wurde, konnte der Detektionsbereich auf den obigen Wert reduziert werden. Die obere und untere Begrenzung des Detektionsbereiches wird nur noch von dem Auflösungsvermögen des Stromsensors sowie von Toleranz-schwankungen der Bauelemente in der Sensorschaltung festgelegt. Hiermit konnte die Fehlererkennungsrate auf 91,7% erhöht werden, d.h. es konnten nur zwei von den 24 möglichen simulierten Fehlern nicht erkannt werden. Die beiden nicht erkannten Fehler sind zum einen der Widerstand R2 im hochohmigen Zustand und das Potentiometer Rpot1 im niederohmigen Zustand.

Zur Optimierung der Fehlererkennungsrate auf 100%, kann ein zusätzlicher BICS in dem Pfad eingebaut werden, der noch nicht sensitiv genug ist. Wie in der Tabelle 5-3 (grau markierte Felder) zu erkennen ist, ist z.B. der Strom der ersten Verstärkerstufe bzw., da die nicht detektierten Fehler in der Meßbrücke liegen, der Strom der Meßbrücke ergänzend zu messen.


108

Im Vergleich zu dem verwendeten Benchmark-Operationsverstärker führte das ungenau modellierte Stromverhalten des LM324/NS nur zu einer sehr unbefriedigenden Fehlererkennungsrate von nur 37,5% (9 von 24 Fehlern). Schaltungs-widerstände

(Brücke)

Iddq mit Sensor

Iddq ohne Sensor

Idd der ersten Ver-stärkerstufe ohne Sensor

Idd mit Bench-mark Opamp ohne Sensor

Idd der realen Sen-sorschaltung bei 22°C

R1 = 1 Ω 0 X X X X R1 = 10MΩ X X X X X R2 = 1 Ω X X X X X R2 = 10MΩ 0 0 X X X RPot1 = 1 Ω 0 0 X X X RPot1 = 10MΩ 0 X X X --

Schaltungs-widerstände

(Verstärker)

Iddq mit Sensor

Iddq ohne Sensor

I der ersten Ver-stärkerstufe ohne Sensor

Idd mit Bench-mark Opamp ohne Sensor

Idd der realen Sen-sorschaltung bei 22°C

R3 = 1 Ω 0 X 0 X 0 R3 = 10MΩ 0 X X X X R4 = 1 Ω 0 X 0 X 0 R4 = 10MΩ X X 0 X X R Pot2 = 1 Ω X X 0 0 X R Pot2 = 10MΩ 0 X 0 0 -- R5 = 1 Ω X X 0 X X R5 = 10MΩ X X 0 X X R6 = 1 Ω X X 0 X 0 R6 = 10MΩ X X 0 X X R7 = 1 Ω X X 0 X X R7 = 10MΩ X X 0 X X R8 = 1 Ω X X 0 X X R8 = 10MΩ X X 0 X X R9 = 1 Ω X X X X X R9 = 10MΩ X X 0 X -- RPot3 = 1Ω X X 0 X X RPot3 = 10MΩ X X X X --

Tabelle 5-3 : Iddq-Test Gegenüberstellung 0: nichterkannte Fehler; X: erkannte Fehler;

-- keine Messung durchgeführt


109

5.4.4 Testablauf mit einem Testwiderstand

Der Testablauf unter Verwendung eines Testwiderstandes kann schematisch wie folgt darge-stellt werden:

Abb. 5-36: Funktionaler Aufbau des Offline-Tests mit Testwiderstand

In Abb. 5-36 ist das Testkonzept des Temperatursensors mit einem Testwiderstand schema-tisch dargestellt. Das Testverfahren ist nach Abschnitt 3.4 den Offline-Testverfahren zugeord-net.

In der Betriebsphase des untersuchten Systems wird die Meßbrücke mit der maximalen Ver-sorgungsspannung von 2,55V angesteuert, so daß sich das Ausgangssignal im Temperatur-bereich von -5°C bis 105°C sich von 3,75V bis 1,75V ändert und nahezu die ganze Eingangsbitbreite des nachgeschalteten A/D-Wandlers [Wes00] ausgenutzt wird. Ein Total-ausfall des NTC-Sensorelementes führt dazu, daß die gewünschte Widerstandskennlinie des NTC-Widerstandes unter- oder überschritten wird. Der Fehler würde somit dazu führen, daß das Ausgangssignal der Sensorschaltung entweder größer als 3,75V bzw. kleiner als 1,75V wäre. Dieses führt zu markanten Ausgangswerten am Ausgang des A/D-Wandlers und ermöglicht so eine einfache Detektion des Fehlers in der Betriebsphase. Andere Schaltungs-fehler welche die Widerstände R2 bis R9 in der Temperatursensorschaltung betreffen werden bei dieser Wahl der Brückenspannung nur unzureichend erkannt (Tabelle 5-3). Zur Verbesserung der Fehlererkennungseigenschaften wird daher in periodischen Abständen die Sensorschaltung in den Test-Modus geschaltet.

Im Test-Modus wird für das Sensorelement mit Hilfe eines analogen Multiplexers ein Test-widerstand eingesetzt, so daß keine Überlagerung der physikalischen oder chemischen Meßgröße mit dem Stimulierungssignal auftritt. Gleichzeitig wird der Stromsensor und der Diskriminator aktiviert. Die Meßbrücke wird jetzt mit einer Stimulierungsspannung von 0,9V betrieben. In diesem Modus wird der Versorgungsstrom des Meßverstärkers gemessen und mit Hilfe eines Diskriminators (Abb. 5-40) ausgewertet. Wird ein Schaltungsfehler detektiert,

Meßgröße

Analoge Signalaufbereitung (z.B. Meßverstärker)

Vout A/D-Wandler

Stromsensor

I/U-WandlungDiskriminator

VoutOK

Sensor Test-widerstand

Analoger Multiplexer

Signatur- analyse

Te s t s t e ue r ung

Test-Modus ein/aus + Vref

Test-Modus ein/aus

DUT

analog digital


110

so schaltet der Diskriminator das Ausgangssignal der Sensorschaltung über einen Transistor auf 0 Volt bzw. auf Vdd, so daß die Auswertelogik den Fehler anhand der Signatur erkennen kann. In der Betriebsphase werden der Stromsensor und der Diskriminator wieder deaktiviert.

Mit dieser Testmethode ist eine Fehlererkennungsrate, bei dem vorgestellten Meßverstärker, von bis zu 91,7% erreichbar.

5.4.5 Zwischenspeicherung des letzten Meßwertes (Fenster-Methode)

Das Testverfahren der Zwischenspeicherung des letzten Meßwertes kann in zwei Phasen eingeteilt werden, zum einen in die Initialisierungsphase und zum anderen in die Online-Test-Phase (Fis01). Nach dem Einschalten des Sensorsystems erfolgt die Initialisierung, d.h. die Sensorschaltung wird auf Schaltungsfehler hin getestet. Zuerst wird wieder das Sensor-element mit Hilfe eines analogen Multiplexers durch einen Test-Widerstand ersetzt, um keine Überlagerung des Sensorsignals mit dem Stimulierungswert zu erhalten. Hierbei stellt sich ein konstantes Ausgangssignal ein, daß unabhängig vom Sensorsignal ist. Die Meßbrücke wird dabei, wie in Abschnitt 5.4.3 beschrieben mit einer Stimulierungsspannung von 0,9V betrieben. Es ist so eine Fehlererkennungsrate von 91,7% zu erreichen. Die Fehlerdetektion erfolgt in der Initialisierungsphase mit Hilfe der Idd-Messung. Sie ermöglicht eine bessere Fehlererkennungsrate im Vergleich zum fensterbasierten Test (siehe Abschnitt 5.1). Die Idd-Messung (ohne die Meßbrücke) wird durch einen Diskriminator (Abschnitt 5.4.5.2) mit vorher eingestellten Schwellwerten ausgewertet. Entspricht der Idd-Strom dem Erwartungs-wert, so wird die Sensorschaltung als betriebsbereit eingestuft und der analoge Multiplexer ersetzt den Test-Widerstand durch das Sensorelement. Detektiert der Diskriminator einen Schaltungsfehler, so wird das Ausgangssignal der Sensorschaltung auf Vdd oder Null-Volt geschaltet. Ist die Initialisierung als fehlerfrei bewertet abgeschlossen worden, so wird der aktuelle Ausgangswert gespeichert und mit dem nächsten Ausgangswert verglichen. Liegen beide Werte in einem bestimmten Bereich, hier zwischen Umin und Umax, so wird die Sensorschaltung als funktionstüchtig eingestuft. Im Speicher-Modus wird die Meßbrücke mit einer maximalen Spannung von 2,55V betrieben, so daß das Ausgangssignal der Sensor-schaltung die volle Eingangsbitbreite des nachgeschalteten A/D-Wandler ausnutzt (8Bit-A/D-Wandler aus [Win97]). Nach der Initialisierungsphase reduzierte sich die Fehler-erkennungsrate auf 87,5%, da drei simulierte Schaltungsfehler nicht mehr detektierbar sind (Abschnitt 5.4.3). Im Folgenden werden die Schaltungsteile (bipolar/CMOS) kurz vorgestellt, die für die Umsetzung dieses Testverfahrens notwendig sind.


111

5.4.5.1 Analoge Multiplexer

Abb. 5-37: Bipolarer Multiplexer Abb. 5-38: CMOS Multiplexer

In Abb. 5-37 ist ein einfacher analoger Multiplexer in Bipolartechnik dargestellt. Im Test-Mo-dus wird an dem Eingang "Test + und Test -" ein Signal mit der Wertigkeit "High" angelegt, so daß der Transistor Q1 sperrt und der Transistor Q2 leitend wird. Sobald Q2 leitend ist, wird der Testwiderstand aktiv. Während der Betriebsphase wird das Steuersignal auf "Low" gesetzt, dies aktiviert den NTC-Widerstand und deaktiviert den Testwiderstand. Im leitenden Zustand der Transistoren müssen die Bahnwiderstände mit berücksichtigt werden, was bei der hier betrachteten Brückenschaltung unproblematisch ist, da sie sich entsprechend abgleichen läßt.

Der in Abb. 5-38 dargestellte CMOS Multiplexer setzt sich aus zwei Transmission-Gatter (analoge Schalter) zusammen, die über Inverter angesteuert werden. Wird das Steuersignal S auf "High" gesetzt, so wird der Eingang A zu dem Ausgang Out durchgeschaltet. Ist S "Low" gesetzt, so wird der Eingang B an den Ausgang Out durchgeleitet. Einer von beiden Ein-gängen wird hierbei immer gesperrt, so daß die Multiplexerfunktion entsteht.

Ein Transmissionsgatter besteht aus zwei komplementären MOS-Transistoren (PMOS und NMOS) wie in

Abb. 5-39 dargestellt ist. Zur Ansteuerung wird Steuersignal S auch in negierter Form benötigt.

Abb. 5-39: Aufbau eines Transmissionsgatters

A

B

S Out

In

S

Out

S

+

-


112

5.4.5.2 Diskriminator

Der Diskriminator (Abb. 5-40) kann mit zwei Komparatoren und einem NAND-Gatter schaltungstechnisch realisiert werden.

Abb. 5-40 : Schaltbild eines Diskriminators Tabelle 5-4: Zustandstabelle Diskriminator

Die Komparatoren werden verwendet, um zwei unterschiedliche Schwellwerte detektieren zu können. Liegt der zu untersuchende Wert Vmes innerhalb des "fehlerfreien Bereichs" so ist der Ausgang des Diskriminators "low", ansonsten wird ein Fehler detektiert. Das Auflösungsver-mögen des Diskriminators ist dabei von der "slew rate" (Abb. 5-41) des Operationsverstärkers sowie vom NAND-Gatter abhängig. Dieses sind allgemeine Eigenschaften, die nicht vernach-lässigt sollten, auch wenn sich, wie in dem zuvor betrachten Einsatzgebiet, die Eingangsgröße nur langsam verändert.

Auslösebedingung: Vref-Range/2 < Vmes < Vref-Range/2 ⇒ V_ok = "low" (0V)

Fehlererkennung: sonst ⇒ V_ok = "high" (5V)

X1 X0 Vok

low low high

low high high

high low high

high high low

X0

X1


113

Abb. 5-41 : Schaltverhalten des Diskriminators ("slew rate")

Die minimale Breite des "fehlerfreien Bereichs" ist von den jeweiligen Schaltflanken der verwendeten Komponenten abhängig. Steilere Schaltflanken führen zu einer verbesserten Einhaltung der Schaltschwellen des Diskriminators.

5.4.6 Verknüpfung von strom- mit spannungsmessungsbasierten Testver-fahren

In Abschnitt 5.1 und 5.3 wurde die Spannung des Ausgangssignals genutzt, um das Sensor-system auf eventuelle funktionale Fehler hin zu überprüfen. Problematisch bei dieser Art von Untersuchung ist, daß nicht alle Fehler anhand des Ausgangssignals erkannt werden können. Die verbleibenden Fehler können dazu führen, daß das System einen zu großen Strom aufnimmt und so einen thermischen Defekt in den betroffenen Schaltungsteilen erleidet. Ist der Strom geringer als der Nennstrom und die Funktionalität der Schaltung weiterhin gegeben, so kann der Schaltungsfehler gegebenenfalls toleriert werden.

Zur besseren Analyse von Schaltungsfehlern, dem Erkennen von geduldeten Schaltungs-fehlern und zur Erhöhung der Fehlererkennungsrate wird/werden zusätzlich zum Ausgangs-spannungssignal der Gesamtstrom (Idd (Drain) und/oder Icc (Source)) bzw. Teilströme gemessen.

Die Nutzung einer Kreuz-Korrelations-Funktion zur Verknüpfung des Versorgungsstroms mit der Ausgangsspannung des Systems zu Testzwecken ist eine in [Sil95, Sil96] vorgestellte Methode zur Verbesserung und Vereinfachung des Testens von analogen Schaltungen. Sie kombiniert die Spannungswert- mit der Stromstärkenanalyse. In dynamischen Tests von

U/V

t

Vref-Range/2 < Vmes ⇒ X0 = "high"

Vref-Range/2 > Vmes ⇒ X0 = "low"

Vref+Range/2 < Vmes ⇒ X1 = "low"

Vref+Range/2 > Vmes ⇒ X1 = "high"

X0 (untere Schwelle)

X1 (obere Schwelle)

V_ok (Ausgangsspannung)

U/V

t

Vref + Range/2

Vref - Range/2

Vmes

X0X1 Vdd

V_ok


114

linearen Schaltungen und Systemen ist die Korrelationsfunktion in vielfältigen Bereichen erforscht worden. In der Nachrichtentechnik wird die Kreuz-Korrelation von Ein- und Ausgangsgröße genutzt, um z.B. die Impulsantwort einer Schaltung zu bestimmen. Das Ergebnis der Kreuz-Korrelation, angewendet auf das betrachtete Temperaturmeßsystem, von idd und vout reduziert die Weiterverarbeitung beider Größen auf nur eine Ausgabegröße. Durch den gleichzeitigen Strom- und Spannungstest minimiert sich zusätzlich die Testzeit im Vergleich zur Einzelmessung der beiden Größen.

Werden vout(t) und idd(t) als "fehlerfreie Antworten" und vFout(t) = vout(t) + d/dt(vout(t)) sowie

iFdd(t) = idd(t) + d idd(t) als fehlerbehaftete Antworten betrachtet, so ergibt sich die Kreuz-

Korrelation aus vFout(t) und iF

dd(t):

0

1( ) ( ) ( )× = ⋅ +∫T

F F F F

out dd out ddt t dt

Tv i v iτ τ (5.75)

0

1 ( ( ) ( )) ( ( ) ( ))T

out out dd ddt t t t dt

T v v i iτ τ= + ∂ ⋅ + + ∂ +∫ (5.76)

( ) ( ) ( ) ( )out dd out dd out dd out dd

xv i v i v i v iτ τ τ τ= × + ×∂ + ∂ + ∂ ×∂ (5.77)

Die Auflösung der Gleichung zeigt, daß die Kreuz-Korrelation drei Komponenten der Ab-weichungen von vout(t) and idd(t) enthält. Zusätzlich enthält die Funktion die fehlerfreie Antwort vout(t) ×idd(t).

Für eine Hardware Realisierung der Kreuz-Korrelation ist ein Multiplizierer anzuwenden, der eine gute Linearität und eine große Bandbreite besitzt, sowie in weiten Bereichen tempera-turstabil ist.

Abb. 5-42: Stromverhältnis Multiplizierer


115

4

Die Untersuchung verschiedener Konzepte für Multiplizierer zeigte, daß der in Abb. 5-42 dargestellte Multiplizier geeignete Eigenschaften zur Umsetzung eines Selbsttestverfahren auf Basis der Kreuzkorrelation besitzt. D.h. diese bipolare Schaltungskonzeption ist in weiten Bereichen temperaturstabil, linear und läßt Eingangsspannungen bis zu 5V zu.

5.4.7 Benchmark Operationsverstärker

Wie in Abschnitt 5.4 beschrieben, existierte für den Operationsverstärker LM324/NS kein SPICE-Modell auf der Transistorebene, sondern nur ein Macro-Modell. Da dieses Modell den Verlauf des Versorgungsstromes nur unzureichend beschreibt, ist auch bei diesen Unter-suchungen der Benchmark-OP als Referenzelement verwendet worden.

Mit Hilfe des Benchmark-Operationsverstärkers wurde das Verfahren der Kreuz-Korrelation, wie zuvor beschrieben, getestet. Hierbei wurde der Versorgungsstrom im positiven und im negativen Pfad der Versorgungsspannungen gemessen. Ausgehend von der Einzelfehleran-nahme sind "Stuck-at-Fehler" in der Schaltung implementiert worden Zusätzlich zur Versorgungsstrommessung erfolgte eine gleichzeitige Ausgangsspannungsüberwachung. Aus dem sich ergebenden Gesamtstrom Icc und der Ausgangsspannung wurde anschließend die Kreuz-Korrelation gebildet. Abb. 5-43 stellt den Aufbau des verwendeten Benchmark-Operationsverstärkers dar.

Abb. 5-43: Benchmark Operationsverstärker [Kam97]


116

5.4.7.1 Fehleranalyse Bei der Untersuchung des invertierend geschalteten Benchmark-Operationsverstärkers wur-den Einzelfehler in Form von Kurzschlüssen (Rsh...=1Ω) und offenen Verbindungen (Rop...=10MΩ) simuliert, wie in den nächsten beiden Tabellen (Tabelle 5-5 und Tabelle 5-6) dargestellt ist. Die Spannungsverstärkung wurde mit av = 10 gewählt und die Eingangs-spannung wurde linear von 1µV bis 1mV erhöht.

Die Verbindungen zwischen den Transistoren, die das Modell aus Abschnitt 2.4.2 nicht erfaßte, wurden ebenfalls auf Open- und Short-Fehler getestet.

In der folgenden Tabelle werden alle Kurzschlüsse zwischen den einzelnen Knoten des Benchmark-OPs und ihre Detektierbarkeit dargestellt. Die Angaben in der Spalte Kurzschluß kennzeichneten die simulierten fehlerhaften Verbindungen. Die Knotenbezeichnungen sind in Abb. 5-43 dargestellt.

X: Fehler erkannt 0: Fehler nicht erkannt

Kurzschluß Uout Idd Icc UXI Correlation


4 - Vdd 0 X X X 5 - Vdd X X X X 4 - Vcc 0 X X X 5 - Vcc X X X X 4 - 5 X X X X 5 - Vout X X X X

4 - Vout 0 X X X 5 - V+ X X X X 4 - V+ 0 X X X 5 - V- X X X X 4 - V- X X X X 5 - 1 X X X X 4 - 1 X X X X 5 - 2 X X X X 4 - 2 X X X X 5 - 3 X X X X 4 - 3 0 X X X 3 - Vdd X X X X

6 - Vdd 0 X 0 0 3 - Vcc X 0 X X V- - Vcc 0 0 X X 3 - Vout 0 0 X X



V- - Vout 0 0 0 X 3 - 1 X 0 X 0 V- - V+ 0 00 0 X 3 - 2 X 0 X X V- - 1 X 0 0 X 2 - Vdd X X X X V- - 2 X 0 0 X 2 - Vcc X X X X V- - 3 0 0 0 X 2 - Vout X 0 X X

2 - 1 X 0 X X

Tabelle 5-5: Kurzschlußfehler beim Benchmark-Operationsverstärker

Maximale Fehler: 34

Fehler erkannt: 1. Uout: 22 2. Idd: 21 3. Icc:27 4. UxICorrelation: 32

erkannte Fehler%maximale Fehler

=Fehlererkennung in : 1. 64,7% 2. 61,8% 3. 79,4% 4. 94,1%


117

In der folgenden Tabelle werden alle simulierten offenen Verbindungen zwischen den einzelnen Knoten des Benchmark-Operationsverstärkers und ihre Detektierbarkeit dargestellt.

X: Fehler erkannt o: Fehler nicht erkannt Offene Verbindung UxICorrelation Uout Idd M1Drain X X X M1Gate X X X M1Source X X X M2Drain X X X M2Gate X X X M2Source X X X M3Drain X X X M3Gate X X X M3Source X X X M5Drain X X X M5Gate X X X M5Source X X X M6Drain X X X M6Gate X X X M6Source X X X M7Drain X X X M7Gate 0 X 0 M7Source X X X M8Drain X X X M8Gate X X X M8Source X X X M9Drain X X X M9Gate X 0 X M9Source 0 0 X

Tabelle 5-6: offene Verbindungen beim Benchmark-Operationsverstärker

Maximale Fehler: 24

Fehler erkannt: 1. Uout: 22 2. Idd: 23 3. Icc:18 4. UxICorrelation: 22

erkannte Fehler%maximale Fehler

=Fehlererkennung in : 1. 91,7% 2. 95,8% 3. 75% 4. 91,7%

Wird hierzu vergleichend die fensterbasierte Methode aus Abschnitt 5.1 und 5.3, d.h. nur die Kontrolle des Verhaltens der Ausgangsspannung betrachtet, so ist eine Fehlererkennungsrate von 64,7% bei Kurzschlüssen und 91,7% bei offenen Verbindungen realisierbar. Im Vergleich dazu führt der Gesamtstrom-Test zu keinen wesentlich besseren Ergebnissen, d.h. bei den Kurzschlüssen wird eine Fehlererkennungsrate bei Idd von 61,8% und bei Icc von 79,4% erzielt. Bei offenen Verbindungen ist eine Fehlererkennungsrate durch die Messung des Stromes Idd von 95,8% und des Stromes Icc von 75% möglich.

Zur Erhöhung der Fehlererkennungsrate wurde die Fehlerdetektion von der fensterbasierten Testmethode und dem Idd-Test mit Hilfe der Kreuz-Korrelation, wie in Abschnitt 5.4.6


118

beschrieben, kombiniert. Als Resultat ergab sich für die Fehlerdetektion der Kurzschlüsse eine Fehlererkennungsrate von 94,1% und für die offenen Verbindungen von 91,7%.

Eine Zusammenfassung der beiden Tabellen (Tabelle 5-5 und Tabelle 5-6) ergibt, daß eine Fehlererkennungsrate beim fensterbasierten Test von 75,9%, beim Idd-Test von 75,9%, beim Icc-Test von 77,6% und bei der Kreuz-Korrelation von 96,6% erreicht werden kann.

5.4.7.2 Simulation bei Variation der Referenzspannung

Die gewonnenen Erkenntnisse, bei der Simulation des Benchmark-Operationsverstärkers, werden nachfolgend auf die Temperaturmeßschaltung übertragen. Problematisch bei der untersuchten Schaltung ist wieder, daß das Sensorsignal das Referenzsignal überlagert. Als Referenzspannung wurde Uref = 0,7V aus dem möglichen Stimulierungsbereich in Abschnitt 5.1.2.5 ausgewählt. Der Online-Test, erfolgte mit Hilfe des zuvor beschriebenen Diskri-minators. Der Diskriminator detektiert einen eingestellten Bereich, in dem die Kennlinie der fehlerfreien Schaltung liegt.

Für die dargestellten Simulationsergebnisse wurde eine weitere Referenzspannung aus dem möglichen Stimulierungsbereich ausgewählt, um den Einfluß einer anderen Referenzspan-nung (Uref = 0.9V) auf die Fehlererkennungsrate der Kreuz-Korrelation zu untersuchen.

X: Fehler erkannt 0: Fehler nicht erkannt Uref = 0,7V Uref = 0.9V

Test-Wider-stände

Idd Uout Correlation: Idd x Uout

Idd Uout Korrelation: Idd x Uout

R1 = 1Ω 0 0 0 0 0 0 R1 = 10MΩ X 0 X X X X R2 = 1Ω X X X X X X R2 = 10MΩ 0 0 0 0 0 0 RPot1= 1Ω 0 0 0 0 0 0 RPot1 = 10MΩ X X X 0 X X R3 = 1Ω 0 0 0 0 0 0 R3 = 10MΩ 0 0 X 0 0 X R4 = 1Ω X 0 0 0 0 0 R4 = 10MΩ X X X X X X RPot2 = 1Ω X X X X X X RPot2 = 10MΩ 0 0 0 0 0 0 R5 = 1Ω X X X X X X R5 = 10MΩ X X X X X X R6 = 1Ω X X X X X X R6 = 10MΩ X X X X X X R7 = 1Ω X X X X X X R7 = 10MΩ X X X X X X R8 = 1Ω X X X X X X R8 = 10MΩ X X X X X X R9 = 1Ω X X X X X X R9 = 10MΩ X X X X X X


119

Uref = 0,7V Uref = 0.9V

Test-Wider-stände

Idd Uout Correlation: Idd x Uout

Idd Uout Korrelation: Idd x Uout

RPot 3= 1Ω X X X X X X RPot 3 = 10MΩ X X X X X X

Tabelle 5-7: Kreuz-Korrelation mit Uref = 0,7V und Uref = 0,9V

Für Uref = 0,7V ergibt sich:

Maximale Fehler: 24

Fehler erkannt: 1. Uout: 16 2. Idd: 18 3. UxICorrelation: 18

_%_

=erkannte FehlerFehlererkennung inmaximale Fehler

: 1. 66% 2. 75% 3. 75%

Für Uref = 0,9V ergibt sich:

Maximale Fehler: 24

Fehler erkannt: 1. Uout: 17 2. Idd: 16 3. UxICorrelation: 18

_% =erkannte FehlerFehlererkennung inmaximale_Fehler

: 1. 70,8% 2. 66% 3. 75%

Durch die Erhöhung der Referenzspannung verschlechterte sich die Fehlererkennungsrate mittels der Stromdetektion und verbesserte sich bei der Ausgangsspannungsdetektion. Die Wahl der Referenzspannung an der Meßbrücke des Sensors bewirkte somit nur eine Ver-lagerung der Fehlerdetektion von der Strom- zur Ausgangsspannungserkennung. Bei beiden Referenzspannungswerten läßt sich eine identische Fehlererkennungsrate von 75% ermitteln.

Zusammenfassend kann festgestellt werden, daß der Einsatz der Kreuz-Korrelation als Testkonzept zur Verbesserung der Fehlererkennungsrate für die vorgestellte Temperatur-meßschaltung ist nicht zu empfehlen ist. Der zusätzliche Schaltungsaufwand für die Kreuz-Korrelation führt zu keiner verbesserten Fehlererkennung. Bereits mit einem Stromtest (z.B. Iddq-Test mit einem Testwiderstand) kann eine bessere Fehlererkennungsrate erreicht werden.


120

5.4.8 Vergleich der strommessungsbasierten Testkonzepte

(I-Sensor: Stromsensor) Verfahren /

Schaltungstyp Testbe-

triebsart Fehlerab-deckung

Strompfad / Spannung-

knoten

Test-wider-stand

Schaltungs-aufwand

Gesamtstrommessung mit aktiven Sensorelement

Online 75% bei 1 I-Sensor

87,5% bei 2 I-Sensoren

Idd

Idd + IBrücke

N I-Sensor + Diskriminator

Gesamtstrommessung mit einem Testwiderstand

Offline 91,7% Idd J I-Sensor + analoger Multiplexer + Testwiderstand +Diskriminator

Zwischenspeicherung des letzten Meßwertes

Online Initialisierung 91,7%

Speicher-betrieb 87,5%

Idd + Uout J I-Sensor + analoger Multiplexer + Testwiderstand + Diskriminator

Kreuz-Korrelation von Idd und Uout

Offline 75% Idd + Uout N I-Sensor + analoger Multiplizierer + Diskriminator

Tabelle 5-8: Übersicht der auf einer Strommessung basierenden Testkonzepte

Die Zusammenfassung der Ergebnisse der Messung des Versorgungsstromes und der Ver-knüpfung mit der Ausgangsspannung des Meßsystems zeigt, daß sowohl ein Online- oder Offline-Test realisierbar ist. Beide Testverfahren unterscheiden sich hinsichtlich der Fehlerer-kennungsrate nicht, so daß eine Auswahl des Testverfahrens von den Rahmenbedingungen abhängig gemacht werden sollte. Die Rahmenbedingungen betreffen die verfügbare Fläche, die Dynamik des Sensors und die Forderung nach einem Test in der Betriebsphase. Die Qualität des Testergebnisses wird hierbei von der Meßauflösung des Stromsensors mit beeinflußt.

5.4.9 Zusammenfassung der strommessungsbasierten Testverfahren

Für die Abschätzung, ob eine Versorgungsstrommessung bessere Fehlererkennungseigen-schaften in Hinblick auf einen Test von Sensorsystemen in der Betriebsphase besitzt, wurden vier Testkonzepte erstellt und überprüft. Das Ziel der durchgeführten Fehlersimulationen war es, eine verbesserte Fehlererkennung, im Vergleich zu den komparator- und spannungs-messungsbasierten Testverfahren, mit Hilfe der Strommessung zu erreichen. Die Tests wurden am Beispiel eines Temperatursensors (Abschnitt 5.1.1) durchgeführt.

Die entwickelten Testkonzepte erreichen, wie in der Tabelle 5-8 dargestellt, bei der aufwendigeren Idd-Strommessung mit zwei Stromsensoren eine Fehlererkennungsrate von


121

87.5% in der Betriebsphase. Eine bessere Eignung zum Test des untersuchten Sensorsystems im Vergleich zu den spannungsbasierten Testmethoden kann daher nicht festgestellt werden.

Die Methode der Kreuz-Korrelation (Abschnitt 5.4.6) zeigte keine verbesserten Testeigen-schaften. Es konnte bei aktivem Sensorelement eine Fehlererkennungsrate von nur 75% ermittelt werden. Die Ursache für dieses unbefriedigende Ergebnis liegt in der oftmals identi-schen Fehlererkennung für Schaltungsfehler beim fensterbasierten Ausgangsspannungstest und Versorgungsstromtest. Die Fähigkeit unterschiedliche Fehler detektieren zu können, stellt jedoch die wesentliche Voraussetzung einer verbesserten Fehlererkennung beim Einsatz der Kreuz-Korrelation als Testkonzept dar.

Eine Steigerung der Fehlererkennungsrate auf bis zu 91,7% läßt sich erzielen (Abschnitt 5.4.3), indem das Sensorelement in der Testphase durch einen Testwiderstand ersetzt wird. Dieses Verfahren hat den Vorteil, daß es den Einfluß des Sensors eliminiert, nachteilig ist jedoch, daß es kein Online-Testverfahren darstellt.

Bei dem Produktionstest und auch bei den Online- oder Offlinetests in der Betriebsphase kann durch einen Stromtest eine Schaltung als fehlerhaft bzw. als nicht funktionstüchtig eingestuft werden, sobald der detektierte Strom vom Nennstrom bzw. von einem vorgegebenen Toleranzbereich abweicht. Dies kann zu einer Fehlbewertung der Schaltung führen, da die Funktionalität der Schaltung trotz eines Schaltungsfehlers gegeben ist, wenn der Fehler zu keiner thermischen Überlastung der Schaltung führt. Als Maßnahme, die Anzahl der Fehlinterpretationen der Funktionstüchtigkeit einer Schaltung zu minimieren, bietet sich daher als Testkonzept die Methode der Kreuz-Korrelation an. Für das hier untersuchte Meßsystem ist sie aber, wie zuvor dargestellt, nicht geeignet.

5.4.10 Vergleich von BICS

In Tabelle 5-9 sind verschiedene BICS vergleichend gegenübergestellt worden. Hierbei soll besonders der Lösungsansatz, der in [Lee98] beschrieben ist, hervorgehoben werden. Dieser Stromsensor zeichnet sich durch seine geringe Anzahl an Transistoren, seine Möglichkeit Fehlerströme bis minimal 18µA zu messen und seine geringe Detektionszeit aus.

Eine Reduzierung der Chipfläche der Stromsensoren ist besonders wichtig, da je nach zu testender Schaltung teilweise mehr als nur ein Stromsensor integriert werden muß, um eine ausreichende Fehlererkennungsrate zu gewährleisten. Basierend auf den in [Lee98] dar-gestellten Ansatz ist im Rahmen dieser Dissertation ein neuartiger Stromsensor entwickelt worden, der ein verbessertes Temperaturverhalten besitzt. Zusätzlich bietet er durch die Definition einer zweiten Schaltschwelle eine erweiterte Komparatorfunktion (siehe 5.5). Das Schaltungskonzept wird im nachfolgenden Abschnitt vorgestellt und schließt die im Rahmen dieser Dissertation durchgeführten Arbeiten ab.


122

(Trs.: Transistoren; D: Diode; INV: Inverter; R: Widerstand; C: Kapazität; CM: Current-Modus; VM: Voltage-Modus; --: nicht verfügbar; ∆: 200µm x 200µm für jede Diode)

Stromsensor [Lee98] [Tan93] [Bro93] [She93] [Hsu93] [Mal92]

Technologie CMOS CMOS CMOS BiCMOS BiCMOS CMOS Design CM CM CM VM VM VM Versorgungs-Spannung

5V 12V/5V 5V 5V 5V/-5V 5V

Prozeß 0.8µm 0.8µm 1.2µm 2µm - 3µm Elemente 7Trs.+1INV 29Trs.+1R

+ 1C 25Trs.+2D 13Trs.+1D 19Trs.+2D 10Trs.+

2INV + 2NAND

Flächenbedarf 3600µm2 ≈10000µm2 -- 8294µm2 >80000µm2

mit ∆ --

Max IDD >3.5mA 1mA -- >3mA -- -- Min. Fehler Iddq 18µA 100µA 40µA 23µA 25µA -- Detektionszeit 1.65ns 16ns ≈20ns 2ns 100ns -- Kontroll-Pin 2 1 1 3 2 5 Ausgangs-Pin 1 1 1 2 1 1 Klasse Direkt Direkt Direkt Indirekt Indirekt Indirekt

Tabelle 5-9: Vergleich von verschiedenen BICS

5.5 Entwurf eines Stromsensors mit integrierter Komparator-funktion Basierend auf den in [Lee98] veröffentlichten Stromsensor ist ein Sensor entwickelt worden, der sich durch die Integration einer Komparatorfunktion und eine deutlich verbessertes Tem-peraturverhalten auszeichnet.

Abb. 5-44: Prinzipschaltbild des Iddq – Sensors

VDD

Test Test

CUT

Vref Imess


123

Weiterhin ist dieser Stromsensor durch die Wahl eines Testmodus für Offline-Tests konzipiert worden. Prinzipiell ist dieser Iddq-Sensor aber auch für eine permanente Überwachung des Stromverbrauchs geeignet. Es ist bei der Verwendung von MOS-Transistoren als Sensor-element zu beachten, daß sie nur bedingt für die Messung von größeren Stromstärken geeignet sind. Um den Spannungsabfall am Sensorelement zu reduzieren sind sehr große W/L-Verhältnisse zu wählen, damit der Bahnwiderstand des Sensorelementes niedrig bleibt.

Der in Abb. 5-44 dargestellte Stromsensor gibt keine absoluten Meßwerte aus, sondern er gibt nur zu erkennen, ob ein festgelegter Stromwert überschritten wird. Die Überschreitung eines festgelegten Stromwertes kann signalisiert werden, indem der Ausgang (N) der Schaltung auf einen Spannungswert nahe 0V gelegt wird. Bei einer Unterschreitung des festgelegten Stromwertes liegt am Ausgang (N) eine Spannungan, die in etwa der Versorgungsspannung entspricht. Dieser Stromsensor ist somit hinsichtlich der Realisierung eines Stromsensors mit komparatorbasierter Testauswertung geeignet.

Für die Verwendbarkeit eines Stromsensors in einem Sensorsystem wurde folgende Spezi-fikation als Eckdaten zu Grunde gelegt:

• Maximaler zu messender Strom 50 mA

• Auflösungsvermögen von wenigen µA

• Integrierte Testauswertung

• Linearer Meßbereich

• Hohe Temperaturunempfindlichkeit

Diese Forderungen sind weitestgehend erfüllbar, wenn daß in [Lee98] dargestellte Schaltungskonzept wie folgt modifiziert wird.

Anstelle eines Transistors wird ein Widerstand als Sensorelement verwendet. Um zwei Schwellen detektieren zu können ist eine Modifikation des Stromspiegels notwendig. Die Entscheidung, ob der gemessene Strom innerhalb eines festgelegten Sollbereiches liegt, bedingt die Verknüpfung der Ausgabewerte beider Stromspiegel mittels einer (Not a OR b)-Verknüpfung [Pol01]. Der umrahmte Bereich kennzeichnet die logische Verknüpfung der einzelnen Schwellen.

312.5mvdc

M21MbreakPL = 1.5uW = 20u

M18

MbreakPL = 167uW = 4u

R7

1


NOTa ORb

I1

I1 = 0madcT1 = 0I2 = 100madcT2 = 1us

M12

MbreakNL = 1.5u

W = 4u

0

M9

MbreakNL = 1.5uW = 40u


V1

0v acTRAN =

5v dc

M20

MbreakNL = 7uW = 4u


M11 MbreakNL = 1.5uW = 4u


M19

MbreakNL = 152uW = 4u


M17


M13

MbreakNL = 1.5uW = 4u M16


M1


M2MbreakNL = 1.5uW = 48u


R6

1


Abb. 5-45: Sensorschaltung mit Meß- und Auswerteeinheit


124

Der dargestellte Stromsensor erfüllt alle Bedingungen bis auf die Unempfindlichkeit gegen-über einem gegebenen Temperatureinfluß. Dieser Einfluß ist bedingt durch die Verwendung von Referenzgrößen, die selbst sehr stark temperaturabhängig sind. Diese Abhängigkeit und Kompensationsansätze zur Minimierung der Temperaturabhängigkeit des Stromsensors wer-den im folgenden Abschnitt beschrieben.

5.5.1 Temperatureffekte und Kompensationsansätze

Das Verhalten von MOS-Transistoren wird grundsätzlich auch von der Umgebungs-temperatur beeinflußt. Ursache hierfür ist die Temperaturabhängigkeit der effektiven Beweglichkeit µeff. Es wird zur Beschreibung die folgende Vereinfachung verwendet [Lau01]:

( ) ( )α

µµ−

⋅=

00 T

TTT (5.78)

mit T0: Raumtemperatur (300 K), T: Temperatur in Kelvin, 2..5,1≈α .

Hieraus folgt, daß eine beispielhafte Temperaturerhöhung um 100 °C eine Verringerung der Beweglichkeit und damit auch des Drain-Stroms um etwa 40% bedingt.

Die temperaturabhängige Schwellenspannung kann wie folgt beschrieben werden:

( ) ( ) ( ) TTT TTTVTV α⋅−+= 0000 , (5.79)

KmVTn /3...1 −−≈α für NMOS Si-Gate-Transistoren,

KmVTp /3...1 ++≈α für PMOS Si-Gate-Transistoren.

Der Drain-Strom ergibt sich wie folgt [Lau01]:

( )2

DSD n ox GS TO DS

VwI C V V Vl 2

′= ⋅µ ⋅ − ⋅ −

(5.80)

Die in Gl. 5.80 angegebenen Abhängigkeiten des Drain-Stromes beeinflussen den Wert von ID maßgebend.

In der in Abb. 5-45 dargestellten Stromsensorschaltung dient der Drain-Strom durch z.B. Transistor M9 als Referenzgröße. Der zuvor betrachtete Temperatureinfluß bestimmt daher erheblich die Meßgenauigkeit des zuvor beschriebenen Stromsensors.

Das Ergebnis einer Simulationsreihe (Abb. 5-46) bei variierender Temperatur (Schrittweite 10°C) in einem Bereich von -50°C (Symbol: []) bis +130 °C (Symbol: Y) zeigt den zuvor beschriebenen signifikanten Einfluß der Temperatur. Für die Simulationen sind hier abweichend zeitliche Anregungen gewählt worden, sie repräsentieren eine 1 Sekunde währende Rampenfunktion von 0mA bis 50 mA für den Versorgungsstrom (Imess).


125

Dargestellt wird die Stromquelle durch eine Referenzstromquelle, die zur Festlegung der Meßschwelle dient.

Abb. 5-46: Einfluß der Temperatur auf den Referenzstromverlauf

Der Einfluß der Temperatur auf den Drain-Strom beeinträchtigt die Genauigkeit des Meßfensters erheblich. Dies führt dazu, daß sich beide Schwellen, die den Rahmen des Fensters bilden, sehr stark verschieben (Abb. 5-47).

Abb. 5-47: Simulation des Sensors mit Imess: 0-50 mA

Diese Abhängigkeit erfordert eine geeignete Kompensation des Temperatureinflusses auf das Testfenster. Da eine Kompensation für alle Schaltungsteile ohne erheblichen Mehraufwand nicht möglich ist und die Verwendung von externen Referenzquellen nicht vorgesehen war, wurde ein Lösungsansatz gewählt, der den Temperatureinfluß nicht kompensiert, sondern alle für die Meß- und Auswertefunktion notwendigen Ströme weitestgehend einheitlich beeinflußt. Diese Modifikationen führen zu einer verbesserten Konstanz bei der Einhaltung der Lage des Testfensters. Diese Konstanz kann realisiert werden, indem alle Schaltungsteile, die für die Erzeugung der Referenzgrößen (Schwellen) notwendig sind, einen identischen Aufbau wie die eigentliche Meßanordnung besitzen.

Idd

t


126

M21

MbreakPL = 1.5uW = 4u

M15


M2


M24


M31


R2

1


R101

M33


M23


R1

1


M25


M6


M11

MbreakNL = 1.5u

W = 4u

M17


M32


R11

1

M37


M22


M28



R11

1

M5


M26


M38



M1


0

R151

M27


M36


M14


M35



R10

1

M19


M4

MbreakN

L = 1.5uW = 10u


V1

5v dc


NOTa ORb

I3

I1 = 0madcT1 = 0I2 = 50madcT2 = 1ms

M8


M3


M34


M13


M18


R1511

Abb. 5-48: Sensor mit identischen Baugruppen in Meß- und Auswerteschaltung

In Abb. 5-48 ist ein temperaturkompensierter Stromsensor abgebildet. Hierbei befindet sich rechts von der Auswertelogik die eigentliche Sensoreinheit, die aus einem Stromspiegel besteht. Die von ihr erzeugte Meßreferenz wird in den Stromkomparator links von der Aus-wertelogik (gestrichelter Rahmen) gespiegelt. Eine dem Meßteil entsprechende Schaltungs-anordnung ist in doppelter Ausführung unterhalb der Auswertelogik angeordnet. Analog wie beim Sensorelement, werden hier Referenzströme erzeugt. Diese sind jedoch nicht durch Messung des Versorgungsstromes, sondern durch fest eingestellte Widerstände bedingt. Diese beiden Referenzströme werden durch ergänzte Stromspiegelschaltungen in den Stromkom-parator links neben der Auswertelogik geleitet. Sie bilden dort die beiden Stromschwellen, die zur Fensterbildung benötigt werden.

Die Simulationsergebnisse in Abb. 5-49 zeigen eine sehr gute Kompensation des Temperatur-einflusses.

Abb. 5-49: Kompensierter Sensor, Imess: 0-50 mA

t

Imess

Vout t/s


127

Der Schaltungsmehraufwand kann verringert werden, wenn anstelle eines Referenzstromes zur Festlegung einer Detektionsschwelle eine Spannung verwendet wird. Die erzeugten Ströme, aus den von den Meßwert- und Schwellwertreferenzen gebildeten Schaltungsteilen, werden nicht mehr über Stromspiegelstufen einem Stromkomparator zugeführt. Der Stromkomparator kann so entfallen. Anstelle dessen wird ein Spannungskomparator mit zwei Schwelleneingängen und zwei Ausgängen eingesetzt. Dieser bildet zusammen mit der Auswertelogik einen Fensterdiskriminator.

Der Spannungskomparator, der bei diesem Konzept zum Einsatz kommt, besteht aus einem leicht modifizierten Differenzverstärker. Hierbei wird der vergleichende bzw. differenz-bildende Zweig doppelt ausgeführt. Für die neu entwickelte Schaltung eines Stromsensors mit integrierter Testauswertung ergibt sich somit folgende schematische Darstellung:

M16


M30


M13


I Mess

I1 = 49madcT1 = 0I2 = 51madcT2 = 1s

NOTa ORb

M2


R151

M4 MbreakPL = 64uW = 4u

M8MbreakNL = 3uW = 200u

M15MbreakPL = 3uW = 200u


M19



M25


M29





M9


R141

R61

M26


M1MbreakNL = 1.5uW = 48u

M29


M12

MbreakNL = 1.5u

W = 4u

R31


0

M27


M17MbreakNL = 3uW = 200u


V1

5v dc


R4

1



Abb. 5-50: Stromsensor mit Spannungsreferenzen


128

Die Simulationsergebnisse, unter identischen Randbedingungen, zeigen, daß sich eine Kom-pensation des Temperatureinflusses auch bei reduziertem Schaltungsaufwand durchführen läßt.

Abb. 5-51: Kompensierter spannungsgesteuerter Sensor, Imess: 0-50 mA

Eine Ausschnittsvergrößerung zeigt, daß der Temperatureinfluß zu einer Variation der Schwellen um 3,3 µA führt. Zur Darstellung der Auflösungsschwelle ist das Ausgabefenster des PSPICE-Simulators mit in die Graphik aufgenommen worden. Die dargestellte Variation der Schwellen markiert gleichzeitig auch die Meßauflösung des entwickelten Stromsensors.

.

Abb. 5-52: Ausschnittsvergrößerung zur Ermittlung der Detektionsschwellen

t

t/s

U/V

I/A

t

Vout

Imess

t/s


129

5.5.2 Zusammenfassung der Eigenschaften des neu entwickelten Strom-sensors

Im Rahmen der Untersuchung, ob die Beobachtung des Versorgungsstromes ein geeignetes Mittel zur Durchführung eines Tests in der Betriebsphase ist, wurde der hier vorgestellte Stromsensor entwickelt. Das in Abb. 5-50 vorgestellte Design ermöglicht die Messung eines maximalen Stromes von 50mA, bei einer minimalen Meßauflösung von etwa 3µA und einer ausgezeichneten Temperaturkonstanz im Bereich von -50°C bis +130°C.

Alle Aussagen, bezüglich der Leistungsfähigkeit, beziehen sich auf Simulationsergebnisse die mit dem Schaltungssimulator PSPICE durchgeführt wurden. Zugrunde gelegt wurde, wie zuvor genannt, ein CMOS 0,7µ-Prozeß und für die Simulation auf Transistorebene ein BSIM-3 Modell für diesen Prozeß. Leider konnte das Konzept des Stromsensors bisher nicht mit dieser Fertigungstechnologie verwirklicht werden, so daß keine real gemessenen Ergebnisse bezüglich der Temperaturkompensation und der Meßauflösung existieren.

6 ZUSAMMENFASSUNG

130

6 Zusammenfassung

Die Zielsetzung der vorliegenden Arbeit ist es, einen Überblick über bestehende Testmethodiken zu geben und neuartige Lösungsvorschläge für den Test von Sensorsystemen in der Betriebsphase aufzuzeigen. Die Entwicklung und Verbesserung in Bezug auf die Testeigenschaften und Anwend-barkeit war notwendig, da die bestehenden Konzepte teilweise unzureichende Fehlererkennungen gewährleisten. Hierbei ist es notwendig auf Spannungsmessungen basierende Methoden mit den-jenigen Testmethoden zu vergleichen die eine Strommessung als Testgrundlage verwenden.

Um die Zielsetzung dieser Arbeit, eine verbesserte Fehlererkennung zu ermöglichen, eingrenzen zu können, sind verschiedene Defekte dargestellt. Diese können in Bezug auf die hier betrachteten Systeme zu einem Fehlverhalten führen. Die Auswirkungen der vorgestellten Defekte und die Mo-dellierung dieser Auswirkungen schließt daran an.

Im Weiteren wird auf die Zuverlässigkeit und Ausfallmechanismen von integrierten Schaltungen eingegangen, wobei gängige Untersuchungsmethoden aufgezeigt werden. Es folgt eine Übersicht über die generelle Struktur eines intelligenten, integrierten Sensorsystems und welche Arten von Selbsttest- und Diagnoseverfahren für derartige Mikrosysteme eingesetzt werden können. Diese Methodiken können in Online- oder Offline-Testverfahren klassifiziert werden, wobei oftmals eine Trennung zwischen einer spannungs- oder strommäßigen Betrachtung vorgenommen wird. Eine Übersicht faßt aktuelle Lösungskonzepte zur Strommessung und Spannungsüberwachung zusam-men.

Basierend auf einem Testverfahren nach K. Damm [Dam98] wird ein Verfahren vorgestellt, welches den Einsatz dieses Selbsttestverfahrens vereinfacht. Hierfür wurde ein C++ Programm entwickelt, das die Anzahl der notwendigen Simulationen zur Ermittlung von Teststimulierungen auf ein Minimum reduziert. Dieses Werkzeug automatisiert die Festlegung geeigneter Stimu-lierungen über einen Referenzspannungsknoten weitestgehend. Die Anwendung dieses Programms zeigte aber sehr deutlich die Grenzen der Eignung des Testverfahrens für toleranzbehaftete Schaltungen. Toleranzbehaftete Schaltungen bilden die Basis für die neu entwickelten Selbsttest-verfahren.

Den Schwerpunkt dieser Dissertation bilden die beiden Fragestellungen, ob strommessungs- oder spannungsmessungsbasierte Testverfahren für einen Selbsttest eines integrierten Sensorsystems in der Betriebsphase geeignet sind. Und ob Online-Testverfahren generell zum Selbsttest von integrierten Sensorsystemen geeignet sind oder Offline-Testverfahren im Vergleich immer bessere Fehlererkennungsraten liefern.

Um diese Fragestellungen zu beantworten sind verschiedene komparatorbasierte Methodiken für Selbsttestverfahren entwickelt worden. Sie zeigen, daß ein Test in der Betriebsphase eines, in dieser Dissertation betrachteten, Temperaturmeßsystems generell möglich ist, auch wenn eine direkte Stimulierung des Sensorelementes nicht unterstützt wird. Für einen dieser Ansätze ist ein neuartiges Testkriterium (Fenstermethode) definiert worden, das einen zeitlichen Bezug zwischen nachfolgenden Meßwerten ausnutzt, um die Gültigkeit des aktuellen Meßwertes feststellen zu können. Ein weiteres neu entwickeltes Testverfahren benötigt zur Feststellung eines Fehlers nicht den Umweg über einen A/D-Wandler, da es keinen Testcontroller verwendet, der den Test steuert oder überwacht. Es handelt sich hierbei um ein analoges Online-Testverfahren, welches keine Taktsteuerung verwendet. Die Fehlererkennung basiert auf der Messung eines "virtuellen Widerstandes“.

Im Vergleich zu den auf Spannungsmessungen basierenden Testverfahren ist die Eignung der Überwachung des Versorgungsstromes eines Systems und zusätzlicher interner Ströme untersucht


131

worden. Es wurde festgestellt, daß die Stromuntersuchung gut geeignet ist, die Funktionsweise des Temperaturmeßsystems zu überwachen. Für beide Kategorien eines Tests (Online/Offline) sind Testmethodiken neu entwickelt worden, die einen Einsatz auch für andere Sensorsysteme ermöglichen. Hierbei ist ein besonderer Schwerpunkt auf die Testbarkeit des Sensorelementes, das in einer Meßbrückenschaltung angeordnet ist, gelegt worden. Die Testbarkeit des eigentlichen Sensors ist bei bisher bekannten Verfahren nicht gegeben.

Im Rahmen von Fehlersimulationen ist eine neuartige Klassifizierung von Fehlern eingeführt worden, die es ermöglicht Fehler differenzierter zu betrachten.

Ergänzend zu der Untersuchung der Eignung einer Versorgungsstromüberwachung als Testmethode ist ein temperaturkompensierter, hochauflösender Stromsensor entwickelt worden. Dieser bietet im Vergleich zu bisher veröffentlichten Konzepten eine integrierte Testauswertung an. Diese basiert auf einer komparatorbasierten Schwellenerkennung. Die Schwellenerkennung ermöglicht nicht nur das Überschreiten einer maximalen Stromschwelle zu überwachen, sondern auch die Erkennung einer signifikanten Unterschreitung des regulären Stromwertes. Beide Formen der Abweichung sind Auswirkungen von Schaltungsfehlern, wie umfangreiche durchgeführte Fehlersimulationen be-legen.

Die Ergebnisse zeigen, daß für das in dieser Dissertation betrachtete Temperaturmeßsystem ein Selbsttest in der Betriebsphase realisierbar ist. Hierbei zeigt sich, daß Offline-Testverfahren nicht prinzipiell zu einer besseren Fehlererkennung führen, obwohl sie den Einfluß des Sensorelementes auf den Meßverstärker eliminieren können. Mittels einer geeigneten Testauslegung sind gleich gute Testqualitäten auch bei Tests in der Betriebsphase zu erreichen. Eine bessere Eignung von strommessungsbasierten Testverfahren im Vergleich zu den spannungsmessungsbasierten Ver-fahren konnte nicht belegt werden. Beide Gruppen von Testverfahren sind daher für einen Selbsttest geeignet. Auch die Verknüpfung der Versorgungsstrommessung mit der Ausgangsspannungsmessung mittels einer Kreuzkorrelationsfunktion zeigte keine Verbessung der Fehlererkennung. Um den Aufwand für einen integrierten Selbsttest minimal zu halten, ist die Implementierung eines spannungs-messungs- oder strommessungsbasierten Testverfahrens für die hier untersuchte Schaltung ausreichend.

In zukünftigen Arbeiten wäre zu untersuchen, ob sich die vorgestellten Testmethodiken auch für andere Sensorsysteme bzw. Schaltungskonzepte, der hier betrachteten Verstärkerstufe, eignen. Eine schaltungstechnische Optimierung in Hinblick auf den Schaltungsaufwand des selbsttestfähigen Meßverstärkers und der davon abhängigen Testgüte wäre ebenfalls zu betrachten. Auch ist es denkbar die Umsetzung der Testmethodik zu optimieren, indem die aufwendigen Operationsver-stärkerstrukturen durch vereinfachte Verstärkerstrukturen ersetzt werden. Im Vordergrund der untersuchten Fragestellungen stand im Rahmen dieser Dissertation der Nachweis der Lösbarkeit der betrachteten Fragestellungen und nicht die Entwicklung von schaltungstechnisch optimierten Lösungskonzepten.

7 LITERATURANGABEN

132

7 Literaturangaben:

[Aai94] A. K. B. A’ain, A.H. Bratt, A.P. Dorey, "Testing Analogue Circuits by Power Supply Voltage Control”, Electronics Letters, Vol. 30, No. 3, pp. 214-215, 1994

[Ahr97] H. Ahrens, "Full-Custom Design eines breitbandigen, temperaturstabilen Operations-verstärkers", Projektarbeit ITEM, Universität Bremen, April 1997

[Alb88] M. Alba, "A System Approach to Smart-Sensors and Smart-Actuators Design”, Sensors and Actuators, Vol. SP-737, pp. 61-73, 1988

[AlQ95] M.A. Al-Qutayri, "Analogue Circuits Testing by a Supply Current Monitor”, IEEE Inter-national Mixed Signal Testing Workshop, Grenoble, France, pp.212-216, 1995

[Alc99] Alcatel Microelectronics 0.7 µm CMOS Library update, "Electrical Parameters CMOS 0.7 µm-C07MA-C07MD, DS13291, Revision 8, 09.04.1999

[All87] P. E. Allen, D. R. Holberg, "CMOS Analog Circuit Design", ed. By. Holt, Rinehart and Winston, 1987

[Ame87] E. A. Amerasekara, D. S. Campell, "Failure Mechanisms in Semiconductor Devices", John Wiley & Sons, Ney York, Chichester, Bisbaine, Toronto, Singapore, 1987

[Ara97] K. Arabi, B. Kaminska, "Efficient and Accurate Testing of Analog-to-Digital Converters Using Oscillation-Test Method”, ED&TC European Design and Test Conference, pp. 348-352, 1997

[Aug95] J.S. Augusto, C.B. Almeida, "Fully Automatic DC Fault Dictionary Construction and Test Nodes Selection for Analogue Fault Diagnosis", poster na ETC’95 (European Design and Test Conference), Paris, 1995

[Bak98] R.J. Baker.W. Li, D.E. Boyce, "CMOS Circuit Design, Layout, AND Simulation”, IEEE Press,New York, 1998

[Ban82] P. Banerjee, J.A. Abraham, "Fault Characterization of VLSI MOS Circuits", Proc. IEEE Int. Conf. Circuits and Computers, New York, pp. 564-568, 1982

[Bin94] R.J. Binns, D. Taylor, T.I. Pritchard, "Testing Linear Macros in Mixed-Signal Systems using Transient Response Testing and Dynamic Supply Current Monitoring”, Electronics Letters, Vol. 30, No. 15, pp. 1216-1217, 1994

[Bin96] R.J. Binns, D. Taylor, T.I. Pritchard, "Generating, Capturing and Processing Supply Current Signatures from Analogue Macros in Mixed-Signal ASICs”, Microelectronic Journal, Vol. 27, pp. 723-729, 1996

[Bir91] A. Birolini, "Qualität und Zuverlässigkeit technischer Systeme”, Springer Verlag, Berlin, 1991

[Bra93] A.H. Bratt, R.J. Harvey, A.P. Dorey, "Aspects of Current Reference Generation and Distribution for IDDx Pass/Fail Current Threshold Determination”, IEE Colloquium on "Mixed-Signal VLSI Test”, digest No 1993/240, pp. 3/1-8, 1993

[Bro93] B. D. Brown, R. D. Mcleod, "Built-in current mode circuit for IDDQ monitoring", Process Custom Integrated Circuit Conference, 1993, Page 30.6.1-30.6.4

[Che98] J. Chen, "Fault Modelling and Test Techniques for Analog and Mixed-Signal Circuits", Dissertation, University of Texas at Austin, 1998

7 LITERATURANGABEN

133

[Coo89] W.D. Cooper, "Elektrische Meßtechnik”, VCH Verlagsgesellschaft Weinheim, 1989

[Dam98] K. Damm, "Selbsttest integrierter Sensoren in der Betriebsphase mit den Schwerpunkten Signalübertragung und Signalverarbeitung", Dissertation Universität Bremen, 1998

[Dic78] H. K. Dicken, "What can happen to an IC in your System?”, Evaluation Engineering, pp. 36-40 Jul/Aug, pp. 46-67, 1978

[Edw80] D. G. Edwards, "Testing for MOS Circuits Failure Modes, Proceeding of International Test Conference, pp. 407-416, 1980

[Eig00] H. Eigler, "Mikrosensorik und Mikroelektronik, vom physikalischen Effekt zur Grund-struktur und zum Mikrosystem", expert-Verlag, Renningen, 2000

[Fis00] M. Fischell, D. Westphal, W. Anheier, "Neuer Ansatz zum Selbsttest integrierter Sensoren in der Betriebsphase", ITG-GMM Workshop Mikroelektronik für die Informationstechnik, Darm-stadt, 2000

[Fis01] M. Fischell, S. Latzel, W. Anheier, "Online/Offline Tests für integrierte Sensoren in der Betriebsphase", 13. ITG-GI-Gmm Workshop Testmethoden und Zuverlässigkeit von Schaltungen und Systemen", Miesbach, 2001

[Fis02] M. Fischell, D. Westphal, W. Anheier, "Entwurf eins selbsttestfähigen integrierbaren Meß-verstärkers für Sensoren", 14. ITG-GI-GMM Workshop Testmethoden und Zuverlässigkeit von Schaltungen und Systemen", Bad Herrenalb, 2002

[Fuh00] J. Fuhrmann, M. Fischell, "Untersuchung der Korrelationsmöglichkeiten zwischen Strom-messung und der Ausgangsspannung in einer analogen Schaltung zur Optimierung der Fehlerabdeckung", Studienarbeit ITEM Juni 2000

[Gal80] J. Galiay, Y. Crouzet, M. Vergniault, "Physical versus Logical Fault Models in MOS LSI Circuits, Impact on their Testability", IEEE Trans. Computers, Vol. C-29, No. 6, pp. 527-531, June 1980

[Gar94] J. W. Gardner, "Microsensors, Principles and Applications", John Wiley & Sons, Baffins Lane, Chichester West Sussex, 1994

[Gos90] K. Goser, "Großintegrationstechnik: Teil1: Vom Transistor zur Grundschaltung", Hüthig Verlag, Heidelberg, Seite 4, 1990

[Göp93] W. Göpel, "Sensors in Europe and ‘Eurosensors’: State-of-the-art and the Science in 1992”, Sensors and Actuators, H. 37-38, pp. 1-5, 1993

[Gös93] M. Gössel, S. Graf, "Error Detection Circuits”, McGraw-Hill International (UK) Limited, 1993

[Gra93] P. R. Gray, R. G. Meyer, "Analysis and Design of Analog Integrated Circuits", John Wiley & Sons, Inc. New York, Chichester, Bisbaine, Toronto, Singapore, 1993

[Hat98] A. A. Hatzopoulos, E. Iatrou, C. Katsaras, d. K. Papakostas, "Testing of analogue and mixed-signal circuits by using supply current measurements", IEE Proceedings circuits devices and systems, Vol. 145, No. 5, 1998

[Haw85] C.F. Hawkins, J. M. Soden, "Electrical characteristics and testing considerations for gate oxide shorts in CMOS ICs" Proceeding of International Test Conference, pp. 544-555, 1985

[Hei98] U. Heiden, "Elektrik + Elektronik: Herausforderung für den Automobilbau", GME Fachtagung, p. 5-13, 1998

7 LITERATURANGABEN

134

[Hur98] S.L. Hurst, "VLSI Testing – digital and mixed analogue/digital techniques”, IEE Circuits, Devices and System Series 9, The Institution of Electrical Engineers, London, 1998

[Hsu93] C. W. Hsue, C. J. Lin, "Built-in current sensor for IDDQ test in CMOS", Proceedings International Test Conference, Page 635-641, 1993

[Ill00] M. Illing, J. Marek, "Mikrosensoren für intelligente Systeme im Kraftfahrzeug", F&M, Nr. 108, Carl Hanser Verlag, München, pp. 78-80, 2000

[Kal95] E. Kaltalioglu, "Defektorientierter Test für integrierte analoge Schaltungen. Bestimmung der Fehlermenge für Teilschaltungen in MOS Technik unter Berücksichtigung von Entwurfsregeln", Dissertation Universität Hannover, 1995

[Kam97] B. Kaminska, K. Arabi, I. Bell, u.a., "Analog and Mixed-Signal Benchmark Circuits-First Release", International Test Conference, Washington, USA, pp. 191-199, 1997

[Kil99] Y. Kilic, M. Zwolinski, "Testing Analog Circuits by Supply Voltage Variation and Supply Current Monitoring”, IEEE Custom Integrated Circuits Conference, pp. 155-158, 1999

[Kol95] V. Kolarik, S. Mir, M. Lubazewski, u.a., "Analog Checkers with absolute and Relative Tolerances”, IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Vol. 14, No. 5, pp. 607-612, 1995

[Lau01] R. Laur, "Vorlesungsscript Integrierte Schaltungen I", Universität Bremen, 2001

[Lec99] A. Lechner, A. Richardson, B. Hermes, "Reconfiguration-Based Built-In Self-Test for Analogue Front-End Circuits”, 5th IEEE International Mixed Signal Testing Workshop, 1999

[Lee97] E.K.F. Lee, "Reconfigurable Data Converter as a Building Block for Mixed-Signal Test”, Europead Design & Test Conference, CD-ROM Version, 1997

[Lee98] Kuen-Jong Lee, Jing-Jou Tang, "A Built-in Current Sensor Based on Current-Mode Design", IEEE Transactions on circuit and system II, "Analog and digital signal processing, Vol.45, No. 1, 1998

[Lin98] W. M. Lindermeir, T.J. Vogels, H.E. Graeb, "Analog Test Design with IDD Measurements for the Detection of Parametric and Catastrophic Faults”, IEEE Design Automation and Test in Europe (DATE), pp. 822-827, 1998

[Lub95] M. Lubazewski, V. Kolarik, S. Mir, u.a., "Mixed-Signal Circuits and Boards for HIGH Safety Applications, ED&TC, 1995

[Mai98] Y. Maidon, Y. Deval, H. Manhaeve, "Off Chip Monitors and Built In Current Sensors for Analogue and Mixed Testing", IEEE International Workshop on IDDQ Testing, 1998, Page 59-63

[Mal84] W. Maly, F.J. Ferguson, J.P. Shen, "Systematic characterization of physical defects for faults analysis of MOS IC cells, Proceeding of International Test Conference, pp. 390-399, 1984

[Mal85] W. Maly, "Modeling of lithography related yield losses for CAD of VLSI circuits," IEEE Trans. Computer-Aided Design, vol. CAD-4, no. 3, pp. 161-177, July 1985

[Mal87a] W. Maly, M.E. Thomas, J.D. Chinn, u.a. "Double-bridge Test Structures for the Evaluation of Type, Size and Density of Spot Defects", Research Report No. CMUCAD-87-2, Carnegie-Mellon University, Feb. 1987

[Mal87b] W. Maly, "Realistic fault modelling for VLSI testing, "24th ACM/IEEE Design Automation Conference, pp. 173-180, 1987

7 LITERATURANGABEN

135

[Mal88] W. Maly, W. Moore, A. Strojwas, "Yield Loss Mechanisms and Defect Tolerance" in "Desing for Yield" edited by W. Moore, W.Maly, A. Strojwas, Pub. Adam Hilger, Bristol and Boston, 1988

[Mal92] Wojciech Maly and Marek Patyra, "Build-in Current Testing", IEEE Journal of solid-state circuits, Vol. 27, No. 3, 1992

[Man99] H. Manhaeve, J. Verfaillie, B. Straka, J.P. Cornil, "Application of Supply Current Testing to Analogue Circuits, Toward a structural Analogue Test Methodologie?!”, ETW European Test Workshop, pp. 51-56, 1999

[Mar95] J. Marek, Mikrosystemtechnik im Kfz, GME-Fachbericht 15, Mikroelektronik, Vorträge der GME-Tagung, Baden-Baden, pp.291-300, 1995

[Mar97] C. Márta, V. Székely, M. Renez, u.a., "Self-Checking Current Output Temperature Sensor for DFT”, 3rd IEEE International On-Line Testing Workshop, Crete, Greece, Session 4, 4.2, 1997

[Mai98] Y. Maidon, Y. Deval, H. Manhaeve, "Off Chip Monitors and Built In Current Sensors for Analogue and Mixed Testing", IEEE International Workshop on IDDQ Testing, 1998, Page 59-63

[Möl95] M. Möllendorf, "Mikromechanische Komponenten und Systeme", Mikroelektronik, 3, Sonderbeilage Mikrotechniken, pp. 8-9, 1995

[Mei91] A. Meixner, W. Maly, "Fault Modelling for the Testing of Mixed Integrated Circuits", Proc. Int. Test Conf. pp. 564-572, 1991

[Mid85] S. Middelhoek, A.C. Hoogerwerf, "Smart Sensors: When and Where?", Sensors and Actuators, Vol. 8, No. 1, pp.39-48, 1985

[Mil00] O. Mildenberger, "Einführung in die Mikrosystemtechnik- Grundlagen und Praxisbei-spiele", Vieweg Verlag, Braunschweig/Wiesbaden, 2000

[Naj88] N. Najafi, K.W. Clayton, "IEEE Solid-State Sensor and Actuators Workshop", pp.76-79, 1988

[Olb94] T. Olbrich, A.M. Richardson, D.A. Bradley, "BIST & Diagnosis in Safety Critical Microsystems using Reliability Indicators”, 5th European Symposium on reliability of Electron Devices, Failure Physics and Analysis, pp. 575-580, 1994

[OLB94A] T. Olbrich, D. Bradley, A. Richardson, "Self-Test and Diagnosis for SMART Sensors in Automotive Applications”, IEE Colloquium on Automotive Sensors, S. 3/1-3/4, 1994

[Ohl96a] M.J. Ohletz, "L2RFM – Local Layout Realistic Faults Mapping Scheme for Analogue Integrated Circuits, Custom Integrated Circuits Conference, pp.475-478, 1996

[Ohl96b] M.J. Ohletz, "Realistic Faults Mapping Scheme for the Fault Simulation of Integrated Analogue CMOS Circuits", IEEE International Test Conference, pp.776-785, 1996

[Ohl89] M.J. Ohletz, "Selbsttest monolithischer analog-digitaler Schaltungen, Dissertation Universität Hannover, 1989

[Oss00] A. Osseiran, "IEEE1149.4 Analog and Mixed-Signal Test Bus Standard”, European Test Workshop, pp. 119-123, 2000

[Pan97] Chen-Yang Pan, "Built-In Self-Test and Fault Simulation for Analog/Mixed-Signal Circuits”, Dissertation, University of California, 1997

[Pec01] I. Pecuh, M. Margala, V. Stopjaková, "Low-Voltage Low-Power CMOS Current Monitor”, International Journal of Electronics, Vol. 88, No. 10, pp. 1117-1129, 2001

[Per92] P. Pernards, "Digitaltechnik", Hüthig Verlag, Heidelberg, S. 25-26, 1992

7 LITERATURANGABEN

136

[Pol89] E. Pollino, "Microelectronic Reliability", Volume II, Integrity Assessment and Assurance, Pub. Artech House, INC. 1989

[Pol01] P. Pollok, M. Fischell, "Entwurf eines Built-In Current Sensors (BICS) mit eigener Testaus-wertung für Mixed-Signal Schaltungen", Diplomarbeit Universität Bremen, 2001

[Por95] J. Porazanec, T. Volek, G. Taylor, "Analogue Test in Frequency and Time Domains", IEEE International Mixed Signal Testing Workshop, Grenoble, France, 1995

[Qin00] G. Qin, A. Ge, F.-Y. Wang, "On-Board Fault Diagnosis System Development of Auto-mated Mechanical Transmission”, World Automotive Congress FISITA, Seoul, Korea, 2000

[Res97] R. Rees, "What is Wear & Wearout”, IEEE Transactions on Reliability, Vol. 46, No. 2, p. 163, 1997

[Ren01] C. Renz, M. Fischell, "Entwicklung eines Testcontrollers für eine analoge selbsttestfähige Temperaturmeßschaltung”, Studienarbeit, Universität Bremen, 2001

[Ric95] A. Richardson, T. Olbrich, V. Liberali, u.a., "Design-For-Test Strategies for Analogue and Mixed-Signal Integrated Circuits”, 38th. Mid-West Symposium, Rio-de-Janerio, Brazil, Aug. 1995

[Ric95a] A. Richardson, A. Bratt, I. Baturne, "The aplication of Iddx Test Strategies in Analogue and Mixed Signal IC's”, IEEE International Mixed Signal Testing Workshop, Grenoble, France, pp.206-211, 1995

[Rob93] M. Robert, J.M. Rivière, J.L. Noizette, "Smart Sensors in Flexible Manufacturing Systems”, Sensors and Actuators, H. 37-38, S. 239-246, 1993

[Ros01] R.J. Ross, C. Boit, D. Staab, "Microelectronics Failure Analysis”, ASM International, Ohio, USA, 2001

[She85] J.P. Shen, W. Maly, F.J. Ferguson, "Inductive Fault Analysis of MOS Integrated Circuits", IEEE Design and Test, Vol. 2, pp. 13-26, Dec. 1985

[She93] Tung-Li Shen, James C. Daly, Jien-Chung Lo, "A 2-ns detection time, 2-µm CMOS Built-in current sensing circuit", IEEE Journal of solid-state circuits, Vol. 28, No. 1, 1993

[Sch91] G. Schumicki, P. Seegebrecht, "Prozeßtechnologie - Fertigungsverfahren für integrierte MOS-Schaltungen", Buchreihe Mikroelektronik, Springer-Verlag Berlin Heidelberg, 1991

[Sch95] H. Schaumburg, "Werkstoffe und Bauelemente der Elektrotechnik 8, Sensoranwen-dungen", Teubner 1995

[Sch94] E.Schrüfer, "Elektrische Meßtechnik", Carl Hanser Verlag, München, 1994

[Sed92] R. Sedgewick, "Algorithmen in C++", Addison-Wesley 1992

[Seg94] J. Segura, M. Roca, D. Mateo , A. Rubio, "Built-in dynamic current sensor circuit for digital VLSI CMOS testing", Electronics letters, Vol. 30, No. 20, 1994

[Sen99] "Mikrosystemtechnik, große Fortschritte, kaum sichtbar", Sensor Magazin, No. 4, 03.1999, pp. 32

[Sil95] J.Machado da Silva, J.Silva Matos, I. M. Bell and G. E. Taylor, "Cross-correlation between iDD and vOUT signals for testing analogue circuits.", Electronics Letters, Vol. 31, No. 19, 14th September 1995, pp. 1617-1618

[Sil96] J.Machado da Silva, J.Silva Matos, "Evaluation of iDD/vout Cross-Correlation for Mixed Current/Voltage Testing of Analogue and Mixed-Signal Circuits", IEEE, 1996

7 LITERATURANGABEN

137

[Sta83] C. Stapper, F. Armstrong, K. Saji, "Integrated Circuit Yield Statistic", Proc. IEEE, Vol. 71,No. 4, pp.453-470, April 1983

[Sto97] V. Stopjakovà, H. Manhaeve, "CCII+ Current Conveyor Based BIC Monitor for IDDQ Testing of Complex CMOS Circuits", ED&TC ‘97, Page 226-269, 1997

[Str97] C. Stroud, P. Karunaratna, E. Bradley, "Digital Components for Built-In Self-Test of Analog Circuits”, Tenth Annual IEEE International ASIC Conference and Exhibit, pp. 111-115, 1997

[Tan93] J. J. Tang, K. J. Lee, B. D. Liu, "A real time Iddq testing scheme using current conveyor technique", 5th Int. Symp. on IC Technology, Systems and Application, 1993, Page 348-352

[Tan95] A.H. Taner, J.E. Brignell, "Aspects of intelligent Sensor Reconfiguration”, Sensors & Actuators A, 1995, Quelle, www.ecs.soton.uk/publications/rj/1994/transduc/taner/aspects.html

[Tit93] U. Tietze, Ch. Schenk, "Halbleiter Schaltungstechnik”, 10. Auflage, Springer Verlag, 1993

[Tuc76] R.E. Tucker, L.P. McNamee, "Computer-Aided Design Application to S-3A Analog Test Programs”, IEEE Proc. International Testing Conf. AUTOTESTCON, 1976

[Ven98] H. Vendric, "Deep-Submicron CMOS ICs", Kluwer Bedrijfsinformatie b. v. Deventer Netherland, 1998

[Wal87] D.M.H. Walker, "Yield simulation for integrated circuits", Kluwer Academic Publisher, Norwell, Massachusetts, 1987

[Wes00] Detmar Westphal, M. Fischell, "Untersuchung und Optimierung des hybriden Selbsttest-verfahrens für ein Temperaturmeßsystem", Studienarbeit ITEM April 2000

[Wey79] A. H. Weygang, "Fehler an integrierten Halbleiterschaltungen", Elektronik, Heft 12, pp. 55-61, 1979

[Wil78] Q.F. Wilson, D.B. Day, "Practical Automatic Test Program Generation Constraints", Proc. of Automatic Test Conf. and Workshop, 1978

[Win96] D. Winter, "Entwicklung eines diskreten Temperatursensors", Projektarbeit Universität Bremen, Dezember 1996

[Win97] D. Winter, "Entwicklung eines busfähigen, selbsttestfähigen Temperatursensors", Studien-arbeit Universität Bremen, Januar 1997

[Zim92] G. Zimmer, "Praxis der Mikrosystemtechnik", Seminar, Fraunhofer-Institut für mikro-elektronische Schaltungen und Systeme Duisburg, 1992

[Zwo96] Zwolinski, Chalk, Wilking, "Analogue Fault Modeling and Simulation for Supply Current Monitoring", Dep. of Electronics and Computer Science, University of Southampton, IEEE 0-89791-821/96, 1996

8 ANHANG

138

8 Anhang

Der Anhang enthält Herleitungen und Detailbeschreibungen des in Abschnitt 4 vorgestellten Programms und stellt die Abbildungen des zugrunde gelegten Operationsverstärkers nach [Ahr97], sowie die Schaltungskomponenten der Arbeiten [Wes01, Fis02] dar. Die Arbeit, bzw. Veröffentlichung ist im Rahmen dieser Dissertation entstanden und stellt die Grundlagen der in Abschnitt 5 dargestellten Ergebnisse dar.

8.1 Ergänzungen für das in Abschnitt 4 vorgestellte Programm In Abschnitt 4 wird ein Programm zur Vereinfachung der Anwendung des hybriden Selbsttest-verfahrens nach K. Damm vorgestellt. Formulierungen über die verwendeten Interpolations-methoden und wie näherungsweise lineare Bereiche innerhalb von Kurven detektiert werden können, wenn diese aus mehreren interpolierten Abschnitten bestehen, sollen hier ergänzend aufgeführt werden.

8.1.1 Lineare Interpolation

Die lineare Interpolation rekonstruiert die Ursprungsfunktion, indem aufeinander folgende Signaturpunkte (xi, yi und xi+1, yi+1) mit einer Geraden verbunden werden:

.b 2,...,1,0 i constnibxmy ii =−=+⋅= (8.1)

(Die obige Gradengleichung ist somit zwischen den Signaturpunkten mit xi und xi+1 gültig.)

Die in Gl. 8.1 verwendeten Parameter können hierbei relativ einfach über

ii

iii xx

yym−−

=+

+

1

1 und (8.2)

i i i ib y m x= − ⋅ (8.3)

ermittelt werden.

8.1.2 Spline Interpolation

Die Spline Interpolation verbindet die benachbarten Signaturpunkte mit einem Polynom dritten Grades. Für die Approximation bedeutet dies nach [Sed92], daß sich eine Kurve mit n gegebenen Punkten, aus n-1 verschiedenen kubischen Polynomen

1-n ..., 2, 1,i 23)( =+++= iiiiiiixi dxcxbxas (8.4)

zusammensetzt. Hierbei liegt das Polynom )(xis im Intervall zwischen xi und xi+1.

Für die Berechnung eines Splines sind die erforderlichen Koeffizienten ai, bi, ci und di aus den gegebenen Punkten xi und den Werten yi zu ermitteln. Zur Berechnung der Koeffizienten werden die Signaturpunkte paarweise betrachtet. Es gilt,

( )ii x is y= (8.5)

1( ) 1ii x is y+ +=

8 ANHANG

139

(8.6)

für i=1, 2, ..., n-1

denn die Approximation muß die Signaturpunkte berühren und sich glatt an diese anschmiegen.

Mathematisch bedeutet dies, daß die ersten Ableitungen der Spline-Polynome in den Knoten über-einstimmen müssen

21( ) ( ) 3 2−′ ′= = + +

i ii x i x i i i i is s a x b x c (8.7)

Für eine maximale Approximation müssen zusätzlich auch die zweiten Ableitungen der Polynome in den Knoten ebenfalls übereinstimmen. Diese Bedingungen ergeben eine Gesamtzahl von 4n-1 Gleichungen mit 4(n-1) unbekannten Koeffizienten. Zur Lösung des Gleichungssystems ist es notwendig, noch zwei weitere Bedingungen anzugeben. Sie beschreiben das Verhalten in den Endpunkten der Signaturintervalle. Zur Lösung dieses Problems bietet sich der "Spline" an, der sich aus

11( ) ( ) 6 2 0x i x i i is s a x b′′ ′′= = + = (8.8)

1( ) ( ) 6 2 0n in x i x i i is s a x b−′′ ′′= = + = (8.9)

ableiten läßt. Hieraus folgen 4n-4 Gleichungen mit ebenso vielen Unbekannten. Unter Ausnutzung der Redundanzen, die sich aus den benachbarten Spline-Werten (xi-Werten) ergeben verringert sich die Anzahl der Unbekannten auf n-2.

11( ) ( )−−′′ ′′= =

i ii i x i xp s s für i > 1 (8.10)

1 0np p= = (8.11)

Sind alle Werte pi bekannt, so können alle Koeffizienten ai, bi, ci und di berechnet werden, da für jeden Abschnitt eines Splines vier Gleichungen mit vier Unbekannten vorliegen:

( )ii x is y= (8.12)

1( ) 1ii x is y

+ += (8.13)

( )ii x is p′′ = (8.14)

1( ) 1ii x is p

+ +′′ = (8.15)

Aus der Vorgabe der xi und yi Werte werden die pi Werte berechnet. Hierzu wird die Bedingung genutzt, daß die erste Ableitung für benachbarte Paare identisch sein muß. Diese n-2 Bedingungen liefern n-2 Gleichungen, die nach n-2 pi Werten aufgelöst werden.

Werden pi und pi+1 mit der zweiten Ableitung gleichgesetzt, indem für x die Werte xi und xi+1 verwendet werden und subtrahiert anschließend die Gleichungen voneinander, so läßt sich das Ergebnis zur Berechnung von ai wie folgt umstellen:

)(6 1

1

+

+

−−

=ii

iii xx

ppa (8.16)

Wird dieses Ergebnis z.B. in die zweite Ableitung an der Stelle pi(xi) eingesetzt, so läßt sich bi bestimmen:

22 1

1 i

ii

iiii

xxxpppb ⋅

−−

−=+

+ (8.17)

8 ANHANG

140

Analog hierzu lassen sich die Parameter ci und di berechnen, indem die bisherigen Ergebnisse in die folgenden Gleichungen einbezogen werden. Es gilt:

( )ii x is y= (8.18)

1( ) 1ii x is y

+ += (8.19)

Werden die xi- und yi-Werte, sowie die bekannten Parameter eingesetzt, anschließend die Gleichungen voneinander subtrahiert und nach ci umgestellt, dann läßt sich ci und nachfolgend auch di berechnen.

3 3 2 2

1 1 1

1

( ) ( ) ( )( )

i i i i i i i ii

i i

y y a x x b x xcx x

+ + +

+

− − − − −=

− (8.20)

3 2i i i i i i i id y a x b x c x= − ⋅ − ⋅ − ⋅ (8.21)

Für die Datenverarbeitung ist es zweckmäßig, die Gleichungen für die Abschnitte des Splines in einer kanonischen Form darzustellen, die weniger Unbekannte enthält. Substituiert man die Variablen mit Hilfe von

)(

)(

1 ii

ixx

xxt−

−=

+, (8.22)

so kann der Spline wie folgt formuliert werden:

6

))1()1(()()()1(3

13

211)(

iiiiiiti

pttpttxxyttys −−−−−−+−+= +

++ (8.23)

Auf diese Weise ist jeder Spline auf dem Intervall [0, 1] definiert. Da nur die Endpunkte 0 und 1 interessant sind, haben entweder t oder (1-t) den Wert 0. Durch diese Darstellung läßt sich nach-weisen, daß der Spline durch die gegebenen Punkte verläuft und stetig ist, denn es gilt

iii yss ==− )0()1(1 (8.24)

für i= 2, ..., n-1

Die geforderten Randbedingungen sind somit erfüllt und jeder Spline läßt sich in jedem beliebigen Punkt des Intervalls berechnen, indem t berechnet und die obige Gleichung (bei bekanntem pi) verwendet wird. Um nach pi aufzulösen, muß die erste Ableitung der Abschnitte des Splines in den Endpunkten gleichgesetzt werden. Die erste Ableitung (nach xi) lautet

6

)1)1(3()13()(2

12

1)(ii

iiitiptptxxzs −−+−

−+=′ ++ (8.25)

wobei )()(

1

1

ii

iii xx

yyz−−

=+

+ (8.26)

gilt. Wird )0()1(1 ii ss ′=′− für i= 2, ..., n-1 eingesetzt, ergibt sich ein System von n-2 Gleichungen: )(6)()(2)( 1111111 −++−+−− −=−+−+− iiiiiiiiiii zzpxxpxxpxx (8.27)

Mit den Beziehungen

iii xxu −= +1 , (8.28)

8 ANHANG

141

)(2 11 −+ −= iii xxd und (8.29)

)(6 1−−= iii zzw (8.30)

erhält man z.B. für n=7 das folgende Gleichungssystem:

=

6

5

4

3

2

6

5

4

3

2

65

554

443

332

22

00000

0000000

wwwww

ppppp

duudu

uduudu

ud

(8.31)

Nach Ausführung der Interpolationen stehen drei Interpolationspointer "funcptr[ ]" zur Verfügung, jeweils einer für das eingelesene und verarbeitete SPICE-Listing.

Diese enthalten an 0-ter Stelle eine Interpolationsidentifikation, über die die Datenverarbeitung automatisch erkennt, um welche Art von Interpolationspointer es sich handelt. Dies ist notwendig, da die Pointer, abhängig von der Interpolationsmethode, unterschiedliche Länge (n) und Eigenschaften aufweisen.

linear interpoliert:

funcptr[i] := 1 n x0 y0 m0 b0 x1 y1 m1 b1 x2 y2 .... mn-2 bn-2

Spline interpoliert:

funcptr[i] := 2 n a0b0c0d0 x1 y1 a1 b1 c1 d1 x2 y2 .... an-2 bn-2 cn-2 dn-2 xn-1 yn-1

8.1.3 Ergänzung zu Abschnitt 4.1.4

Für die Suche nach näherungsweise linearen Bereichen wurde ein Grenzwertpointer "limiter[ ]" eingeführt. Dieser enthält genau so viele Stellen, wie Wertepaare im Interpolationspointer enthalten sind. Zu Beginn wird jede Stelle des Pointers mit ‘0‘ initialisiert. Befindet sich bei einem bestimmten xi die untere Grenze eines linearen Bereiches, so wird der Grenzwertpointer an der Stelle dieses xi mit der Breite dieses Bereiches beschrieben. Die Vorgehensweise der Bearbeitung von "limiter[ ]" kann wie folgt zusammengefaßt werden:

1. Monotonieüberprüfung der y-Werte

2. Monotoniebereiche der y-Werte dem Pointer übertragen

3. Alle Bereiche die dem Linearitätskriterium nicht genügen werden entfernt

8 ANHANG

142

Beispiel für die Definition von näherungsweise linearen Bereichen:

Es liegen n=8 Signaturpunkte vor. Somit wird der folgende Pointer erzeugt:

limiter[i] := 0 0 0 0 0 0 0 0

Liegt nun ein näherungsweise linearer Bereich zwischen x0 und x3 vor, wird die Stelle von x0 mit 3 – 0 = 3 beschrieben:

limiter[i] := 3 0 0 0 0 0 0 0

Existiert nun von x3 bis x7 ein weiterer linearer Bereich, wird der vierten Stelle im Pointer 7 – 3 = 4 zugewiesen:

limiter[i] := 3 0 0 4 0 0 0 0

Auf diese Weise lassen sich Bereiche darstellen, die sich gegenseitig überlappen. Außerdem können während des Suchvorgangs diejenigen Bereiche herausgefiltert werden, die sich nur zwischen zwei benachbarten Signaturpunkten (xi bis xi+1) befinden.

8 ANHANG

143

8.2 Schaltbild des Operationsverstärkers nach [Ahr97]

Das nachfolgend dargestellte Operationsverstärkerkonzept wurde für die Entwicklung des analogen Selbsttestverfahrens, wie in Abschnitt 5.3 beschrieben, eingesetzt.

Abb. 8-1: Schematic des am ITEM entwickelten .OPs

8 ANHANG

144

8.3 Bestandteile des Selbsttestverfahrens von Abschnitt 5.3

1. Darstellung des Meßverstärkers mit Abgriffsignalen für den Selbsttest.

Abb. 8-2: Meßverstärker

Die Verbindungspfeile "Adjust_1" und "Adjust_2" bilden die Anschlüsse des verstärkungs-bestimmenden Adjust-Widerstandes. An den Verbindungen Tk_1 ... Tk_3 (Testknoten) werden die Potentiale zur späteren Erzeugung von Uanalog_out und UR4 abgegriffen. Der Impedanzwandler UB1 dient als Ausgangstreiber für das Meßverstärkersignal.

8 ANHANG

145

2. Korrektur der Offsetspannung

Wie in 5.3.1 beschrieben ist eine Korrektur der Offsetspannung notwendig, falls die angelegte Offsetspannung nicht der Abgleichspannung der Brückenschaltung entspricht. Hierzu sind die in 5.3.1 dargestellten Gleichungen schaltungstechnisch umgesetzt worden:

Abb. 8-3: Offsetkorrektur

Zuerst werden die am Meßverstärker abgegriffenen Potentiale durch Impedanzwandler an das Testsystem übertragen. Hierdurch werden das eigentliche Meßsystem und das Testsystem voneinander entkoppelt (links).

Durch die Differenzverstärker mit dem Verstärkungsfaktor A=1 werden aus den abgegriffenen Potentialen (Tk_1 ... Tk_3) die Spannungen UR4 (über KOU4 (Korrektur Offset U4)) und Uanalog_out (über KOU5) generiert. Über den Addierer (KOU6) wird die Korrekturspannung nach Abschnitt 5.3.1 zu UR4 hinzu addiert (Mitte).

Da der Addierer über eine invertierende Operationsverstärker-Grundschaltung realisiert wird (Addition der Eingangsströme), ist das offsetkorrigierte Signal in den positiven Spannungsbereich zu invertieren. Dies wird über die invertierende Schaltung (KOU7) (A=1) realisiert.

8 ANHANG

146

3. Generierung der Testkonstanten

Nach Abschnitt 5.3 wird die Division der Spannungen UR4 und U_analog_out, durch eine Logarithmierung der einzelnen Spannungen und anschließende Differenzbildung ersetzt. Da die Größe der entstehenden "Konstanten" nicht von Bedeutung ist, muß keine Delogarithmierung nachfolgend umgesetzt werden (TRx ⇒ Testkonstante Rx).

Abb. 8-4: Erzeugung Testkonstante

Aufgrund des Einflusses der Dioden ergibt sich keine genaue Umsetzung einer Logarithmierung, sondern nur eine gedämpfter Verlauf der ln-Funktion. Da der zu Grunde gelegte Herstellungsprozeß nach [Alc99] bezüglich der Beschreibung der Diodeneigenschaften lückenhaft dokumentiert ist, fehlen die Parameter zur genauen Berechnung der Dioden und somit zur Berechnung der zu erwartenden Testkonstanten.

Da der Spannungsabfall über einer Diode im Logarithmierer und somit die Ausgangsspannung im Vergleich zum möglichen Ausgangsspannungshub gering ist, wird hier der Spannungsabfall zur Erzeugung des Logarithmus erhöht, indem eine Serie von fünf Dioden verwendet wird.

8 ANHANG

147

4. Komparator zur Auswertung der Testkonstanten

Der Komparator entscheidet, ob das in der letzten Testschaltungsstufe erzeugte Testsignal als fehlerfrei zu klassifizieren ist oder nicht. Hierbei müssen dem Komparator zwei Grenzen (Span und Center) vorgegeben werden. Ein Testsignal innerhalb dieser Grenzen gilt als fehlerfrei.

Abb. 8-5:Komparator

Um die Festlegung der Komparatorgrenzen für den Einsatz des Systems so einfach wie möglich zu gestalten, wird hierfür ein höherer Schaltungsaufwand gewählt. Für den Einsatz des Meßverstärkers sind von außen nur eine Spannung für den Fenstermittelpunkt ("Center") dem konstanten Testsignal im fehlerfreien Fall entsprechend und eine Spannung entsprechend der gewünschten Fensterbreite "Span") anzulegen. Die erste Komparatorstufe generiert aus diesen Vorgaben die Fenstergrenzen ("Upper Limit" und "Lower Limit" (KRx ⇒ Komparator Rx))

8 ANHANG

148

5. NOR-Gatter zur Auswertung der Komparatoren

Die Ausgangsstufe der Testschaltung impliziert, daß keine Fehlererkennung von 100% erreicht werden kann. In der entwickelten Schaltungsrealisierung liegt die Ursache hierfür in der Kom-parator-Stufe. Führt ein Fehler dazu, daß das Testfenster auf den gesamten möglichen Spannungs-bereich ausgedehnt wird oder daß das Ausgangssignal ständig auf Versorgungsspannung gesetzt wird, so kann kein Fehler mehr detektiert werden. Um die Anzahl dieser Maskierungsmöglichkeiten zu verringern, wird hier ein zweiter, identischer Komparator parallel geschaltet. Die beiden Ausgänge werden dann über eine invertierte ODER-Verknüpfung (NOR) zusammengeschaltet. Da das NOR-Gatter nur aus vier Transistoren besteht, werden Fehler, die zu einer Maskierung führen können, auf diese vier Bauteile beschränkt.

Abb. 8-6: CMOS NOR-Gatter

Entwicklung, Untersuchung und Vergleich von...

Documents

Transcript of Entwicklung, Untersuchung und Vergleich von...