Institut für Angewandte Physik · für p−Kanal JFET : UGS =UG −US >0und UD ≤US bzw .UDS ≤0...

Institut für Angewandte Physik

Vorlesung „Halbeitertechnologie″Johannes Heitmann, Institut für Angewandte Physik

Halbleitertechnologie

2

Organisatorisches

Johannes Heitmann Institut für Angewandte Physik Gellert-Bau, EG.17Tel.: 39 2590E-Mail: [email protected]

Vorlesungsfolien finden Sie unter:http://tu-freiberg.de/fakult2/angph/studium/

Nutzer: iapuserPasswort: iap0107

Quelle Folien: adapted from[1] T. Mikolajick, „Mikroelektronik“, TU DresdenQuellen auf den Folien

Vorlesung „Halbleitertechnologie″Johannes Heitmann, Institut für Angewandte Physik

3

Halbleitertechnologie SS 20111. Einleitung2. Lithographie3. Abscheideprozesse4. Strukturierung und Planarisierung5. Dotierung und Metallisierung6. Nasschemie7. Realisierung von Prozessflüssen8. Transistoren9. Kondensatoren10. Alternative Devices

4


– JFET, MESFET– HFET, MISHHFET– Bipolar

5

Family Tree FETs

Vorlesung „Halbleiterchemie - Technologie″Johannes Heitmann, Institut für Angewandte Physik

FET

MESFET(Schottky gate)

JFET(p-n-junction gate)

IGFET(insulating gate)

MOSFET/MISFET

(oxide)

HFET(high Eg)

MISHFET(high Eg)

Adapted from Sze, Physics of Semiconductor devices

FET: Field Effect Transistor

JFET: Junction Field Effect Transistor

MESFET: Metal Semiconductor Field Effect Transistor

HFET: Heterojunction Field Effect Transistor

MISHFET: Metal Insulator Semiconductor Heterojunction Field Effect Transistor

MOSFET: Metal Oxide Semiconductor Field Effect Transistor

6

Family Tree FETs


FET




MOSFET/MISFET

(oxide)

HFET(high Eg)

MISHFET(high Eg)








7Seite 7 von 25

Bei Sperrschicht- Feldeffekttransistor (engl. Junction Field Effect Transistor = JFET) liegen zwei pn-Übergänge gegenüber. Mit Hilfe der Ausdehnung der Raumladungszone kann der Kanal abgeschnürt und damit der Transistor ausgeschaltet werden. Sperrschicht-FETs sind deshalb in der Regel ohne angelegte Spannung leitfähig. Man spricht von einem selbst- leitenden Transistor.

Sperrschicht- Feldeffekttransistor hat drei Anschlüsse:

S = Source (Quelle) D = Drain (Senke) G = Gate (Tor)

Der Stromfluss erfolgt zwischen Drain und Source. Das Gate steuert den Stromfluss

Prinzip eines n-Kanal Sperrschicht Feldeffekttransistors

Schaltbild des Sperrschicht Feldeffekttransistorsn-Kanal p-Kanal

JFET - Wirkungsweise

[1]

8Seite 8 von 25

0.0: ≥≥<−=− DSSDSGGS UbzwUUundUUUJFETKanalnfür

0.0: ≤≤>−=− DSSDSGGS UbzwUUundUUUJFETKanalpfür

JFET - WirkungsweiseFür die korrekte Funktion des Sperrschicht-Feldeffekttransistors müssen die beiden pn-Übergänge in Sperrrichtung betrieben werden. Das bedeutet:

Wobei UG die am Gate, UD die an der Drain und US die an der Source anliegende Spannung ist.

Üblicherweise wird der Source-Anschluss auf Masse gelegt, sodass alle anderen Spannungen auf den Source-Anschluss bezogen werden. [1]

9

Die folgende Herleitung wird beispielhaft für einen n-Kanal- JFET durchgeführt.

Die Weite der Raumladungszone kann unter der Voraussetzung, dass es sich um einen einseitig abrupten pn-Übergang handelt folgendermaßen dargestellt werden:

D

GDiffrRLZ Nq

UxUxw

⋅−Φ+⋅⋅⋅

=))((2

)( 0εε

x

+

+

Dabei ist Ф(x) das Potential im Kanal an der Stelle x.

Für wRLZ(0)=a ist der Kanal abgeschnürt (engl. „pinch off“). Die pinch-off- Spannung UP wird definiert als:

r

DGDiffDP

NqaUUUU

εε ⋅⋅⋅⋅=−+=

0

2

2

Die zugehörige Gate-Spannung bei 0V Drain-Spannung wird als Einsatzspannung (engl. Threshold) U T bezeichnet:

r

DDiffPDiffT

NqaUUUU

εε ⋅⋅⋅⋅−=−=

0

2

2

n-Kanal-Sperrschichtfeldeffekttransistor

JFET - Wirkungsweise

[1]

10

Der Drainstrom ID kann aus dem ohmschen Gesetz bestimmt werden:

( )dx

xdxwazI RLZD

)()(2

Φ⋅−⋅⋅⋅−= σ

x

+

+

Nach Trennung der Variablen wird daraus:

)()(

12 xda

xwazdxI RLZ

D Φ⋅

−⋅⋅⋅⋅−=⋅ σ

Die Integration liefert:0)(

)(

2

3

)(

3

2)(2

=Φ

=Φ

−Φ+⋅⋅−Φ⋅⋅⋅⋅−=⋅

x

UxP

GDiffPD

D

U

UxUUxazLI σ

Somit ergibt sich der Drainstrom:

−+⋅−

−⋅+⋅⋅⋅⋅⋅=

2

3

2

3

3

2

3

22

P

GDDiff

P

GDiff

P

DPD U

UUU

U

UU

U

U

L

UazI

σ

n-Kanal-Sperrschichtfeldeffekttransistor

Drainstrom

[1]

11

Ausgangskennlinie

12Seite 12 von 25

n-JFET

p-JFET

UT

UT

Kennlinien

13Seite 13 von 25

Bei realen JFETs steigen die Kennlinien im Sättigungsbe reich an . Ein Grund dafür ist dieKanallängenmodulation . Bei Spannungen oberhalb von UDS,p verschiebt sich der Bereich, in dem sich die Sperrschichten berühren, in Richtung Source: es bildet sich eine Raumladungszone zwischen dem Abschnürpunkt des Kanals, x = L’, und dem Drain (x = L). Somit verringert sich die effektive Kanallänge, in der die bisherige Drainstromgleichung gültig ist, um die Weite ∆L dieser Raumladungszone, die man auch als Kanallängenverkürzungbezeichnet. Weiterhin fällt über ∆L die Spannung UDS - UDS,p ab.

Kanallängenmodulation

[1]

14Seite 14 von 25

Unter Verwendung der Planartechnologie werden JFETs in der Praxis i.a. nicht als symmetrische Struktur realisiert. Das Gate wird - wie bei anderen integrierten Bauelementen - nur an der Oberfläche angebracht, während der pn-Übergang zum Substrat zur Isolation dient. Häufig wird diese Art des Bauelementes auf Verbindungshalbleiteren (insbesondere GaAs) verwendet. Dort wird üblicherweise ein Schottky-Übergang anstelle eines pn-Übergangs für das Gate verwendet und die Isolation nach unten erfolgt durch die Verwendung eines sehr hochohmigen, semiisolierenden Substrates . Die resultierende Struktur nennt man MESFET (metal silicon field effect transistor). Die Source/Drain-Bereiche werden über eine implantierte hochdotierte Schicht angeschlossen, um die Kontakte- und Bahnwiderstände zu minimieren.

Querschnitt eines n-Kanal MESFET

MESFET

[1]

15

Für die Leistungselektronik ist Silciumcarbid aufgrund seines hohen Bandabstandes von Vorteil. Es wurden SiC -JFET für Spannungen bis 1200V entwickelt.

Querschnitt durch einen Siliciumcarbid- JFET

SiC-JFET

[1]

16Seite 16 von 25

Bei Sperrschicht Feldeffekttransistor wird der Kanalquerschnitt (und damit der Strom) durch die Ausdehnung einer Raumladungszone gesteuert. Es gibt zwei Ausführungsformen. Der pn-Sperrschicht FET verwendet die Raumladungszone eines pn-Überganges , der MESFETverwendet die Raumladungszone eines Schottky Kontaktes

Bei einem Sperrschicht Feldeffekttransistor muss der Gate-Substrat Übergang in Sperrrichtung betrieben werden

Der Sperrschicht Feldeffekt Transistor hat drei Arbeitsbereiche� Ausgeschaltet (UG < UT)� Linearer Bereich (UG ≥ UT und UD < UDSät = UG – UT)� Sättigungsbereich (UG ≥ UT und UD ≥ UDSät = UG – UT)

In Planartechnologie kann sich die Raumladungszone nur von Oben in den Kanal ausdehnen. Die Isolation nach unten muss entweder durch einen weiteren pn-Übergang oder ein semisolierendes Substrat (bei Verbindungshalbleitern wie GaAs) erfolgen.

Zusammenfassung JFET/MESFET

[1]

17

Family Tree FETs


FET




MOSFET/MISFET

(oxide)

HFET(high Eg)

MISHFET(high Eg)








18

• AlGaN/GaN Hetero-Feldeffekttransistor (HFET):– Bandlücke: GaN ≈ 3,4 eV, AlN ≈ 6,2 eV– Bandverbiegung am Übergang AlGaN/GaN, EF<ECB führt zu Besetzung

des CB → 2DEG mit hoher Beweglichkeit

– Aufbau Transistor:• ähnlich MOSFET (S-,D-,G-Anschluss, high-k Dielektrikum)• 2DEG kann durch negative Vg „ausgeschaltet“ werden• Transistoren durch Mesa-Ätzung voneinander isoliert

Grundlagen HFET

AlGaN

GaN

EF

VB

CB

2DEG2DEG

n-GaN

S DG

Mesa-Ätzung

Dielektrikum

AlGaN

Mesa-Ätzung

19

Kontaktierung - Anforderungen

• Auswahl geeigneter Metalle für die Kontaktierung:– Austrittsarbeit ϕM muss klein sein für n-GaN– niedrige Barrierehöhe/hohe Dotierung für guten ohmschen

Kontakt

Liu, Q.Z; Lau, S. S. ,Solid-State Electronics 42 (5) (1998) 677–691.

Ti (und Al) eignen sich sehr gut für

n-GaN

20

highK

HFET Passivierter HFET MISHFET

GaN 2DEG

s AlGaN dg

GaN 2DEG

s AlGaN

gd

GaN 2DEG

s AlGaN

gd

highK

� Passivierung offener Bindung durch isolierende Schicht

� MISHFET: Metal Insulator Semiconductor Heterojunction Field Effect

Transistor – Kombination aus HFET und MOSFET

�Vortreile: gute Passivierung, Gateleckstromreduktion

HFET - MISHFET

21

- Beste Ergebnisse mit MISHFET-Bauelementkonzept- Materialvorteil GaN bisher nicht vollständig genutzt

Intrinsisches Materiallimit GaN

Beste Ergebnisse mit MISHFET-Bauelement

Übersicht – Leistungselektronik

22

Family Tree FETs


FET




MOSFET/MISFET

(oxide)

HFET(high Eg)

MISHFET(high Eg)


Bipolartransistoren

23

BipolartransistorEin Bipolartransistor besteht aus zwei gegeneinander geschalteten pn-Übergängen .

Ist die Basisweite groß, so fließt kein Kollektorstrom. Bei einer genügend schmalen Basis können Minoritäten aus dem Emitter-Basis-pn-Übergang die Kollektor-Basis- Raumladungszone erreichen und einen Kollektorstrombilden.

→ Transistorfunktion bei schmaler Basis.

E: Emitter

B: Basis

C: Kollektor

Bipolartransistoren

[1]

24

typisches Dotierungsprofil eines npn-Transistors

Um eine sinnvolle Funktion des Transistors zu gewährleisten, muss der Emitter sehr hoch dotiert sein (1018 – 1020 cm-3), während die Basis niedrig dotiert sein sollte (1015 – 1016 cm-3).

Die Kollektordotierung sollte ebenfalls niedrig (1015

cm-3) sein, jedoch muss ein hochdotiertes Gebiet (ca. 1020 cm-3) für den Anschluss vorgesehen werden.

Durch die Wahl der Dotierungen ist zu erwarten, dass sich das Bauelementeverhalten deutlich verändern wird, wenn Emitter und Kollektor vertauscht werden.

Dotierungsprofil

[1]

25

aktiver TransistorbetriebBetriebsbereiche eines npn- bzw. pnp-Übergangs

Basis-Emitter-Übergang

Basis-Kollektor Übergang

Durchlassbetrieb Sperrbetrieb

DurchlassbetriebSättigungsbereich

(Transistor entspricht geschlossener

Schalter)

normaler aktiver Bereich

(β= 10…1000)

Sperrbetriebinverser aktiver

Bereich (β relativ klein)

Sperrbereich (Transistor entspricht offenemSchalter)

Betriebsbereiche

BC II ⋅= β

Je nach Polung der beiden beteiligten pn-Übergänge können vier Betriebsbereiche unterschieden werden. Der aktive Bereich wird zur Verstärkung (analoge Anwendung) benutzt. Der Sättigungsbereich und der Sperrbereich sind für digitale Anwendungen (Transistor als Schalter) interessant. Im inversen Betrieb besitzt der Transistor aufgrund der dann ungünstigen Dotierungsverhältnisse eine sehr geringe Verstärkung.

26

Der Basisstrom setzt sich aus drei Anteilen zusammen:

� Löcherinjektionsstrom aus der Basis in den Emitter IBE

� Elektroneninjektionsstrom aus dem Emitter in die Basis IBB

� Sperrstrom der BC-Diode IBC durch Generationsstrom in der BC- RLZ

Komponenten des Basisstromes einer npn-Struktur

Basisstrom

[1]

27

Eingangskennlinie in Emitterschaltung Ausgangskennli nienfeld in Emitterschaltung

Emitterschaltung

Kennlinienfelder

28Seite 28 von 25

Legierungstransistor Mesatransistor Planartransistor

Isoplanartransistor (integrierbar) Lateraltransistor

Grundstrukturen

[1]

29

TO5 TO3 TO= Transistor Outline

SOT= Small Outline Transistor

SOT23

Gehäuseformen für diskrete Bipolartransistoren

Ausführungsformen

[1]

30

Epitaxial-Planar-Technik


http://de.wikipedia.org/wiki/Bipolartransistor

31

� ein npn (oder pnp) Übergang mit einem sehr schmalen p (oder n) Gebiet verhält sich Grundsätzlich anders als zwei gegeneinander geschaltete pn-Übergänge.

� Bei einer derartigen Struktur werden die drei Bereiche als Emitter (hoch dotiert), Basis (mittlere Dotierung) und Kollekor (niedrige Dotierung) bezeichnet.

� Wird ein der Emitter-Basis pn-Übergang in Fluß- und der Kollektor-Basis pn-Übergang in Sperrichtung betrieben, so können aus dem Emitter emittierte Minoritäten durch die Basis diffundieren und die Raumladungszone des Kollektor Basis Überganges erreichen. Dadurch wird ein in die Basis injizierter Strom verstärkt.

� Werden sowohl der Basis-Emitter als such der Kollektor-Basis pn-Überganag in Flußrichtung betrieben so spricht man von Sättigung. Die Basis wird durch Minoritäten überschwemmt. Es tritt eine Verzögerungszeit ein, bis wieder in den aktiven Betrieb umgeschaltet werden kann.

Zusammenfassung Bipolar

32


33

Was sollte ich können? - Prozesse• Einführung: CMOS Prozeßfolge• Lithographie:

– Definition Apertur, DOF, Auflösung– Unterschied: Kontakt vs. Proximity vs.

Projektionbelichtung– Techniken der Auflösungserhöhung

(Phase shift, double patterning, …)– Technische Umsetzung

• Abscheidung– Unterschied in der freien Weglänge von

Verdampfen und Sputtern + Grund– Unterschiedliche Sputterbedingungen +

Anwendung– Sequenz ALD Prozess– Temperaturabhängigkeit der

Wachstumsrate

• Trockenätzen:– Einfluß von Elektrodengröße auf Plasma– Überblick Ätzmittel – Material– Beladungseffekt, Boschprozeß– Möglichkeiten der Prozeßkontrolle


•Planarisierung/CMP− Definition Planarisierungsgrad/

Planarisierungsreichweite− Unterschiedliche Planarisierungstechniken− Grundprinzip CMP− Unterschied Dishing vs. Erosion

•Dotierung− Dotierstoffe− Prinzip der Ionenimplantation− Channeling− Punktdefekte, Difussionsmechanismen− Definition Diffusionskonstante− Diffusionsquellen

•Nasschemie− Reinigungssequenzen (SC1, SC2, Piranha)− Isotropes und anisotropes Si-Ätzen− Elektrochemisches Si-Ätzen− Überblick Ätzmittel – Material

34

Was sollte ich können? - Konzepte• Prozessfolgen

– Isolation: LOCOS, STI– Transistor: Polycid/Salicid, Spacer– Implantationen (Abschnitt Dotierung):

Latch up, Halo, LDD– Metallisierung: Al-AlCu-Cu, Single –

Dual Damscence, Intermetalldielektrikum

– CMOS Prozessfluss

• Architektur– Transistorparameter: ION, IOFF, Vth,

subtreshold slope, Mobilität, Grenzfrequenz

– Skalierungsprobleme: Kurzkanaleffekte, CLM, DIBL, GIDL, PT

– 3D Strukturen: RCAT– Mehrfachgatestrukturen: Double gate,

FinFET, Trigate– SOI: Motivation, Herstellung, Einsatz– Strained Si: Motivation, Herstellung,

Einsatz


•Materialien (Transistor)− Alternative Substrate: Ge – Erhöhung der

Löchermobilität, III-V - Elektronenmobilität− Metallektroden: Austrittsarbeitsanpassung,

Fermi-Level-Pinning− HighK-Schicht: capping layer, Unterchied n-

MOS, p-MOS

•Kondensator− Flächenerhöhung (Stack und Trench …)− HighK-Schicht: Rolle der Kristallisation,

Phasenstabilisatiorn, HfO2 und ZrO2, Rolle von Interlayer

− Leitungsmechanismen durch Oxide− Zuverlässigkeit: Perkulationsmodell,

Weibull-Verteilung, Skalierung

•Alternative Devices− JFET, MESFET, HFET, MISHFET, Bipolar:

prinzipielle Wirkungsweise und technische Realisierung

35

Was fehlte?Prozesse• Si-Kristallisation /

Substratherstellung• Abscheidung: MBE/MOCVD• Montage / Bonden


Institut für Angewandte Physik · für p−Kanal JFET : UGS =UG −US >0und UD ≤US bzw .UDS ≤0...

Documents

Transcript of Institut für Angewandte Physik · für p−Kanal JFET : UGS =UG −US >0und UD ≤US bzw .UDS ≤0...