LT3748 100V フライバック・コントローラ - Analog …...LT3748 1 3748f 詳細：...

LT3748

13748fb

詳細：www.linear-tech.co.jp/LT3748

100V絶縁型フライバック・コントローラ

25W/12V出力、絶縁型テレコム電源出力負荷およびライン・レギュレーション

標準的応用例

特長入力電圧範囲：5V～100V ゲート・ドライブのソース電流とシンク電流の平均値：1.9A バウンダリ・モード動作トランスの3次巻線やオプトアイソレータなしでレギュレーションを実現 1次側巻線帰還による負荷レギュレーション出力電圧を2本の外付け抵抗で設定 INTVCCピンによってゲート・ドライバ電圧を制御プログラム可能なソフトスタートプログラム可能な低電圧ロックアウト MSOPパッケージ

アプリケーション絶縁型テレコム・コンバータ高電力車載電源絶縁型産業用電源軍需および高温アプリケーション

概要LT®3748は絶縁型フライバック・トポロジー向けに特に設計された、高電力を供給可能なスイッチング・レギュレータ・コントローラです。内部で安定化された7V電源から外付けローサイドNチャネル・パワーMOSFETをドライブします。絶縁された出力電圧を1次側フライバック波形から直接検出するので、3次巻線やオプトアイソレータを使用せずにレギュレーションを行うことができます。

LT3748はバウンダリ・モードを利用して、負荷レギュレーションを劣化させることなく小型の磁気部品によるソリューションを提供します。動作周波数は負荷電流とトランスの励磁インダクタンスで設定されます。LT3748のゲート・ドライブに適切な外付けMOSFETを組み合わせることにより、100Vの高い入力電圧で最大数十ワットの負荷電力を供給することができます。

LT3748は4本のピンを取り去った高電圧16ピンMSOPパッケージで供給されます。L、LT、LTC、LTM、Linear TechnologyおよびLinearのロゴは、リニアテクノロジー社の登録商標です。その他すべての商標の所有権は、それぞれの所有者に帰属します。 5438499 および7471522を含む米国特許によって保護されています。

EN/UVLO

TC

SS

RFB

RREF

VC GND INTVCC

LT3748

3748 TA01a56.2k 2nF

VIN 36V TO 72V

VOUT+

12V2A

VOUT–

VIN

4:1

412k

15.4k

10µF3.8µH60.8µH 100µF

GATE

SENSE

4700pF 4.7µF

6.04k

243k

0.033Ω

10kLOAD CURRENT (A)

011.4

V OUT

(V)

11.6

11.8

12.0

12.2

12.4

12.6

0.5 1.0 1.5 2.0

3748 TA01b

VIN = 72VVIN = 48VVIN = 36V

http://www.linear-tech.co.jp/LT3748


LT3748

23748fb


発注情報

PARAMETER CONDITIONS MIN TYP MAX UNITS

Input Voltage Range l 5 100 V

Quiescent Current Not Switching VEN/UVLO = 0.2V

1.3 0

1.75 1

mA µA

VIN Quiescent Current, INTVCC Overdriven VINTVCC = 10V 300 450 µA

INTVCC Voltage Range l 4.5 20 V

INTVCC Pin Regulation Voltage 6.8 7 7.2 V

INTVCC Dropout (VIN – VINTVCC), IINTVCC = 10mA, VIN = 5V 0.7 V

INTVCC Undervoltage Lockout Falling Threshold l 3.45 3.6 3.75 V

EN/UVLO Pin Threshold EN/UVLO Pin Voltage Rising l 1.19 1.223 1.25 V

EN/UVLO Pin Hysteresis Current EN/UVLO = 1V 1.9 2.4 2.9 µA

Soft-Start Current VSS = 0.4V (Note 3) 5 µA

Soft-Start Threshold 0.65 V

Soft-Start Reset Current 3 mA

Maximum SENSE Current Limit Threshold VC = 2.2V

l

95 90

100 100

105 110

mV mV

Minimum SENSE Current Limit Threshold VC = 0V 15 mV

ピン配置絶対最大定格（Note 1）VIN、RFB .............................................................................. 100VVIN–RFB間 ............................................................................±5VEN/UVLO ................................................................ −0.3V、100VINTVCC ................................................................VIN＋0.3V、20VSS、VC、TC、RREF .................................................................... 6VSENSE ................................................................................. 0.4V動作接合部温度範囲（Note 2） LT3748E/LT3748I ..........................................–40～125 LT3748H .......................................................–40～150 LT3748MP .....................................................–55～150保存温度範囲...................................................−65～150

電気的特性 lは全動作温度範囲での規格値を意味する。それ以外はTA = 25での値。注記がない限り、VIN = 10V。

無鉛仕上げテープアンドリール製品マーキング* パッケージ温度範囲LT3748EMS#PBF LT3748EMS#TRPBF 3748 16-Lead Plastic MSOP –40°C to 125°C

LT3748IMS#PBF LT3748IMS#TRPBF 3748 16-Lead Plastic MSOP –40°C to 125°C

LT3748HMS#PBF LT3748HMS#TRPBF 3748 16-Lead Plastic MSOP –40°C to 150°C

LT3748MPMS#PBF LT3748MPMS#TRPBF 3748 16-Lead Plastic MSOP –55°C to 150°Cさらに広い動作温度範囲で規定されるデバイスについては、弊社または弊社代理店にお問い合わせください。　*温度グレードは出荷時のコンテナのラベルで識別されます。無鉛仕上げの製品マーキングの詳細については、http://www.linear-tech.co.jp/leadfree/ をご覧ください。テープアンドリールの仕様の詳細については、http://www.linear-tech.co.jp/tapeandreel/ をご覧ください。

1

3

5678

VIN

EN/UVLO

INTVCCGATE

SENSEGND

16

14

1211109

RFB

RREF

TCVCSSGND

TOP VIEW

MS PACKAGE16 (12)-LEAD PLASTIC MSOP TJMAX = 150°C, θJA = 90°C/W


http://www.linear-tech.co.jp/leadfree/

http://www.linear-tech.co.jp/tapeandreel/

LT3748

33748fb


Note 1：絶対最大定格に記載された値を超えるストレスはデバイスに永続的損傷を与える可能性がある。また、長期にわたって絶対最大定格条件に曝すと、デバイスの信頼性と寿命に悪影響を与える恐れがある。

Note 2：LT3748Eは0～125の接合部温度で性能仕様に適合することが保証されている。 −40～125の動作接合部温度範囲での仕様は、設計、特性評価および統計学的なプロセ

ス・コントロールとの相関で確認されている。LT3748Iは−40～125の全動作接合部温度範囲で保証されている。LT3748Hは−40～150の全動作接合部温度範囲で保証されている。LT3748MPは−55～150の全動作接合部温度範囲で保証されている。高い接合部温度は動作寿命に悪影響を及ぼす。接合部温度が125を超えると、動作寿命は短くなる。

Note 3：電流はピンから流出する。

PARAMETER CONDITIONS MIN TYP MAX UNITS

Maximum to Minimum SENSE Threshold Ratio

l 5.2 6.6 8.2 mV/mV

SENSE Overcurrent Threshold VC = 2.2V 115 130 145 mV

SENSE Input Bias Current VSENSE = 10mV (Note 3) 10 15 20 µA

RREF Voltage VC = 1.1V

l

1.20 1.195

1.223 1.24 1.245

V V

RREF Voltage Line Regulation 5V < VIN < 100V 0.005 0.025 %/V

RREF Pin Bias Current (Note 3) l 35 500 nA

TC Current into RREF RTC = 20k 27.5 µA

Error Amplifier Voltage Gain 115 V/V

Error Amplifier Transconductance ∆I = 10µA 155 µmhos

VC Source Current VC = 1.1V, VRREF = 0.5V –45 µA

VC Sink Current VC = 1.1V, VRREF = 2V 48 µA

Flyback Comparator Trip Current Current into RFB Pin, RREF = 6.04k 10 µA

Minimum GATE Off-Time 700 ns

Minimum GATE On-Time 250 ns

Maximum Discontinuous Off-Time VC = 0V 24 µs

Maximum GATE Off-Time VRREF = 0.5V 55 µs

Maximum GATE On-Time VSENSE = 0V 55 µs

GATE Output Rise Time CL = 3300pF, 10% to 90% 16 ns

GATE Output Fall Time CL = 3300pF, 10% to 90% 16 ns

GATE Output Low (VOL) 0.05 V

GATE Output High (VOH) VINTVCC – 0.05 V

電気的特性 lは全動作温度範囲での規格値を意味する。それ以外はTA = 25での値。注記がない限り、VIN = 10V。


LT3748

43748fb


標準的性能特性　注記がない限り、TA = 25。

INTVCCの低電圧ロックアウトと温度INTVCCの電圧とVINの電圧

INTVCCのレギュレータ損失電圧と INTVCCの電流ソフトスタートの電流と温度

出力レギュレーションと温度消費電流と温度

INTVCCの電圧と温度

消費電流とVINの電圧

INTVCCの損失電圧と温度

TEMPERATURE (°C)–55

14.4

V OUT

(V)

14.6

14.8

15.0

15.2

0 50 100 150

3748 G01

15.4

15.6

–25 25 75 125

FIGURE 16 CIRCUITIOUT = 150mA ON EACH OUTPUTVIN = 12V


QUIE

SCEN

T CU

RREN

T (m

A)

1.3

1.4

1.5

150

3748 G02

1.2

1.1

0.80 50 100–25 25 75 125

1.0

0.9

1.7

1.6VSS = 0VINTVCC = OPEN

VIN = 72V

VIN = 36V

VIN = 12V

VIN = 6V

VIN (V)0

QUIE

SCEN

T CU

RREN

T (m

A)

0.6

0.8

1.0

60 100

3748 G03

0.4

0.2

020 40 80

1.2

1.4

1.6VSS = 0VINTVCC = OPEN


6.5

INTV

CC V

OLTA

GE (V

)

6.6

6.8

6.9

7.0

7.5

7.2

0 50 75

3748 G04

6.7

7.3

7.4

7.1

–25 25 100 125 150

IINTVCC = 0mA

IINTVCC = 10mA

VIN VOLTAGE (V)4 6

V INT

VCC

(V)

6.0

6.5

7.0

60

3748 G05

5.5

5.0

8 20 8010 40 100

4.5

4.0

7.5IINTVCC = 0mA

IINTVCC = 10mA


INTV

CC U

VLO

(V)

3.7

3.8

3.9

25 50 75 100 125

3748 G06

3.6

3.5

–25 0 150

3.4

3.3

4.0

RISING THRESHOLD

FALLING THRESHOLD

INTVCC CURRENT (mA)0

0

INTV

CC R

EGUL

ATOR

DRO

POUT

(V)

0.5

1.0

1.5

2.0

2.5

3.0VIN = 5V

10 20 30 40

3748 G07

150°C100°C25°C–50°C


0

INTV

CC D

ROPO

UT (V

)

0.5

1.0

1.5

2.0

0 50 100 150

3748 G08

2.5

3.0

–25 25 75 125

VIN = 5V

IINTVCC = 20mA

IINTVCC = 10mA

IINTVCC = 5mA


0

SOFT

-STA

RT C

URRE

NT (µ

A)

1

2

3

4

0 50 100 150

3748 G09

5

6

–25 25 75 125


LT3748

53748fb


標準的性能特性　注記がない限り、TA = 25。

エラーアンプの相互コンダクタンスと温度

エラーアンプの出力電流と RREFピンの電圧

SENSEピンのスレッショルドと温度

EN/UVLOの電流と温度 EN/UVLOのスレッショルドと温度 TCピンの電圧と温度

最大不連続オフ時間と温度GATEの立ち上がり時間および立ち下がり時間と充電

GATEの立ち上がり時間および立ち下がり時間とINTVCCの電圧


0

EN/U

VLO

CURR

ENT

(µA)

0.5

1.0

1.5

2.0

0 50 100 150

3748 G10

2.5

3.0

–25 25 75 125

VEN/UVLO = 1.1V

VEN/UVLO = 0.9V

VEN/UVLO = 1.3V


EN/U

VLO

THRE

SHOL

D (V

)

1.20

1.30

150

3748 G11

1.10

1.000 50 100–25 25 75 125

1.40

1.15

1.25

1.05

1.35


TC V

OLTA

GE (V

)

0.5

0.6

0.7

150

3748 G12

0.4

0.3

00 50 100–25 25 75 125

0.2

0.1

0.9

0.8


100

TRAN

SCON

DUCT

ANCE

(µm

hos)

110

130

140

150

200

170

0 50 75

3748 G13

120

180

190

160

–25 25 100 125 150

VIN = 100VVIN = 6V

VREF (V)0

I VC

(µA)

0

20

40

60

2.0

3748 G14

–20

–40

–10

10

30

50

–30

–50

–600.5 1.0 1.5 2.5

150°C100°C25°C–50°C


SENS

E TH

RESH

OLD

(mV)

80

120

150

3748 G15

40

00 50 100–25 25 75 125

160

60

100

20

140 OVERCURRENT

VC = 2.2V

VC = 0.2V


20

MAX

IMUM

DIS

CONT

INUO

US O

FF-T

IME

(µs)

21

23

24

25

30

27

0 50 75

3748 G16

22

28

29

26

–25 25 100 125 150TOTAL GATE CHARGE (nC)

00

GATE

RIS

E AN

D FA

LL T

IME

(ns)

AVERAGE GATE SOURCE, SINK CURRENT (A)

10

20

30

40

20 40 60 80

3748 G17

100 120

50

0

0.5

1.0

1.5

2.0

RISE TIME

FALL TIME

Q = C • VVINTVCC = 7Vtr, tf 10% TO 90%

AVERAGECURRENT

VINTVCC (V)0

GATE

RIS

E AN

D FA

LL T

IME

(ns)

10

15

20

3748 G18

5

05 10 15

25

20FALLING

RISING

CGATE = 3.3nFtr, tf 10% TO 90%


LT3748

63748fb


ピン機能VIN（ピン1）：入力電圧。このピンは内部起動回路に電流を供給し、RFBピンに接続された帰還回路の基準電圧になります。このピンはコンデンサでローカルにバイパスする必要があります。

EN/UVLO（ピン3）：イネーブル/低電圧ロックアウト。VINに接続された抵抗分割器をこのピンに接続して、LT3748が動作する最小入力電圧を設定します。約0.5Vより低い電圧では、デバイスの消費電流は1μA未満です。1.223Vより低く約0.5Vより高い電圧では、デバイスに消費電流が流れますが、INTVCC電源の安定化もゲート・ドライブ回路への電力供給も行いません。1.223Vより高い電圧では、すべての内部回路が起動してSSピンが5μAをソースします。EN/UVLOが1.223Vを下回ると、このピンから2.4μAがシンクされて低電圧ロックアウトのプログラム可能なヒステリシスが与えられます。

INTVCC（ピン5）：ゲート・ドライバのバイアス電圧。このピンはLT3748の内部ゲート・ドライバ回路に電流を供給します。INTVCCピンはコンデンサでローカルにバイパスする必要があります。3次巻線が使用されておらずVIN ≤ 20Vのときは、このピンをVINに接続することもできます。3次巻線が使用されている場合には、適正に動作させるためにINTVCCを入力電圧より低くします。

GATE（ピン6）：NチャネルMOSFETのゲート・ドライバ出力。INTVCCとGNDの間をスイッチングします。

SENSE（ピン7）：制御ループの電流検出入力。このピンは、NチャネルMOSFETのソースのスイッチ電流検出抵抗RSENSE

の正端子にケルビン接続します。電流検出抵抗の負端子はデバイスの近くのGNDプレーンに接続します。

GND（ピン8、9）：グランド。

SS（ピン10）：ソフトスタート・ピン。このピンは起動を遅らせてVCピンの電圧をクランプします。ソフトスタートのタイミングは、このピンの外付けコンデンサの容量によって設定されます。VSSが約0.65Vに達するとスイッチングが開始します。

VC（ピン11）：内部エラーアンプの補償ピン。このピンからグランドに直列RCを接続してスイッチング・レギュレータを補償します。100pFのコンデンサを並列に接続するとノイズの除去に効果があります。

TC（ピン12）：出力電圧の温度補償。グランドとの間に抵抗を接続し、絶対温度に比例した電流を発生してRREFノードにソースします。ITC = 0.55V/RTCです。

RREF（ピン14）：グランド基準の外付けリファレンス抵抗の入力ピン。このピンの抵抗は6.04kにしますが、抵抗分割器の比の選択の都合に合わせて、この値を5.76k～6.34kの範囲にすることができます。この抵抗はできるだけLT3748の近くに配置します。

RFB（ピン16）：外付け帰還抵抗の入力ピン。このピンは外付けMOSFETパワー・スイッチのトランスの1次側に接続されます。RREF抵抗に対するこの抵抗の比に内部バンドギャップ・リファレンスを掛けた値が出力電圧（およびこの値に1ではないトランスの巻数比の影響を加えたもの）を決定します。フライバック期間にこの抵抗を流れる平均電流は約200μAにします。この抵抗はできるだけLT3748の近くに配置します。


LT3748

73748fb


ブロック図

MASTERLATCH

BOUNDARYMODE DETECT

VARIABLEDELAY TIMER

INTVCC

CBIAS

R1

R2

CSS

RTC

VOUT+

VOUT–

VIN

TC

SS

VIN

SENSE

VC

T1NPS:1

5µA

20µA

COUT

DOUT

CINLPRI LSEC

RFB

RREF

RSENSE

RC

CC

+–

INTERNALREFERENCE

ANDREGULATORS

CURRENTLIMIT

50µs MAXON TIMER

50µs MAXOFF TIMER

TCCURRENT

RQS

RS

A1

ERROR AMP

100mV

+–

+–

A3

+–

+– –

A4

A4

A2

2.4µA

GND8, 9

3748 BD

Q2Q1

1.223V

1.223V

1.223V

EN/UVLO

RFB

RREF

GATENMOS

gm

6.04k

11

7

6

5

161

12

14

3

10


LT3748

83748fb


動作LT3748は、特に絶縁型フライバック・トポロジー用に設計された、電流モードのスイッチング・レギュレータ・コントローラです。一般にこのような回路で生じる固有の問題は、レギュレーションを維持するため、トランスの絶縁されている2次側の出力電圧に関係する情報を1次側に伝える必要があることです。従来、これはオプトアイソレータや追加のトランス巻線を使って行われていました。オプトアイソレータ回路は出力電力を浪費し、追加部品によってコストと電源の物理的サイズが大きくなります。また、オプトアイソレータは、制限されたダイナミック応答、非直線性、ユニットごとのばらつき、および経時劣化によって問題を生じる可能性があります。追加のトランス巻線を採用した回路にも短所があります。追加の巻線を使用するとトランスの物理的サイズとコストが大きくなり、多くの場合ダイナミック応答が劣ります。

LT3748は、1次側フライバック・パルスの波形を調べることにより、絶縁された出力電圧に関する情報を得ます。この方法では、レギュレーションのためのオプトアイソレータも追加のトランス巻線も不要です。出力電圧は2本の抵抗によって容易に設定されます。LT3748は、デバイスが連続導通モードと不連続導通モードの境界で動作するバウンダリ・モード(別名、臨界導通モード)制御手法を備えています。バウンダリ制御モードで動作するので、出力電圧は2次側電流がほとんどゼロのときのトランスの1次側電圧から算出できます。この手法では、外付け抵抗やコンデンサなしに負荷レギュレーションが改善されます。

システムの全体図を「ブロック図」に示します。ブロックの多くは従来のスイッチング・レギュレータに見られるものと同様で、電流コンパレータ、内部リファレンスおよびレギュレータ、ロジック、タイマ、NチャネルMOSFETゲート・ドライバなどです。目新しい部分は特殊なサンプリング・エラーアンプと温度補償回路です。

バウンダリ・モード動作バウンダリ・モードは、可変周波数、電流モードのスイッチング方式で動作します。外付けNチャネルMOSFETがオンし、VCピンによって制御される電流リミットに達するまでインダクタ電流が増加します。外付けMOSFETがオフすると、MOSFETのドレインの電圧が、出力電圧にトランスの1次対2次の巻数比を掛けた値に入力電圧を加えた値まで上昇します。出力ダイオードを流れる2次側電流がゼロになると、MOSFETのドレインの電圧がVINを下回ります。バウンダリ・モードの検出コンパレータがこの事象を検出し、外付けMOSFETを再度オンします。

バウンダリ・モードではサイクルごとに2次側電流をゼロに戻すので、寄生抵抗の電圧降下による負荷レギュレーションの誤差は生じません。また、バウンダリ・モードでは連続導通モードに比べて小型のトランスを使用することができ、低調波発振が生じません。

LT3748は、出力電流が小さいときに外付けMOSFETのターンオンを遅らせるので、不連続モードで動作します。従来のフライバック・コンバータとは異なり、出力電圧の情報を更新するために外付けMOSFETがオンする必要があります。VCピンが0.6Vより低いと、電流コンパレータのレベルはその最小値まで減少し、可変遅延タイマのリセットを待ってから外付けMOSFETがオンします。MOSFETが再度オンするまでの遅延の追加により、デバイスは不連続モードの動作を開始します。エラーアンプのサンプリング回路の最小オフ時間を許容しながら平均出力電流を低減することができます。VCが0Vのときの標準的な最大不連続オフ時間は24μsです。


LT3748

93748fb


動作の擬似DC理論「ブロック図」に示されているRREFとRFBの抵抗は、出力電圧の設定に使用される外付け抵抗です。LT3748は、帰還情報をフライバック・パルスから得る特殊なエラーアンプを採用していることを除けば、従来の電流モード・スイッチャとほとんど同じように動作します。

動作は次のとおりです。NMOS出力スイッチがオフすると、ドレイン電圧がVINを上回ります。このフライバック・パルスの振幅（つまり、ドレイン電圧とVINの差）は次式で与えられます。

VFLBK =（VOUT＋VF＋ISEC • ESR） • NPS

VF = DOUTの順方向電圧

ISEC = トランスの2次側電流

ESR = 2次側回路の全インピーダンス

NPS = トランスの1次対2次の実効巻数比

フライバック電圧はRFBとQ2によって電流に変換されます。この電流の大半は抵抗RREFを通って流れてグランド基準の電圧を生じます。この電圧はフライバック・エラーアンプに与えられます。2次側巻線の電流がゼロに達すると、フライバック・エラーアンプはこの出力電圧の情報をサンプリングします。エラーアンプはバンドギャップ電圧1.223Vをリファレンス電圧として使用します。

ループ全体の利得が比較的高いので、RREF抵抗の電圧はバンドギャップ・リファレンス電圧VBGにほぼ等しくなります。したがって、VFLBKとVBGの関係は次のように表されます。

VFLBK

RFB

=

VBG

RREF or

VFLBK = VBGRFB

RREF

VBG = 内部バンドギャップ・リファレンス

前述のVFLBKの式と組み合わせると、内部リファレンス、設定抵抗、トランスの巻数比、およびダイオードの順方向電圧降下の項を使って、VOUTの式は次のようになります。

VOUT = VBGRFB

RREF

1NPS

− VF − ISEC (ESR)

さらに、これにはゼロでない2次側の出力インピーダンス（ESR）の影響が含まれています。この項はバウンダリ制御モードではゼロと見なすことができます。

温度補償VOUTの式の最初の項には温度依存性がありませんが、ダイオードの順方向電圧降下VFには大きな負の温度係数があります。これを補償するために、正の温度係数の電流源がRREF

ピンに内部で接続されています。この電流はTCピンからグランドに接続された抵抗RTCによって設定されます。温度係数をキャンセルするには、次式を使用します。

δVF

δT= −

RFB

RTC• 1

NPS•

δVTC

δTor,

RTC = −RFB

NPS• 1

δVF / δT•

δVTC

δT≈

RFB

NPS

（δVF/δT）= ダイオードの順方向電圧の温度係数

（δVTC/δT）= 1.85mV/

VTC = 0.55V

この式によって与えられる抵抗値を実験によっても検証し、必要に応じて調整して全温度範囲にわたって最適なレギュレーションを達成します。

修正された出力電圧は次のとおりです。

VOUT = VBGRFB

RREF

1NPS

− VF

−VTC

RTC

• RFB

NPS– ISEC (ESR)

アプリケーション情報


LT3748

103748fb


アプリケーション情報RREF、RFBおよびRTCの実際の抵抗値の選択前記の式は、システムに遅延時間と誤差源がない場合にLT3748がどのように出力電圧を安定化するかを表したものです。ただし、各アプリケーションにはいくつかの再現性のある遅延や寄生要素があり、これらによって出力電圧が影響を受け、RFBとRTCの部品の値の見直しが必要となります。以下の手順が適正な値を選択するベストな手法です。

「動作」のセクションで導き出されたVOUTの式を整理すると、RFBを表す次式を得ることができます。

RFB =

RREF • NPS VOUT + VF( ) + VTC VBG

ここで、

VOUT = 出力電圧

VF = 出力ダイオードの順方向電圧

NPS = 1次対2次の実効巻数比

VTC = 0.55V

この式は出力ダイオードの温度係数とVTCが等しいと仮定して、RTCの値にRFB/NPSを代入しています。これは十分な1次近似ですが、後で再度取り上げます。

LT3748が6.04kの値を使って調整され規定されているので、まずRREFの値を約6.04kにします。RREFのインピーダンスが6.04kから大幅に異なると、さらなる誤差が生じます。ただし、数パーセントのRREFのばらつきは許容できます。したがって、公称RFB/RREF比を実現するのに、標準の1%抵抗値を選択すれば問題ありません。

RFBとRTCの出発点の値と、すべての外付け部品(トランス、ダイオード、MOSFETなど)の最終選択値を使って、最初のアプリケーションを試作します。その結果得られるVOUTを測定し、サンプリング・システムの理想的でない要素に対する、RFBの値の見直しに使用します。

RFB(NEW) =

VOUT(DESIRED)

VOUT(MEASURED)• RFB(OLD)

選択されたRFBの新しい値を使用し、アプリケーションの出力ダイオードの温度係数をテストしてRTCの公称値を検証することができます。テスト時には回路からRTC抵抗を取り外し(このステップではこれによりVOUTが上昇する)、目標とする望みの出力負荷で、VOUTを全温度範囲にわたり測定します。この評価では出力ダイオードとLT3748の両方を均一な温度にすることが非常に重要になります。フリーズスプレーやヒートガンを使用すると、2つのデバイス間の温度に大幅な不整合が生じて大きな誤差を生じる可能性があります。炉などの加熱や冷却を均等にする手段がない場合、ダイオードのデータシートから外挿してみることやRTCの公称値を推定することによって良好な結果が得られることがあります。少なくとも2つのデータ・ポイントを使用して(ただし、高温から低温までのもっと多くのデータ・ポイントを推奨します)、V/の変化を次のように求めることができます。

∆VOUT

∆TEMP= VOUT1 – VOUT2

TEMP1– TEMP2

測定されたVOUTの温度係数を使用すると、次式を使ってRTC

の正確な値を選択することができます。

RTC = RFB

NPS•

1.85mV/°C∆VOUT∆TEMP

順方向電圧降下が非常に小さい出力ダイオードを使用する場合に生じる可能性がある、RTCの値の大幅な変化が生じると、RFBの値を変化させてVOUTを望みの値に戻すことが必要になる場合があります。前回のように、VOUTの測定後、次式を使って新しいRFBを再度選択することができます。

RFB(NEW) =

VOUT(DESIRED)

VOUT(MEASURED)• RFB(OLD)

RFBとRTCの値が選択されると、所定のアプリケーションにおける基板間のレギュレーション精度が非常に安定し、システムのすべての部品のデバイス間のばらつきを含めたときに標準で±5%以内になります(抵抗の許容誤差とトランスの巻線の整合誤差を1%以下と仮定)。ただし、トランス、出力ダイオードまたはMOSFETスイッチが変更されるか、またはレイアウトが大幅に変えられると、VOUTがある程度変化する可能性があります。


LT3748

113748fb


アプリケーション情報最小1次側インダクタンスの要件LT3748は、2次巻線に電流が流れるときに、外付けMOSFET

のドレイン電圧から出力電圧の情報を得ます。サンプリング回路は最小400nsのセトリング時間を必要とし、MOSFETスイッチがオフのときに出力電圧をサンプリングします。この必要なセトリング時間とサンプリング時間は、「電気的特性」の表で規定されているGATEピンの最小オフ時間に関係なく、外付け部品によって制御されます。電気的仕様の最小オフ時間は内部タイマによって決まり、最大周波数クランプとして機能します。以下の式から1次側磁化インダクタンスの最小値が与えられます。

LPRI ≥

VOUT + VF(DIODE)( ) • RSENSE • tSETTLE(MIN) • NPS

VSENSE(MIN)

VSENSE（MIN） = 15mV

tSETTLE（MIN） = 400ns

NPS = 1次巻数対2次巻数の比

最小セトリング時間と最小サンプリング時間に対する1次側インダクタンスの要件のほか、LT3748にはGATEノードが“H”にセトリングする時間が約250nsより短くならないようにするという内部回路の制約があります。インダクタ電流が望みの電流制限を超えると、その間、電流制御ループが安定化能力を失うので、出力に発振を生じる可能性があります。したがって、1次側磁化インダクタンスを選択するときには、最大入力電圧に関する以下の式にも従う必要があります。

LPRI ≥

VIN(MAX) • RSENSE • tON(MIN)

VSENSE(MIN)

tON（MIN） = 250ns

最小インダクタンス値の最後の制約は最大負荷の最小動作周波数fSW(MIN)に関するもので、fSW = 1/（tON＋tOFF）から以下のように与えられます。

LPRI ≤ VIN（MIN） • （VOUT＋VF（DIODE）） • NPS/（fSW（MIN） • ILIM • （（VOUT＋VF（DIODE）） • NPS＋VIN（MIN）））

各アプリケーションに固有の電流制限の検出およびバウンダリ・モードの検出の遅延により、最小動作周波数が計算値よりも低くなることがあります。

出力電力MOSFETパワー・スイッチはLT3748の外側に配置されているので、最大出力電力は主に外付け部品によって制限されます。出力電力の制限は、電圧制限、電流制限、熱制限の3つのカテゴリーに分類することができます。

フライバック設計の電圧は、主にM O S F E Tスイッチの

VDS（MAX）と出力ダイオードの逆バイアス定格によって制限されます。いずれかの部品の電圧定格を上げた場合、他のすべての部品の電圧定格が等しいと一般にアプリケーションの効率は低下し、これらの部品のそれぞれの電圧要件が、トランスの巻数比、入力電圧および出力電圧、追加のスナバ部品の使用に直接関係してきます。MOSFETのドレインと出力ダイオードのアノードの両方の漏れインダクタンスによるスパイクは要件の2倍以上になる可能性がありますが、MOSFETの

VDS（MAX）は理論的にVIN（MAX）＋（VOUT • NPS）より大きく、出力ダイオードの逆バイアスはVOUT＋（VIN（MAX）/NPS）より大きくなければなりません（スナバの詳細については漏れインダクタンスに関するセクションを参照）。一定のMOSFET電流制限と出力電圧で入力電圧に対して巻数比を常に最大にしたときの、いくつかのMOSFET電圧定格の利用可能な出力電力への影響を図1に示します。MOSFETの定格を大きくすると、可能な巻数比や最大入力電圧が大きくなり、所定のアプリケーションで利用可能な出力電力を大きくすることができます。いずれの図も漏れインダクタンスと高効率を仮定していません。

図1. 3AのILIMと最大VDS = 100V、150V、200Vでの 12V出力の最大出力電力

INPUT VOLTAGE (V)0

MAX

IMUM

OUT

PUT

POW

ER (W

)

30

40

50

80

3748 F01

20

10

020 40 60 100

VDS = 200VVDS = 150V

VDS = 100V


LT3748

123748fb


MOSFETスイッチと出力ダイオードは望みの電流の定格も必要ですが、高電流のアプリケーションでは出力電力供給時の電流制限は一般にトランスの飽和電流によって制約されます。RSENSE抵抗を小さくすることによってフライバックの1次側のピーク電流を増加させることが出力電力を大きくする主な方法であり、図2に示すように、供給される電力は寄生損失が支配的になるまで電流制限に従ってほとんどリニアに増加します。ただし、いったんトランスの飽和電流を超えると、1次側と2次側の間のエネルギー結合が減少して、出力に供給される電力が増加しなくなります。さらに、1次側インダクタンスが下がり、それに応じて電流が急激に増加することによってSENSEピンの過電流スレッショルドがトリップする可能性があります。また、トランスは飽和したコアを介して伝達されないエネルギーを吸収しなければならないので、熱を発生することになります。定格飽和電流を規定していないメーカーもありますが、これはトランスのサイズの最小化と出力電力および効率の最大化を試みるときに必要な仕様です。また、適切な設計に必要なのは全温度範囲の飽和電流のデータです（一般的なパワー・フェライトの飽和は25から100になると20%以上減少する）。

出力電圧が低いときのフライバック・アプリケーションの熱制限は出力ダイオードの損失によって決まりますが、出力電圧を上げるにつれ、トランスの抵抗性損失と漏れ損失がパーセント・ベースの損失として増加します。電力レベルが大きくなると、出力ダイオードとトランスは定格温度仕様を超える可能性があります。出力ダイオードのRMS電流を最小限に抑え、予測される電流での順方向電圧降下が最も小さいダイオードを選択し、トランスの寄生抵抗と漏れインダクタンスを最小限に抑えることにより、効率を最大にしながらこれらの部品を最大温度より低く保つことができます。トランスの選択について検討する次のセクションで、出力ダイオードの損失を最小限に抑える方法について詳細に説明します。

LT3748自体の消費電流は小さい（おおよそVINからは300μAでINTVCCからは1mA）ですが、外付けMOSFETのドライブに必要な電流（fSW • QG）がLT3748のINTVCC LDOを介してVINから供給される場合、（VIN-INTVCC） • fSW • QGの電力を消費します。この電力がLT3748を大きく発熱させるほど大きいと、電流を3次巻線から供給する必要があるかもしれません。そうすると、LT3748からすべての熱制限が取り去られます。

トランスの選択トランスの仕様と設計は、LT3748をうまく利用する上で、おそらく最も重要な部分です。高周波数用絶縁型電源トランスの設計に関する一般的な注意事項に加えて、以下の情報を注意深く検討します。

まず最も重要なのは、トランスの2次側の電圧は1次側でサンプリングされる電圧から推測されるので、トランスの巻数比を厳密に制御して安定した出力電圧を確保する必要があります。トランス間の巻数比に±5%の許容誤差があると、出力レギュレーションに±5%より大きな変化が生じる可能性があります。幸い、ほとんどの磁気部品メーカーは1%以内の許容誤差の巻数比を保証することができます。

リニアテクノロジーは、LT3748と一緒に使用するためにあらかじめ設計されたフライバック・トランスを製作するため、主要な磁気部品メーカー数社と協力してきました。これらのトランスのいくつかの詳細を表1に示します。


図2. 150VのVDS（MAX）とILIM = 1A、2A、3Aでの 12V出力の最大出力電力

INPUT VOLTAGE (V)0

MAX

IMUM

OUT

PUT

POW

ER (W

)

30

40

50

80

3748 F02

20

10

020 40 60 100

ILIM = 3A

ILIM = 2A

ILIM = 1A


LT3748

133748fb



表1. あらかじめ設計されたトランス（注記がない限り標準仕様）

トランスの製品番号サイズ（W×L×H）mm

LPRI （µH）

LLEAK （nH）

NPS （NP：NS）

ISAT （A）

RPRI （mΩ）

RSEC （mΩ）メーカー

ターゲット・アプリケーション†

入力（V）出力750311424 17.7 × 14.0 × 12.7 100 844 3:1 3 180 29 Würth Electronics 40 to 75 12V/1A

750311456* 17.7 × 14.0 × 12.7 100 900 3:1 2.4 225 31 Würth Electronics 40 to 75 12V/1A

750311439 17.7 × 14.0 × 12.7 37 750 2:1 2.8 89 28 Würth Electronics 30 to 75 12V/1A

750311423 17.7 × 14.0 × 12.7 50 570 4:1 4 90 12 Würth Electronics 30 to 75 5V/3A



750311458* 17.7 × 14.0 × 12.7 15 175 3:1 5 35 6 Würth Electronics 10 to 40 5V/2.5A


750311624 17.7 × 14.0 × 12.7 9 150 1.5:1 8 34 21 Würth Electronics 10 to 40 15V/1A

750311604 29.08 × 23.11 × 11.43 8 300 1:1 9.5 30 12 Würth Electronics 10 to 40 24V/1.3A



750311608 29.08 × 23.11 × 11.43 12 500 1.5:1 9 30 20 Würth Electronics 20 to 75 24V/1.3A

750311607 29.08 × 23.11 × 11.43 14 500 2.5:1 9.5 40 10 Würth Electronics 20 to 75 12V/2.5A

750311590 32.31 × 27.03 × 13.69 8 200 2:1 18 15 8 Würth Electronics 10 to 40 12V/3.8A


750311592 32.31 × 27.03 × 13.69 8 200 1:1 18 15 20 Würth Electronics 10 to 40 24V/1.9A




PA2367NL 17.7 × 14.0 × 12.7 85 750 2.7:1 1.7 325 26 Pulse Engineering 20 to 75 12V/1A

PA1276NL 17.7 × 14.0 × 12.7 77.4 800 1.47:1 1.6 100 75 Pulse Engineering 20 to 75 12V/1A

PA2467NL 17.7 × 14.0 × 12.7 37 750 2:1 2.9 89 28 Pulse Engineering 20 to 75 12V/1A

PA1260NL 17.7 × 14.0 × 12.7 77.4 800 3.67:1 1.5 220 18 Pulse Engineering 20 to 75 5V/2A

PA3177NL 29.21 × 21.84 × 11.43 8.3 100 2:1 8.6 10 7 Pulse Engineering 10 to 40 10V/2.5A*2.5kの絶縁、その他の絶縁定格は1.5kV†目標とするアプリケーション、保証されていない

巻数比とダイオードのRMS電流出力電圧を設定するのにRFB/RREFの抵抗比を使用すると、所定のアプリケーションに適したトランスの巻数比を比較的自由に選択できることに注意してください。対照的に、小さな整数の単純な比（1：1、2：1、3：2など）を使って、全巻数と相互インダクタンスをもっと自由に設定することができます。

所定の電流制限に対して出力電力を最大にするように巻数比を選択することができますが、多くの場合、巻数比を最小限に抑えて電流制限値を増やすと、効率が向上して所定のトランスの飽和電流をより活用できます。出力インダクタンスとピーク出力電流は等しいが巻数比の異なる3種類のトランスを使用した最大出力電力を図3に示します。ここでは電流を増やす一方で巻数比を減らすと大きな電力を供給できることが示されています。


LT3748

143748fb


アプリケーション情報巻数比には2つの大きな制約があります。1つ目は、前のセクションで出力電力に対する制限に関して説明したように、MOSFETスイッチのドレインには、最大入力電源電圧に出力電圧と巻数比の積を加え、さらに漏れインダクタンスによって発生するある程度のオーバーシュートを加えた値に等しい電圧が生じることです。2つ目は、巻数比を増やすと、出力ダイオードに生じるピーク電流が増加して一般にダイオードのRMS電流が増加することにより、効率が低下することです。ダイオードの順方向電圧が出力電圧と比べて大幅に大きい場合、この効率の制限は出力電圧が低いときにさらに大きくなります。図4に示すように、最終ページに示されている5V/2A出力などの標準的なアプリケーションでは、ダイオード損失が他のすべての損失より大きな部分を占めています。ダイオードのRMS電流を計算するには以下の2つの式が必要になります。1つ目はデューティ・サイクルDの計算用で、2つ目は三角波形のRMS電流の計算式です。

D =VOUT + VF(DODE)( ) • NPS

VIN + VOUT + VF(DIODE)( ) • NPS

IDIODE(RMS) =ILIM • NPS( )2

• 1– D( )3

より一般的な解析として、巻数比をX軸にとり48V入力を使用した5V出力の出力電力と推定効率を比較したものを図5に示します。望みのアプリケーションが20Wを必要とする場合、最大電力の曲線は、2Aの電流制限（RSENSE = 0.05Ω）では12：1の巻数比が十分である一方で、5：1の巻数比では3Aで同じ電力を供給することを示しています。ただし、これら2つの巻数比と電流制限での最大負荷に対応する効率を調べると、5：1と3Aを選択した方の推定効率が85%になるので、12：1と2Aのアプリケーションの78%と比べて明らかに優れたソリューションです。

この評価にはいくつかの注意事項があります。まず、出力電圧が高い（> 12V）ときにはダイオードの順方向電圧の全損失に対する割合が小さくなるので、RMS電流は重要ではなくなり、この電流を最小限に抑えても、効率に対する影響は非常に小さくなります。さらに重要なのは、小さな巻数比で、大きな逆電圧定格を得るため順方向電圧降下が大きいダイオードを使わざるを得ないと、電流を最小限に抑える利点が得られなくなる可能性があることです。低出力電圧（3.3Vや5V）または高入力電圧（> 48V）の場合、2次巻線に対して複数の1次巻線で1より大きな巻数比を使用し、トランスの電流利得を最大にすることができます。

図3. ピーク出力電流と2次側インダクタンスが等しい 3種類のトランスを使用した12V出力の最大出力電力

図4. 5V/2A出力の標準的なアプリケーションの損失の要因

図5. 2Aおよび3Aの電流制限での48V入力から5V出力の推定効率および出力電力と巻数比NPS

INPUT VOLTAGE (V)0

OUTP

UT P

OWER

(W)

15

20

25

80

3748 F03

10

5

020 40 60 100

NPS = 2:1ILIM = 3A

NPS = 3:1ILIM = 2A

NPS = 6:1ILIM = 1A

IOUT (A)0.2A MIN70

EFFI

CIEN

CY L

OSS

(%)

75

80

85

90

100

2A MAX

3748 F03

95

VIN = 12V

DOUT

fSW • QG + IQ

TRANSFORMER I • R + LEAKAGE

FET RDS(ON)

NPS

0

ESTI

MAT

ED M

AX L

OAD

EFFI

CIEN

CY (%

)

MAXIM

UM OUTPUT POW

ER (W)

75

80

85

9 15

3748 F05

70

65

603 6 12

90

95

100

12

16

20

8

4

0

24

28

32

18

ILIM = 3AILIM = 2A

EFFICIENCY

OUTPUTPOWER


LT3748

153748fb


アプリケーション情報飽和電流最大出力電力に関するセクションで既に説明したように、トランスのコアはフライバックのエネルギー蓄積に使用されているので、トランスの巻線は定格飽和電流を超えてはなりません。いったんコアが飽和したときに注入されたエネルギーは2次側に伝達されないでコア内で消費されるからです。飽和電流の情報はトランスのメーカーから得られ、表1にはLT3748と一緒に使用するために設計されたトランスの飽和電流が示されています。

漏れインダクタンスとスナバトランスの漏れインダクタンスは、1次側または2次側のどちらでも、MOSFETスイッチがオフした後に1次側に電圧スパイクを発生させます。このスパイクは負荷電流が大きくなるほど顕著になり、大きな蓄積エネルギーを消費しなければなりません。トランスの漏れインダクタンスは最小限に抑えます。

ほとんどの場合、外付けMOSFETの選択とトランスの設計を適切に行うことによってスナバ回路が不要になりますが、最適なMOSFETをこの漏れスパイクから保護することが必要になることがあります。MOSFETがフライバックに与えられる予想DCドレイン電圧を超える大きなマージンをもつアプリケーションではRC（抵抗コンデンサ）スナバで十分なことがありますが、漏れインダクタンスによるスパイクに対するマージンが非常に小さいMOSFETを使用する場合、RCD（抵抗コンデンサ・ダイオード）またはツェナー・ダイオードを使ったクランプを選択する方がよいかもしれません。

RCスナバの推奨設計手順は、スナバなしでMOSFETをオフするときのMOSFETのドレインのリンギング時間を測定し、次いで、容量を（100pF程度から始めて）リンギング時間が1.5倍～2倍になるまで増やします。この時間の変化によって寄生容量の値が求められ、これにより寄生インダクタンスも初期時間から求められます。同様に、前に述べたスイッチの容量とトランスの漏れインダクタンスを使って初期値を推定することができます。いったんドレイン・ノードの容量とインダクタンスの値が分ると、スナバ容量に直列抵抗を追加することによって電力を消費し、リンギングを大幅に減衰させることができます。観測された時間（tPERIODおよびtPERIOD（SNUBBED））とスナバ容量

（CSNUBBER）を使って最適な直列抵抗を求める式を以下に示し、この結果得られる波形を図6に示します。

CPAR = CSNUBBER

tPERIOD(SNUBBED)

tPERIOD

2

– 1

LPAR = tPERIOD2

CPAR • 4π2

RSNUBBER = LPAR

CPAR

図6. 異なるRCスナバを使ったMOSFETのドレインで観測される波形

スナバによって吸収されるエネルギーは熱に変換され、負荷には供給されないことに注意してください。高電圧または大電流のアプリケーションでは、スナバを熱放散に適したサイズにする必要があるかもしれません。スナバ抵抗で消費される電力を容量性損失から求めるには、MOSFETがオンになる直前にドレイン電圧を測定し、この電圧とMOSFETのスイッチング周波数に関係する次式を使って、予想電力損失を求めます。

PSNUBBER = fSW • CSNUBBER • VDRAIN2/2

コンデンサの値を小さくすると、MOSFETのドレインの電圧が上昇する代わりにスナバで消費される電力を低減できる一方で、コンデンサの値を大きくするとオーバーシュートが小さくなります。

TIME (µs)0

0

V DRA

IN (V

)

10

30

40

50

0.20

90

3748 F06

20

0.100.05 0.250.15 0.30

60

70

80

NO SNUBBERWITH SNUBBERCAPACITORWITH RESISTOR AND CAPACITOR


LT3748

163748fb


アプリケーション情報オードを使用する必要がある場合、RCスナバまたはRCDクランプを実装して電圧スパイクを小さくすることができます。

2次側漏れインダクタンス前述の一般的な漏れインダクタンスの影響に加えて、特に2次側の漏れインダクタンスは別の現象を示します。この漏れインダクタンスはトランスの2次側に誘導性分割器を形成します。この分割器は帰還に使用される1次側換算のフライバック・パルスの大きさを実効的に減らします。これにより、出力電圧の目標値が同様の比率で増加します。漏れスパイクの作用とは異なり、この現象は負荷には依存しないことに注意してください。2次側の漏れインダクタンスが（製造上のばらつきも含めて）相互インダクタンスの一定の割合である限り、RFB/RREF抵抗比を調整して対応できます。

一般的には効率が低下することはありませんが、スイッチやトランスで通常消費される漏れインダクタンスのエネルギーはRCスナバ抵抗でも消費され、これは次式で計算できます。

PSNUBBER = fSW • LLEAK • ILIM2/2

図7に示すRCDクランプも、漏れインダクタンスによるスパイクがMOSFETスイッチのブレークダウン電圧を超えるのを防止します。ほとんどのアプリケーションでは、低速のクランプ・ダイオードによって非常に高速の電圧スパイクが生じます。いったんダイオードがクランプすると、漏れインダクタンス電流はクランプ・コンデンサによって吸収されます。出力レギュレーションに影響を与えないように、この時間は200nsより長く継続しないようにします。漏れインダクタンスのエネルギーが吸収された後、クランプ・ダイオードはオフし、スイッチの電圧は次式に等しくなります。

VDS = VIN＋NPS • （VOUT＋VF（DIODE））

ショットキー・ダイオードは一般にスナバに使用するのに最適ですが、漏れインダクタンスによるスパイクを制限するのに十分速くオンするのであれば、PNダイオードを使用することもできます。それぞれRCスナバとRCDクランプを使った、図19に示されている48V出力のアプリケーションの最大定格負荷と最大入力電圧での、MOSFETスイッチのドレインの波形を図8と図9に示します。どちらのソリューションも漏れスパイクを、Si7464DP MOSFETの200VのVDS（MAX）より低い190V未満に制限しています。

図7. RCDクランプ

図8. （図示されている）RCスナバを使った図19の通常動作時の MOSFETのドレインの波形

図9. RCスナバをCentral SemiconductorのCMR1U-02M-LTCを使用したRCDクランプに置き換えた図19の通常動作時の MOSFETのドレインの波形

漏れインダクタンスと出力ダイオードへのストレス漏れインダクタンスによる出力ダイオードへの逆電圧のストレスが大きくなることもあります。通常、MOSFETパワー・スイッチがオンすると、入力電圧を巻数比で割った値に出力電圧を加えた値の逆電圧が生じますが、出力ダイオードの容量と漏れインダクタンスによってLCタンクが形成され、予測される逆電圧を超えるリンギングが生じることがあります。逆電圧が小さいダイ

3748 F07

LLEAKVIN VOUT+

VOUT–

GATE NMOS

D

RC+

TIME (ns)0

0

DRAI

N VO

LTAG

E (V

)

40

80

120

50 100 150 2003748 F08

250

160

200

20

60

100

140

180

300

VIN = 96VVOUT = 48VIOUT = 0.5AR = 66ΩC = 150pF

TIME (ns)0

0

DRAI

N VO

LTAG

E (V

)

40

80

120

50 100 150 2003748 F08

250

160

200

20

60

100

140

180

300

VIN = 96VVOUT = 48VIOUT = 0.5AR = 4.99kC = TDK 0.22µF 250VD = CMR1U-02M-LTC


LT3748

173748fb


アプリケーション情報巻線抵抗の影響1次側と2次側のどちらの抵抗成分も全体の効率（POUT/PIN）を低下させます。LT3748のバウンダリ・モード動作により、十分な出力電圧レギュレーションが巻線抵抗に関係なく維持されます。

バイファイラ巻きバイファイラ巻きやこれと同様の巻線手法は、漏れインダクタンスの問題を最小限に抑えるのに有効です。ただし、これは1

次側-2次側間の容量も増やして1次側-2次側間のブレークダウン電圧を制限するので、バイファイラ巻きが常に実用的であるとは限らないことに注意してください。リニアテクノロジーのアプリケーション・グループがトランスの選択や設計をお手伝いします。

電流検出抵抗の選択外付け電流検出抵抗により、対象とする特定のアプリケーションに合わせて電流制限動作を最適化できます。電流検出抵抗を数オームから数十ミリオームまで変化させると、ピーク・スイッチ電流は数分の1アンペアから数十アンペアまで変化します。電流検出抵抗の値が小さいときは、回路が適切に動作するように特に注意を払う必要があります。

たとえば、MOSFETのピーク・スイッチ電流が4Aならば、0.025Ωの検出抵抗が必要です。この検出抵抗の消費する瞬時のピーク電力は1Wで、それに応じた定格が必要であることに注意してください。LT3748にはこの抵抗の検出ラインが1

本あるだけです。したがって、検出抵抗のグランド側の接続に何らかの寄生抵抗があると、見かけ上の値が増加します。検出抵抗が0.025Ωの場合、1mΩの寄生抵抗によってピーク・スイッチ電流が4%減少します。したがって、プリント回路の銅トレースとビアの抵抗は必ずしも無視できません。

電流検出回路を適正に動作させるためのもう1つの課題は、GATEピンが“H”になるときのMOSFETのドレインのスルー時にSENSEのスレッショルドが早くトリップしすぎるのを防ぐことです。LT3748は、GATEピンが最終値に近づくか、または少なく

とも150nsが経過するかどちらか遅い方が生じるまで、SENSE

ピンの電圧を目標のスレッショルドと比較し始めません。これによりほとんどのアプリケーションの要件が十分に満たされますが、GATEピンに直列抵抗とともにQGが非常に大きなMOSFETが使用されている場合、SENSEコンパレータが早くトリップしすぎることがあります。

出力短絡とSENSEピンの過電流LT3748は、1次側のインダクタ電流が設定範囲を超えたことを検出する内部スレッショルドを備えています。これは誘導性の出力短絡と0Vを下回る出力電圧から生じる可能性があり、トランスの1次側に戻る電圧に反映され、これにより、LT3748

は2次側の電流が放電される前に外付けMOSFETをオンします。SENSEピンの電圧が約130mV（RSENSE抵抗で設定されたILIM（MAX）より30%大きな値に等しい）を超えると、SSピンがリセットされてスイッチングが停止します。いったんソフトスタート・コンデンサが再充電されてソフトスタート・スレッショルドに達すると、最小電流制限でスイッチングが再開されます。

大きなドレイン容量と低電流動作低電流制限（ILIM < 1A）、2次対1次の大きな巻数比（NPS <<

1）、複数の出力巻線、容量が大きな出力ダイオードのいくつかが組み合わされたアプリケーションを設計する場合、1次巻線と外付けMOSFETのドレインに反映される容量を最小限に抑えることが重要です。各スイッチング・サイクルの間MOSFETがオフしてから2次側が電力を供給し始めるまで、1次側電流はその容量を充電してMOSFETのドレインをスルーします。ただし、いったんGATEピンが“L”になりMOSFETがオフしてから約200ns以内にドレイン・ノードがスルーしないでVINより高い状態に留まらないと、LT3748は2次側の電流がゼロであると検出してMOSFETを早くオンに戻しすぎることにより、LT3748が出力にほとんど電力を供給しないで連続してスイッチングする可能性があります。この結果、軽負荷時に出力電圧が垂下してVC

ノードに発振が生じます。この問題は、NPSを最大にする（1次側に対する2次側の巻数比を最小にする）、ピーク・ドレイン電流を増やす（RSENSEを最小にする）、さらに出力ダイオードとトランスの容量を最小限に抑えることによって防ぐことができます。


LT3748

183748fb


アプリケーション情報ソフトスタートLT3748にはオプションのソフトスタート機能が備わっており、SSピンとグランドの間にコンデンサを外付けするとイネーブルされます。内部回路により、VCピンの制御電圧がSSピンの制御電圧を超えるのを防ぎます。

VINの電源が取り去られたとき、または低電圧ロックアウト、検出抵抗の過電流、サーマル（過温度）シャットダウンのいずれかの結果としてソフトスタート機能が作動します。このとき、SS

ノードは約600mVまで放電されます。この状態が解消されると、公称5μAの電流がSSノードを約2.2Vに向かって充電します。たとえば、0.1μFのソフトスタート・コンデンサではVCノードのターンオン・ランプレートが0.05V/msに制限されます。

ENABLEと低電圧ロックアウト（UVLO）VINピンからEN/UVLOピンに抵抗分割器を接続することによって低電圧ロックアウト（UVLO）が実現されます。EN/

UVLOピンのスレッショルドは1.223Vに設定されています。また、EN/UVLOピンの電圧が1.223Vより低いと、このピンに2.4μAが流れます。この電流はR1の値に基づいてユーザーが設定可能なヒステリシスを与えます。実効UVLOスレッショルドは以下のようになります。

VIN(UVLO,RISING) = 1.223V • (R1+R2)R2

+ 2.4µA • R1

VIN(UVLO,FALLING) = 1.223V • (R1+R2)R2

UVLO機能を使用して外部シャットダウン制御を行う回路を図10に示します。NMOSをオンするとEN/UVLOピンが接地され、LT3748がシャットダウン状態になって消費電流が1μA未満になります。

最小負荷の要件LT3748は、いったん外付けMOSFETがオフして2次巻線に電流が流れると生じるフライバック・パルスを使って、出力電圧の情報を回収します。出力電圧を安定化させるため、LT3748はフライバック・パルスをサンプリングする必要があります。LT3748

は、軽負荷状態のときも最小量のエネルギーを供給して出力電圧の正確な情報を得ます。最小量のエネルギーを供給するには、最大負荷の約2%の最小出力負荷が必要になります。最小負荷での最小動作周波数は約42kHzです。

あるいは、最小負荷電力を処理するのに十分な定格のツェナー・ダイオードを使って、通常動作時の効率を低下させることなく最小負荷を与えることができます。この目的のためにツェナー・ダイオードを選択する場合、過渡状態のときにダイオードが負荷経路にならないようにツェナー電圧を十分高くしますが、ツェナー・ダイオードが最小負荷として機能するときにMOSFETと出力電圧の定格を超えないようにこの電圧を十分低い状態に保つ必要があります。

INTVCCピンに関する検討事項INTVCCピンはLT3748の内部回路とゲート・ドライバに電力を供給します。図11に示すように、INTVCCピンを安定化させるために3つの異なる構成があります。1つ目の構成では、内部LDO

を介してVIN電源からINTVCCピンを内部でドライブします。2つ目の構成では、VINをINTVCCピンに直接接続し、内部LDO

をバイパスして、VIN電源がINTVCCピンを直接ドライブします。このオプションの構成は20Vより低い電圧で使用してください。3つ目の構成では、外部電源または3次巻線がINTVCC

ピンをドライブします。入力電源より低くても安定化されたINTVCC電圧より高い電源が存在するときには、このオプションを使用してください。低い電圧の電源を使用すると、内部回路の電源効率が向上してLT3748の電力損失が減少します。

有効なINTVCCに必要な最小入力電圧やLT3748で消費される電力を計算するときには、通常動作時にINTVCC LDO

から流出する電流の大きさを知ることが役に立ちます。この

図10. 低電圧ロックアウト（UVLO）

LT3748

EN/UVLO

GND

R2

R1

VIN

3748 F10

RUN/STOPCONTROL(OPTIONAL)


LT3748

193748fb



電流を計算する最も簡単な方法は、予測されるVIN電圧およびINTVCC電圧での選択されたMOSFETスイッチのゲート電荷（QG）を使って、各ターンオン・イベントに必要な電荷に最大動作周波数を掛けることです。所定のアプリケーションの最大動作周波数は、トランスの1次側インダクタンス、巻数比（NPS）、公称出力電圧、および最大入力電圧から概算することができます。デバイスが最小オン時間または最小オフ時間で制限されていない限り、この最大周波数はデバイスがバウンダリ・モードで最小ピーク・スイッチ電流に安定化されているときに生じ、次式から算出することができます。

fSW(MAX) ≈VIN(MAX) • VOUT + VF(DIODE)( ) •NPS

LPRI • ILIM(MIN) • VOUT + VF(DIODE)( ) •NPS + VIN(MAX)( )算出された最大INTVCC電流を使って、VINが7Vを下回ったときの予測される損失電圧を「標準的性能特性」のセクションの曲線から求めることができます。LT3748はVIN = 5Vの低い電圧でテストされていますが、最小VIN動作のハードリミットはINTVCCレギュレータの損失電圧と3.6Vの低電圧ロック

アウトです。室温ではVIN = 5VでIINTVCC = 20mAの動作が十分可能な例を図12は示していますが、高温では同じ電流で損失電圧が1.4Vを超えてUVLOがトリップすると、LT3748はスイッチングを停止します。

3次巻線によるINTVCCのオーバードライブLT3748はオプトカプラや3次巻線を必要とせずに優れた出力電圧の安定化を実現しますが、入力電圧が20Vより高いアプリケーションの中には、巻線の追加によってシステム全体の効率を向上できるものがあります。3次巻線は出力が7.2V～20V

の電圧になるように設計します。抵抗を整流器と直列に接続して、漏れスパイクを吸収することを推奨します。48V入力、10W

の標準的なアプリケーションでは、INTVCCピンをオーバードライブすると、効率が最大負荷で数%、軽負荷では30%程度向上します。

ループ補償LT3748は抵抗とコンデンサの外部ネットワークをVCピンに使って補償します。標準的な値はRC = 50kとCC = 1nF程度です（他の可能な値については「標準的応用例」のセクションの各種回路を参照）。使用されるRCの値が大きすぎると、デバイスは高周波ノイズとジッタの影響を受けやすくなります。使用されるRCの値が小さすぎると、過渡性能が影響を受けます。CCの値の選択は多少RCの選択と逆になります。使用されるCCの値が小さすぎるとループが不安定になることがあり、使用されるCCの値が大きすぎると過渡性能が影響を受けます。過渡応答はどのようなDC/DCコンバータでも重要な役割を果たします。

図11. INTVCCピンの構成

図12. 低VIN時のINTVCC電流はINTVCC低電圧ロックアウトによってLT3748のスイッチングを停止させる可能性がある

LT3748

3.6V < BIAS < 20V,VIN > BIAS

5V TO 100V

INTVCC

VIN

3748 F09

EXTERNAL SUPPLYOR THIRD WINDING

LDO

LT3748

(VIN – DROPOUT) TO 7V

5V TO 100V

INTVCC

VIN

LDO

LT3748 5V TO 20V

INTVCC

VIN

OPTIONAL

LDOTEMPERATURE (°C)

–500

INTV

CC D

ROPO

UT (V

)

0.5

1.0

1.5

2.0

0 50 100 150

3748 F12

2.5

3.0

–25 25 75 125

VIN = 5V

INTVCC UVLO = 3.6V

IINTVCC = 20mA


LT3748

203748fb


アプリケーション情報同期整流式2次側アプリケーションLT3748とともにLT8309のような同期整流式2次側コントローラを使用することは、特に出力電圧が低く、出力電流が大きい場合、昇圧コンバータの効率を上げ、発熱を最小限に抑える優れた方法です。ただし、同期整流式アプリケーションを設計するとき心得ておくべき重要な細かい事項がいくつかあります。まず、LT8309コントローラは標準的な出力整流器の代わりに同期MOSFETを制御しますが、適切に構成したとき、2次側の導通時間が終了する前に同期MOSFETをオフする必要があります。これにより、次のスイッチング・サイクルにLT3748のGATEピンが“H”になるとき、トランスの1次側に電力を送り返す逆電流が流れないことおよび交差導通が生じないことが保証されます。その結果、2次側MOSFETのボディ・ダイオードの順方向電圧降下が1次側に反射し、LT3748によってサンプリングされます。正確なサンプルを保証し、優れたライン・レギュレーションとロード・レギュレーションを維持するため、正確な反射電圧を与えるのに十分長い時間にボディ・ダイオードが導通できるようにLT8309のRDRAIN抵抗を最適化する必要があります。正確な出力レギュレーションを保証するため、2次側電流がゼロになる少なくとも180ns 前に2次側MOSFET

がオフするようにします。図21の回路を使った、1次側ドレイン・ノードおよびLT8309のGATEピンの予想波形を図13は示しており、十分なボディ・ダイオードの導通時間に印が付けられています。

2次側電流がゼロになるときLT3748のサンプリング・ポイントでボディ・ダイオードが導通しているので、通常の整流器が2

次側で使用されている場合に説明されたのと同じ手順を使って、このボディ・ダイオードの温度係数をTCピンを使って補償します。ボディ・ダイオードのシリコン接合部の負温度係数は標準的ダイオードまたはショットキ・ダイオードと大差なく、前にアプリケーションのセクションで規定した標準値が良い出発点となります。

TIME (µs)0

VOLT

AGE

(V)

100

80

60

40

20

053 7

LT3748 F13

842 61

BODY DIODECONDUCTION

PRIMARY SIDEDRAIN VOLTAGE

LT8309VGATE

図13．ボディ・ダイオードの最適導通時間を示す動作時のLT3748の1次側MOSFETのドレインおよび LT8309のGATEピンの波形


LT3748

213748fb


設計例：12V入力から5V/2A出力1つ目の例はこのデータシートの最終ページに示されている車載アプリケーションで、効率の最大化に設計の焦点を絞った6V～45Vの入力電圧範囲で動作する公称12V入力、5V/2A出力です。

1. トランスの巻数比の選択トランスの巻数比は、MOSFETスイッチのVDS定格、出力ダイオードの逆バイアス定格、出力電力能力、およびコンバータ全体の効率に影響を与えます。このアプリケーションでは、出力ダイオードの順方向電圧降下に比べて出力電圧が低くて電流が大きいので、ダイオードのRMS電流を最小限に抑えることによって効率を最適化できます。様々なアプリケーションの標準的な効率は85%～90%であり、広い入力電圧範囲に対する妥協とこの特殊なアプリケーションが低出力電圧であることから、出力電力の計算では85%の効率を仮定します。この仮定はアプリケーションがテストされた後で変わる可能性があります。重要な選択基準のそれぞれを求める式は以下のとおりです。

NPS = NP/NS

VDS（MAX） ≥ VIN（MAX）＋VOUT • NPS

VR（DIODE） ≥ VIN（MAX）/NPS＋VOUT

IOUT（MAX） ≈ 0.85 • （1−D） • NPS • ILIM/2

D = （VOUT＋VF（DIODE）） • NPS/（VIN＋（VOUT＋VF（DIODE）） • NPS）

IDIODE（RMS） = √（ILIM • NPS）2 • （1−D）/3

出力電力の式を整理して電流制限ILIMを求めることが可能であり、アプリケーションの要件に応じて公称VINまたは最小VINでのILIMを求めることができます。このアプリケーションでは、高入力電圧での動作ストレスを低減するためにVIN =

7.5Vで2Aの負荷要件を設定します。このアプリケーションの上記の式の結果を表2に示します。

アプリケーション情報表の結果を検討すると、1：2の巻数比がダイオードの逆電圧の要件（逆バイアス能力が大きいダイオードは一般に順方向電圧降下が大きいためにアプリケーションの効率が低下する）と1次側電流の要求が厳しいように見え、出力ダイオードのRMS電流が1：1の場合より13%少ないだけです。ただし、ステップ3の最小および最大インダクタンス要件を検討すると、1：1の場合は、十分なオフ時間を与えるインダクタンスの範囲に対して最大VINから十分なオン時間が許容されません。この理由のため、2：1の巻数比を選択し、その過程で出力ダイオードの逆電圧定格の要件を緩和します。

2. 検出抵抗の値の計算検出抵抗は次式によって算出することができます。

RSENSE = 100mV

ILIM

必要とする5.8Aの電流制限から0.0172Ωの標準的でない値が得られるので、電流制限を増やしてより標準的な0.016Ωの値と6.25AのILIMを使用します。

3. インダクタンスおよび飽和電流の要件に基づいたトランスの選択

このアプリケーションのトランスは、公称入力電圧で最大負荷のときに80kHzの最小スイッチング周波数での効率を最適にするように選択します。トランスのサイズの要件が最も重要なアプリケーションでは、電流制限を小さくするかまたはスイッチング周波数を高くすることが必要な場合があります。以下の式で、最大負荷での所定のスイッチング周波数に必要なインダクタンスを選択し、そのインダクタンスがLT3748の最小オン時間およびオフ時間を満たすだけ十分大きいことを検証します。

表2. 12V入力から5V/2Aのアプリケーションの巻数比に対する電圧ストレス、出力能力、およびダイオード電流NPS VDS（MAX） VR（DIODE） D（VIN = 12V） D（VIN = 7.5V） ILIM（VIN = 7.5Vで2Aを出力） IDIODE（RMS）（VIN = 12V）0.5 47.5 95 0.19 0.27 12.9 3.3

1 50 50 0.31 0.42 8.2 3.9

2 55 27.5 0.48 0.59 5.8 4.8

3 60 20 0.58 0.69 5.0 5.6


LT3748

223748fb


LPRI ≤ VIN（MIN） • （VOUT＋VF（DIODE）） • NPS/（fSW（MIN） • ILIM • （（VOUT＋VF（DIODE）） • NPS＋VIN（MIN）））

LPRI ≥ （VOUT＋VF（DIODE）） • RSENSE • 400ns • NPS/15mV

LPRI ≥ VIN（MAX） • RSENSE • 200ns/15mV

このアプリケーションでは、2：1のトランスと6.25Aの電流制限用の0.016Ωの検出抵抗に対する1次側インダクタンスは、必要な最小スイッチング周波数と最小オフ時間の要件によって制限され、9.6μH～11.5μHの範囲になります。表1を参照すると、この要件に一致するトランスはありません。試作するためには、インダクタンスが望みの1次側インダクタンスよりわずかに小さいトランスPA3177NLを選択します。このアプリケーションは、入力電圧が高いときと電流制限が最小（出力負荷範囲の中央）のときの安定性を十分にテストする必要があります。最小オン時間の要件を緩和する最も簡単なソリューションは最大VIN電圧を低くすることです。代わりに、NPSを大きくすることができますが、効率が犠牲になります（全体の再設計が必要）。

4. MOSFETスイッチの選択選択した2：1のトランスには漏れインダクタンスがないと仮定して、公称55Vの定格のMOSFETスイッチを必要とします。とはいえ、漏れインダクタンスの値が小さくてもドレインに予測電圧の2倍までのリンギングを生じる可能性があるので、通常、最終設計時にこの検証が必要になります。ただし、10A

より小さい電流では、RDS（ON）が十分小さくて最大負荷効率の低下への寄与度が非常に小さい一方で、同様にQGが十分に小さく、軽負荷でわずかな電流と損失でドライブできるMOSFETを見つけるのは難しくありません。また、所定のMOSFETによる効率の上昇と低下を検討するときは、電圧要件を満たすためにスナバを回路に追加する必要がある場合、スイッチ抵抗の差より大きなエネルギーを消費することがあり、VDS（MAX）とRDS（ON）の間のトレードオフが逆効果になる可能性があることを認識することが重要です。このため、VishayのSi7738を選択して150V定格での大きなマージンを確保します。MOSFETのRMS電流を計算し、これを二乗してRDS（ON）を掛けることによって損失を計算することができ、所定の周波数でFETをドライブするのに必要な電流は以下の式から求めることができます。

IMOSFET（RMS） = √ILIM2 • D/3

IINTVCC = fSW • QG

PINTVCC = IINTVCC • （VIN−VINTVCC）

このアプリケーションでは、最大負荷でのMOSFETのRMS

電流は約2.7Aであり、0.038ΩのRDS（ON）で0.28Wになり、効率が2%程度低下します。最大動作周波数が（1/4の出力負荷のときの）最大負荷周波数より約4倍高いと仮定し、Vishayのデータシートから7V動作でのおおよそのQGを読み取ると、INTVCC電流は8mAに近い値で、負荷が2.5W程度のときに0.04W、つまり2%以下の損失になり、最大負荷でははるかに小さくなります。

5. 出力ダイオードの選択前に計算したように、出力ダイオードの逆電圧は、出力ダイオードの1つ目に重要な仕様です。MOSFETと同様に、十分なマージンのダイオードを選択するとスナバの使用が不要になります。2つ目の基準はダイオードの電力要件で、正確に見極めるのはより困難です。メーカーによってはデューティ・サイクルに対する電力損失についてのデータを直接提供しており、表のデータを併用して決定します。スナバの使用を避けるため、逆バイアス能力が60Vで順方向電圧降下が最小のダイオード（Diodes Inc.のSBR 8U60P5）を選択しました。効率の最大化を目標とするこの特定のアプリケーションでは、VINの最大電圧の要件を最小限に抑えることにより、逆バイアス定格が小さく順方向電圧降下が小さいダイオードを使用して、効率をさらに向上させることができる可能性があります。あるいは、特定の逆バイアス定格を満たすダイオードが入手できない場合、順方向電圧降下が小さいダイオードを選択できるまで巻数比を大きくしてから、ダイオードのRMS電流が大きいこのソリューションが有効かどうかを再評価することの方が効果的なことがあります。



LT3748

233748fb


6. 適切な出力電圧のための帰還抵抗の選択「アプリケーション情報」のセクションで既に述べた反復手順を使って帰還抵抗RFBを選択し、出力電圧を5Vに設定します。出力電圧の温度補償のためのRTC抵抗を調節します。RREFには6.04kを選択します。

7. 出力コンデンサの選択出力コンデンサは、コンデンサの容量が大きいとサイズが大きくなりコストが上がることを考慮しながら、出力電圧リップルを最小限に抑えるように選択します。次式で出力電圧リップルを計算します。

∆VMAX = LPRI • ILIM2

2• COUT • VOUT

8. 必要に応じたスナバ回路の追加選択された主要部品を使って、MOSFETスイッチのドレインのリンギングを評価し、補償ネットワークを最適化するためにステップ応答を評価するアプリケーションを構築します。RCスナバを使用する場合、「アプリケーション情報」のセクションの式を使用するか、またはトランスの公表された漏れインダクタンスを使用して、MOSFETの公表された出力容量より1倍～3倍大きな範囲のスナバ・コンデンサを選択することにより、部品の値を大まかに推定することができます。このアプリケーションでは、最小入力電圧のときの最大負荷で、MOSFETのドレイン電圧のピーク値が測定され、Si7738の150Vの定格を上回ります。効率を最大にするためにDZクランプを検討しました

アプリケーション情報が、DZクランプは非常に高速な漏れスパイクを十分にクランプするほど速くはオンできませんでした。最終的な解決策は逐次使用されるRCスナバで、大部分の出力負荷範囲にわたって効率の低下を1%未満に抑えながら、ワーストケースのドレイン電圧スパイクをわずか80Vに低減します。同様に、出力ダイオードのアノードにプローブをあてるとMOSFETスイッチがオンするときに起きるリンギングが観測され、ダイオード両端の45Vのピークが測定されます。したがって、スナバ回路は不要です。

9. 補償ネットワークの最適化補償を設定するため、出発点として、最初に22nFのコンデンサと10kの抵抗でアプリケーションを構成します。60Vの最大入力電圧のときに軽負荷と重負荷の両方で負荷ステップを与え、減衰が望みのリミットまで小さくなるまで容量を減らします。この場合、補償容量が2.2nFで、応答には約60˚の位相マージンが含まれています。最小入力電圧で安定性を検証した後、さらに、安全マージンのために補償コンデンサの容量を2倍にします。直列抵抗を5k～50kの範囲で変えると、最適な応答は24.7kで観測されます。最高のリップル性能を得るには、1nF以上の補償コンデンサと50kを超えない補償抵抗を選択します。

10. ソフトスタート・コンデンサとUVLO抵抗分割器ソフトスタート・コンデンサはフライバック・コンバータの起動時に役に立ちます。目的の入力動作範囲のためのUVLO抵抗分割器を選択します。これらの式は前述のとおりです。


LT3748

243748fb



表3. 48V入力から12V/2Aのアプリケーションの巻数比に対する電圧ストレス、出力能力、およびダイオード電流NPS VDS（MAX） VR（DIODE） D（VIN = 48V） D（VIN = 36V） ILIM（VIN = 36Vで2Aを出力） IDIODE（RMS）（VIN = 48V）1 84 84 0.21 0.26 6 3.3

2 96 48 0.34 0.41 4 3.7

4 120 30 0.51 0.58 3 4.6

6 144 24 0.61 0.68 2 5.2

設計例：48V入力から12V/2A出力2つ目の例はこのデータシートの表紙に示されているテレコム・アプリケーションです。このアプリケーションは低価格で小型のシンプルなソリューションに焦点を絞ったものです。巻数比を選択する最初のステップの結果を表3に示します。

この例では、出力ダイオードは両端の電圧降下がVOUTに比べて小さいために効率の低下が非常に小さいので、出力ダイオードの電流を最小限に抑えることはそれほど重要ではありません。非常に重要なのはMOSFETと出力ダイオードへのストレスを最小限に抑えることで、どちらのデバイスにもスナバを使用しないためには、4：1のトランスの場合がベストな妥協と考えられます。

トランスを選択するとき、オフ時間を最小にするために1次側インダクタンスを20μHにする必要がありますが、最大負荷での出力リップルを最小限に抑えるためには60.8μHのトランスを選択します。飽和電流（2次巻線の12Aのピーク）の条件を満たすため、Versa-PakのVP4-0047-Rがコンパクトで高効率なソリューションを提供します。

この例では入力電圧が高く1次側の抵抗性損失が非常に小さいので、MOSFETスイッチのRDS（ON）を最小限に抑えても効果は極めて小さくなります。ただし、ゲート・ドライブ用の電流は高いVINから供給されるので、3次巻線が追加されていない限り、QGと動作周波数の両方を最小限に抑えることが不可欠です。VDS（MAX）が200Vでゲート電荷の小さいVishayのSi7464DPは、ワーストケースのINTVCC電流をわずか3mAに保ち、これを消費電流に加えてもLT3748の電力損失を72V入力でわずか1/4Wに抑えます。

出力ダイオードの逆バイアスは公称で30Vに過ぎませんが、B360ダイオードを選択してスナバを不要にするだけの十分なマージンを確保します。順方向電圧降下が小さいより高価なダイオードであれば効率が数パーセント改善されるかもしれず、高温動作が必要な場合には全温度範囲で平均電流が大きな定格のダイオードが必要になるかもしれませんが、B360

は小型で低価格です。

その他の設計と部品の選択は簡単です。

推奨するレイアウトDC1557Aデモボードのレイアウトについては図14と図15を参照してください。レギュレーションを最適にするため、RREFおよびRFB抵抗（R9、R5）をLT3748に近接させるように注意してください。高精度なレギュレーションのためには、これら2本の抵抗をLT3748のピンにできるだけ物理的に近づけることが不可欠です。さらに、VINのバイパス・コンデンサ（C2）から1次側巻線、MOSFETスイッチ、検出抵抗（R10）にかけての高周波電流経路は非常に狭いループにします。同様に、INTVCCコンデンサからMOSFETのソースと検出抵抗にかけてのMOSFETのゲート・スイッチングの高周波電流経路も面積を小さくします。レギュレーションを改善するには、高電流のグランドは分離させておくか、または少なくとも他のグランド基準のピンで使われる小信号グランドから物理的に絶縁することを推奨します。


LT3748

253748fb


図15. デモボードの上面メタル

図14. デモボードの上面シルクスクリーン



LT3748

263748fb


標準的応用例

図16. 車載IGBTコントローラ電源

EN/UVLO

TC

SS

RFBRREF

VC GND INTVCC

LT3748

3748 F16

133k 2nF

VIN 12V TYP

VIN

VO1

VO2

VO3

VO4

T11:1:1:1:1

D115V

300mA

825k

150k

10µF6µH C1

GATE

SENSE

1µF

4700pF 4.7µF

6.04k

71.5k

0.0125Ω

M1

10k

IGBTDRIVER

D215V

300mAC2

IGBTDRIVER

D315V

300mAC3

IGBTDRIVER

D415V

300mA

C1-C4: 22µH 25V X7R ×2D1-D4: DIODES INC. PDS3100M1: VISHAY Si7898DPT1: COILTRONICS VERSA-PAC VP4-0075-RZ1: DIODES INC. DFLZ18-7

C4

Z1

Z1

Z1

49.9k

TL431ACDANODE

CATHODE

REF

320V

0V

3-PHASEMOTORIGBT

DRIVER

9.09k

LOAD CURRENT (mA)0

OUTP

UT V

OLTA

GE (V

)

17.0

16.5

16.0

15.5

15.0

14.5

14.0

LT3748 F17

800400200 600

VO4 (NO LOAD)

VO3(100mA)

VO1 (300mA) VO2 (SWEPT)

図17．V01とV03に負荷を与え、V02を掃引したときの図16の電源のクロス・レギュレーション性能


LT3748

273748fb


標準的応用例

図18. ±300V絶縁型フライバック・コンバータ

EN/UVLO

TC

SS

RFB

RREF

VC GND INTVCC

LT3748

3748 F18

R624.9k

VIN 7V TO 15V

VOUT+

300V8mA

VOUT+

300V8mA

VOUT–VIN

T11:10:10

R1357k

R293.1k

C110µF C5

GATE

SENSE

C21µF

C70.1µF

C42.2nF

C9100pF C3

4.7µF

R46.04k

R3140k

R510k

R7600k

R8600k

D1

DANGER HIGH VOLTAGE! OPERATION BY HIGH VOLTAGE TRAINED PERSONNEL ONLY

D3

50mΩ

M1VOUT

–

C6

C80.22µF50V

D2

C5, C6: 0.1µF 600V ×2D1, D2: CENTRAL SEMICONDUCTOR CMR1U-06M LTCM1: FAIRCHILD FDM3622T1: WÜRTH ELEKTRONIK 750311486D3: CENTRAL SEMICONDUCTOR CMMR1U-02


LT3748

283748fb


標準的応用例

図19. 24V～96V入力の48V/0.5A電源

OUTPUT CURRENT (A)0

EFFI

CIEN

CY (%

)

75

80

85

0.3 0.5

3748 F20

70

65

600.1 0.2 0.4

90

95

100

VIN = 24V

VIN = 48V

VIN = 96V

図20. 図19の48V電源の効率

EN/UVLO

TC

SS

RFB

RREF

VC GND INTVCC

LT3748

3748 F192nF

VIN 48V TYP

VOUT+

48V0.5A

VOUT–

VIN

T11:1

825k

49.9k

4.7µF44.1µH

4.7µF100V×3

GATE

SENSE

0.22µF

4700pF 4.7µF

6.04k

226k

66Ω

150pF

D1

0.030Ω

D1: CENTRAL SEMICONDUCTOR CMR5U-02-LTCM1: VISHAY Si7464DPT1: COILTRONICS VERSA-PAC VP4-0060-R

M1

10k


LT3748

293748fb


標準的応用例

図21．LT8309を使った2次側同期整流式5V/8A絶縁電源

EFFI

CIEN

CY (%

)

ILOAD (A)90

92

761 2 3 4 5 6 7 8

84

82

80

78

88

86

90


LT8309 & MOSFET

PDS760DIODE

図22．従来のPDS760ショットキ・ダイオード整流器を使用した図21の電源の効率および性能

INTVCC

VCC

VOUT+

5V, 8A

VOUT–

D5

VIN36V TO

72V

GATE

3784 TA21

DRAIN

GND

120pF

100Ω

6.04k

147kLT8309

•

•

0.22µF

28k

12.1k

15nF

0.012Ω

GATE

SENSE

RREF

INTVCCVC

SS

TC

EN/UVLO

RFB

GND

LT3748

5.33:1:2.67PA1735NL

3Ω

2.15k

4.7µF

M1 M2

4.7µF

910µF

470pF

1.2M

51k

62µF

1µF D6

4.7nF

D1

D2 D4

68ΩD3

VIN

D1: SMBJ85A-13-FD2: CMMRIU-02D3: BAV20W-7-FD4: BAV20W-7-FD5: CMZ5919BD6: CMHZ5258BM1: BSC320N20NS3GM2: BSC028N06NS

•


LT3748

303748fb


標準的応用例

図23．LT8309と同期スイッチの代わりにPDS760を使用した図21の電源の5V/5A出力でのサーマル・イメージ

図24．図21の2次側同期整流式電源のはるかに低い温度での5V/5A出力でのサーマル・イメージ


LT3748

313748fb


標準的応用例

図25．3.3V/10A絶縁型同期整流式フライバック・コンバータ

LOAD CURRENT (A)0

EFFI

CIEN

CY (%

)

100

95

90

85

80

75

70

LT3748 F26

10800400200 600


図26．図25の電源の効率

INTVCC

VCC

VOUT+

3.3V, 10A

VOUT–

D5

VIN36V TO

72V

GATE

3748 F25

DRAIN

GND

120pF

100Ω

6.04k

158kLT8309

0.22µF

19.1k

470pF

•

•

15k

22nF

0.015Ω

GATE

SENSE

RREF

INTVCCVC

SS

TC

EN/UVLO

RFB

GND

LT3748

8:1.4PA1477NL

3Ω

2k

4.7µF

M1 M2

4.7µF

1500µF1.2M

51k

62µF

1µF D6

VIN

4.7nF•

68Ω

D1: SMBJ85A-13-FD2: CMMRIU-02D3: BAV20W-7-FD4: BAV20W-7-FD5: CMZ5914 BD6: CMHZ5258BM1: BSC320N20NS3GM2: BSC016N04LS

D3

D1

D2 D4


LT3748

323748fb


パッケージパッケージ最新のパッケージ図面については、http://www.linear-tech.co.jp/designtools/packaging/をご覧ください。

MSOP (MS12) 0510 REV A

0.53 ± 0.152(.021 ± .006)

SEATINGPLANE

0.18(.007)

1.10(.043)MAX

0.17 – 0.27(.007 – .011)

TYP

0.86(.034)REF

1.0(.0394)

BSC

0.50(.0197)

BSC

16 14 121110

1 3 5 6 7 8

9

NOTE：1. 寸法はミリメートル/（インチ）2. 図は実寸とは異なる3. 寸法にはモールドのバリ、突出部、またはゲートのバリを含まないモールドのバリ、突出部、またはゲートのバリは各サイドで0.152mm（0.006”）を超えないこと4. 寸法には、リード間のバリまたは突出部を含まないリード間のバリまたは突出部は各サイドで0.152mm（0.006"）を超えないこと5. リードの平坦度（成形後のリードの底面）は最大0.102mm（0.004”）であること

0.254(.010) 0° – 6° TYP

DETAIL “A”

DETAIL “A”

GAUGE PLANE

5.23(.206)MIN

3.20 – 3.45(.126 – .136)

0.889 ± 0.127(.035 ± .005)

RECOMMENDED SOLDER PAD LAYOUT

0.305 ± 0.038(.0120 ± .0015)

TYP

0.50(.0197)

BSC

1.0(.0394)

BSC

4.039 ± 0.102(.159 ± .004)

(NOTE 3)

0.1016 ± 0.0508(.004 ± .002)

3.00 ± 0.102(.118 ± .004)

(NOTE 4)

0.280 ± 0.076(.011 ± .003)

REF

4.90 ± 0.152(.193 ± .006)

MS PackageVaritation: MS16 (12)

16-Lead Plastic MSOP with 4 Pins Removed(Reference LTC DWG # 05-08-1847 Rev A)


http://www.linear-tech.co.jp/designtools/packaging/

LT3748

333748fb


改訂履歴

Rev 日付概要ページ番号A 10/10 「絶対最大定格」、「ピン配置」、「発注情報」、「電気的特性」セクションにHグレードの情報を追加。

「アプリケーション情報」セクションの文章と表2を改訂。「アプリケーション情報」セクションの図16と図17を改訂。「標準的応用例」の図を改訂。

2、315、16、20、22

26、2730

B 2/15 MPグレード製品を追加。「同期整流式2次側アプリケーション」のセクションを追加。図21、図22、図23、図24、図25、図26を追加。

2、320

29、30、31

リニアテクノロジー・コーポレーションがここで提供する情報は正確かつ信頼できるものと考えておりますが、その使用に関する責務は一切負いません。また、ここに記載された回路結線と既存特許とのいかなる関連についても一切関知いたしません。なお、日本語の資料はあくまでも参考資料です。訂正、変更、改版に追従していない場合があります。最終的な確認は必ず最新の英語版データシートでお願いいたします。


LT3748

343748fb

LINEAR TECHNOLOGY CORPORATION 2010

LT 0215 REV B • PRINTED IN JAPAN


関連製品

標準的応用例6V～45Vの連続動作で車載用入力から5V/2A 出力

製品番号説明注釈LT8300 150V/260mAスイッチを備えた100V入力の

マイクロパワー絶縁型フライバック・コンバータ低静止電流、オプトカプラ不要のモノリシック・フライバック・コンバータ、5ピンTSOT-23パッケージ

LT8301 65V/1.2Aスイッチを備えた42V入力のマイクロパワー絶縁型フライバック・コンバータ

低静止電流、オプトカプラ不要のモノリシック・フライバック・コンバータ、5ピンTSOT-23パッケージ

LT8302 65V/3.6Aスイッチを備えた42V入力のマイクロパワー絶縁型フライバック・コンバータ

低静止電流、オプトカプラ不要のモノリシック・フライバック・コンバータ、8ピンSO-8Eパッケージ

LT8309 2次側同期整流器ドライバ 4.5V ≦ VCC ≦ 40V、高速ターンオンおよびターンオフ、 5ピンTSOT-23パッケージ

LT3573 40V絶縁型フライバック・コンバータ 1.25A/60Vスイッチ内蔵のオプトカプラ不要モノリシック・フライバック・コンバータ

LT3574/LT3575 40V絶縁型フライバック・コンバータ 0.65A/2.5A 60Vスイッチ内蔵のオプトカプラ不要モノリシック・フライバック・コンバータ

LT3757/LT3758 40V/100V昇圧フライバック・コントローラ小型パッケージ、強力なゲート・ドライブのユニバーサル・コントローラLT3957/LT3958 40V/100V昇圧フライバック・コンバータ 5A/3.3Aスイッチ内蔵のモノリシック・コンバータLT1725 20V絶縁型フライバック・コントローラ負荷補償回路付きコントローラLT1737 20V絶縁型フライバック・コントローラオプトアイソレータや3次巻線不要、最大50Wの出力LTC®3803/LTC3803-3 LTC3803-5

200kHz/300kHzフライバックDC/DCコントローラ外付け部品によってのみ制限されるVINとVOUT

LTC3805/LTC3805-5 周波数を調整可能なフライバック・コントローラ外付け部品によってのみ制限されるVINとVOUT

リニアテクノロジー株式会社102-0094 東京都千代田区紀尾井町3-6紀尾井町パークビル8FTEL 03-5226-7291l FAX 03-5226-0268 l www.linear-tech.co.jp/LT3748

EN/UVLO

TC

SS

RFB

RREF

VC GND INTVCC

LT3748

3748 TA0286.6k 47nF

VIN12V TYP

VOUT+

5V, 2A

VOUT–VIN

T12:1

D1

D2825k

215k

10µF8.3µH

GATE

SENSE

100µF10V

18.2Ω

2.2nF 4.7µF

6.04k

330pF

48.7k

0.016Ω

D1: DIODES INC. SBR8U60P5D2: DIODES INC. BZT52C5V6M1: Si7738DPT1: PULSE PA3177NL

M1

24.7k















http://www.linear-tech.co.jp/LTC3803

http://www.linear-tech.co.jp/LTC3803-3


http://www.linear-tech.co.jp/LTC3805



LT3748 100V フライバック・コントローラ - Analog …...LT3748 1 3748f 詳細：...

Documents

Transcript of LT3748 100V フライバック・コントローラ - Analog …...LT3748 1 3748f 詳細：...