新民高中101學年度第一學期圖書介購估價單 · 71 自然科學類昆蟲記中記 楊維晟 天下文化 1 1 72 自然科學類 法布爾昆蟲記全集(10冊) 法布爾
NXP Powerpoint template confidential 16:9...
65
公开使用 JIM BRIDGEWATER 2016 年9 月 FTF-NET-N1865 全球体积最小、功耗最低的64 位 处理器LS1012A
Transcript of NXP Powerpoint template confidential 16:9...
公开使用
JIM BRIDGEWATER
2016年9月
FTF-NET-N1865
全球体积最小、功耗最低的64位
处理器LS1012A
公开使用1 公开使用1
议程
• 介绍LS1012A架构
• 软硬件开发状态
• 产品的差异化特性和目标市场
• LS1012A技术细节
公开使用2
LS1012A
• Cortex-A53
• PPFE
• 1 Gbps Crypto
• 1-2W
LS1021A
• Cortex-A7
• 2Gbps IP fwd
• 3W
• 丰富接口
LS1043A
• Cortex-A53
• LS1043/42
• 5Gbps Crypto
• 5-10W
LS2085A
• Cortex-A57
• LS2085/45
• DPAA2
• 20Gbps Crypto
• 20-35W
网关、工业控制
智能边缘网络设备
SDN, NFV, 云服务
LS1046
• Cortex-A72
• DPAA1
• 10Gbps Crypto
• 10-12W
业界最具扩展性的ARM64处理器家族
LX20xx
• Cortex-A72
• 8-16 cores
• DPAA2
• 50Gbps Crypto
1st ARM64小于10x10mm 封装.
可电池供电
第一个带10G WAN的ARM64
聚焦家庭网关
LS1088A
• Cortex-A53
• DPAA2
• 10Gbps Crypto
• 15-20W
网络、工控领域64位ARM处理器的领导者
LS2088
• Cortex-A72
• 8 cores
• DPAA2
• 20Gbps Crypto20-35W
公开使用3
LS1012A框图
• 单个ARMv8 64位Cortex-A53处理器
• 1840 DMIPS/2240 Coremark @ 800MHz
• NEON协处理器和DP FPU
• 256 KB的2级缓存（带ECC）
• 存储控制器
• DDR3L最高达到1000 MHz
• 16位数据总线，1个片选信号
• 高速互连
• 1个PCI Express Gen2
• 1个SATA Gen3
• 1个USB 3.0（带PHY）
• 1个USB 2.0（带ULPI）
• 以太网数据包加速器
• 2个GbE（2.5G或1G）
• 数据路径
• 数据包加速引擎(PPFE)
• 安全加速引擎(SEC)
• 2个SD 3.0/SDIO/eMMC
• QSPI、1个SPI、2个UART、2个I2C
• 2个I2S、5个SAI
• 安全启动、Trust Architecture、ARM TrustZone
• 高级电源管理
• 封装：9.6x9.6mm，可4层布板
CCI-400一致性互连
安全启动
Trust Zone
电源管理
2个SD 3.0/SDIO/eMMC
2个I2C
2个I2S、5个SAI
QSPI，1个SPI
2个UART
64位DDR2/3
存储控制器
16位DDR3L
存储控制器
64KB
SRAM
GPIO、JTAG
SEC
256KB的2级缓存
ARM
Cortex-A53
32KB
L1-D
32KB
L1-I
1个USB3.0 + PHY3通道6GHz SERDES
PC
Ie 2
.0
PPFE
SA
TA
3.0
Gb
E
Gb
E
量产
2016年第4季度
1个USB2.0
安全监控器
公开使用4
LS1012A高级功能
• Processor Complex
− 64位ARM Cortex-A53，最高频率800 MHz
2W功率下的Coremark数据大于2200
NEON SIMD / DP FPU
32KB/32KB的1级奇偶校验保护缓存，256KB的2级缓存（带ECC）
• 数据接口（最多3个6GHz SerDes通道）
− 2个千兆以太网接口(2.5G/1G)
− 1个USB3.0（带PHY）
− 1个USB2.0（带ULPI）
− 1个PCIe Gen2 (5 GHz) (x1)
− 1个SATA-3 (6 GHz)
• 存储器接口
− QSPI（NOR闪存）
− 1个SPI
− 2个SDIO 3.0
− DDR3L-1066 MHz (16b)
• 控制I/O
− 2个I2C、1个SPI
− 2个UART
− 2个I2S、5个SAI
− 看门狗/定时器
− 16个专用GPIO，6个支持PWM
• 数据包加速
− 数据包加速引擎
2Gbps的PPPoE/NAT路由（390B数据包）
RSO/LRO卸载
− 硬件安全引擎
400 MB/s 块模式加密
AES256 CBC、ECB、XTS
XOR
• 硬件/芯片安全
− 安全启动、JTAG拦截、8Kb的OTP存储器
− ARM TrustZone + Trust Architecture
− 兼容DRM
• 电池工作
− 动态频率调整(DFS)，带集成电源管理
− 可USB充电
公开使用5
LS1012A数据包转发引擎 - 性能估计
• 实现NAT路由目标的同时对CPU负担最轻，实现IPV4/6加速
以太网到以太网NAT路由
帧大小
双向吞吐量(IPV4) –
Mbps
双向吞吐量(IPV6) -
Mbps
CPU利用率目标
64 2000 2000 <5%
128 2000 2000 <5%
256 2000 2000 <5%
512 2000 2000 <5%
1024 2000 2000 <5%
1280 2000 2000 <5%
1518 2000 2000 <5%
TCP (ac) UPD (ac) TCP (n+ac) UDP (n+ac)
TX Target 850 956 1050 1200
RX Target 850 957 1050 1200
0
200
400
600
800
1000
1200
1400
吞吐
量M
bp
s
WLAN到以太网
公开使用6
LS1012A超小外形封装
• 创新的Laminate BGA技术
−信号引脚在外部两行焊盘中，间距为0.5mm
−内部焊球0.8mm的间距，仅用于电源和接地
• 支持经济的四层PCB
• 可应用于空间严重受限的场合。
9.6mm
9.6mm
公开使用7
LS1012A电源管理功能
• 数据包转发引擎可减少CPU负荷并降低功耗
• 活动状态时的典型功耗为1W
• 动态频率调整
• 片上温度监控
• 主要功能模块的时钟开关
公开使用8
支持的安全功能
• 安全启动
• 安全密钥管理
• 破坏检测
• 防克隆安全制造
• 安全调试
• ARM TrustZone
• 加解密协处理器
A53
Internal BootROM
Security Fuse Processor
PPFE
DDRC
TZ
AS
C
SEC 5.5
IPsec ucode
Security Monitor
Secure Debug
HP_TMP
PROG_SFP
DESAAESA
作业队列控制器
DECO
DM
AR
TIC
MDHAPKHA RNG
OCRAM
TZ
PC
TZ
MA
LS1012A的安全和Trust Architecture功能
公开使用9
LS1012A加密加速功能
CHA
DESAAESA
作业队列控制器
描述符控制器
DM
AR
TIC
MDHAPKHA RNG
作业环I/F
(1) 公钥硬件加速器(PKHA)•RSA和Diffie-Hellman（至4096b）•椭圆曲线加密(1024b)•支持运行时均衡
(1) 随机数发生器(RNG)•NIST认证•RNGB在P1010中采用，RNG4在PSC9131中采用
(1) 消息摘要硬件加速器(MDHA)•SHA-1、SHA-2 256、384、512位摘要• MD5 128位摘要•HMAC
(1) AES加速器(AESA)•密钥长度为128位、192位和256位•ECB、CBC、CTR、CCM、GCM、CMAC、OFB、CFB和XTS
(1) DES加速器(DESA)•DES、3DES（2K、3K）•ECB、CBC、OFB模式
(1) CRC单元•CRC32、CRC32C、802.16e OFDMA CRC
以下安全协议的标头和标尾卸载：•IPSec、SSL/TLS、3G RLC、PDCP、SRTP、802.11i、802.16e、802.1ae
功能 速率(Gbps)
AES 1.6
3DES 1.4
SHA-256 1.9
RSA （待定）
IPSec 1.6
IPSec @ (IMIX) 1.1
公开使用10
LS1012A开发状态
公开使用11
LS1012A-RDB板
特性
• 128MB的NOR闪存
• 256MB的DDR3L DRAM
• 2个GbE
• 1个mPCIe
• 1个SATA
• USB3.0
• USB2.0
• KW41Z 2.4GHz Radio 支持
Thread和蓝牙低功耗
• 用于扩展的Arduino接口
LS1012A
VR5100
PMICK22USB到JTAG
KW41ZBLE/
ThreadSDHC2
eMMC
存储器
SDIO
Wi-Fi模块
Arduino
接口
RGMII256MB
16b DRAM
128MB的NOR闪存
QuadSPI
DDR3L
PCIe 半高mPCIe连接器
GbE
PHY
I2C1
SAI2
GbE
SATA3SATA
SGMIIGbE
GbE
PHY
USB2.0和3.0 USB
连接器
公开使用12
LS1012A-RDB
Mini
PCIe
1 GbE
1 GbE
SD卡插槽
Arduino
Arduino
SATA
WiFi
US
B
KW41Z
正面 背面
公开使用13
LS1012A软件产品
软件平台 描述 定价 优势
SDK（基于Yocto） • 通用Linux SDK，支持所有
QorIQ处理器
• Yocto编译环境
• 免费 • 可扩展的网络、工业和消费应用
• 从QorIQ芯片平稳迁移
Application Solution
Kit (BHR)
• 优化的Linux联网解决方案，
带硬件数据包加速功能
• OpenWRT编译环境
• 源代码10,000美元
• 二进制镜像免费
高性能，促进产品快速面世，适用于
宽带网络应用，例如网关和路由器
Application Solution
Kit (NAS)
• 优化的Linux联网解决方案，
带硬件数据包加速功能
• OpenWRT编译环境
• 源代码10,000美元
• 二进制镜像免费
高性能，促进产品快速面世，适用于
消费级网络附加存储应用，以及其他
基于HDD或SSD的应用
公开使用14
ASK定价
器件编号 零售价格 描述 FAE/DFAE/TIC
提供技术支持工厂软件团队提供支持和维护
LS1012A-SW-ASK $10,000 LS1012A OpenWRT Linux Application Solution Kit (ASK) 是 不包括
*VoIP固件和数据包转发引擎固件始终作为二进制库提供
ASK授权
器件编号 描述 FAE/DFAE/TIC
提供技术支持工厂软件团队提供支持和维护
ASK-SERVICE LS1012A软件功能请求NRE 是 包括在高级支持中
NRE新功能申请
器件编号 零售价格 描述 能够请求自定义功能
工厂软件团队提供支持和维护
LS1012A-SWSP-PRM 50,000美元 LS1012A软件支持计划 - 高级250小时/12个月
是 是
LS1012A-SWSP-PLS 25,000美元 LS1012A软件支持计划 - 附加级100小时/12个月
否 是
ASK商业支持计划
公开使用15
软件商业支持计划
支持级别 高级 附加级
器件编号 LS1012A-SWSP-PRM LS1012A-SWSP-PLS
新的ASK软件版本* ● ●
为软件支持问题分配折扣券ID ● ●
获取测试代码，以便及早实现功能集成 ● ●
能够请求自定义功能●
包括的软件支持小时数250 100
年度费用 50,000美元 25,000美元
QorIQ LS1012A ASK支持计划选项
公开使用16
LS1012A时间表
第1季度 第2季度 第3季度 第4季度
3月 4月 5月 6月 7月 8月
恩智浦技术论坛
5月16-19日，奥斯丁
新闻通告
2月22日，Embedded World展会德国纽伦堡
1月 2月
LS1012A
样品
LS1012A RDB
样品
9月
渠道发布
10月 11月
LS1012A RDB
量产
LS1012A
量产
软件EAR-1
软件EAR-2
软件Alpha
软件
版本0.3
恩智浦技术论坛
9月28日，深圳
公开使用17
差异化特性和目标市场
公开使用18
LS1012A的差异化功能和目标应用性能源于内核
• 第一款采用小于10x10 mm封装的64位ARM Cortex-A53内核，在1W（典型
值）功率下提供2,000 CoreMark®的性能，功耗极低的同时实现出色的性能
• CoreMark/mW比率为2.5，在同类产品中出类拔萃
在低于10美元的价格范围内，提供最广泛的外设和I/O功能
• 同类产品中唯一提供用于IP转发和NAS的数据包加速功能，在有限电源/封装集
成下提供出色的数据包吞吐量
• 可信和安全加速，毫不逊色于更高成本的微处理器
• 同类产品中率先提供64位支持，针对电池供电的移动应用
• 唯一将USB 3.0接口与集成的PHY、PCIe、2.5千兆以太网、SATA3接口集成
在单个SoC上的1W 64位处理器，实现更低的系统级成本
• 可设计为低成本的4层电路板，实现很高的系统集成度，以支持超小外形系统
LS1012A目标应用
消费级NAS
电池供电的移动NAS
高端物联网网关
入门级以太网网关
受信任网关
工业自动化与控制
楼宇控制系统
以太网驱动器
网络音频
DDR3L
控制器2级缓存（带ECC）
USB3.0
带PHY
Cortex-A53ARMv8 64b内核
1级缓存（Parity）
串行IO
PCIe SATA 3
1个GbE
数据包引擎PPFE 安全引擎SEC
USB2.0 1个GbE
公开使用19
物联网网关应用实例超值物联网网关
公开使用20
带音频网络的超值物联网网关
公开使用21
消费级NAS/DAS应用实例消费级NAS/DAS
带可选的Wi-Fi
公开使用22
以太网驱动、USB至SATA DAS应用实例
以太网驱动器 USB至SATA网桥
公开使用23
电池供电的便携式NAS应用实例
带电池电源选件的便携式NAS/路由器
公开使用24
BroadBand以太网网关应用实例入门级BB以太网网关
公开使用25
产品资料
• 目前在外网上提供：
−数据手册（初始）
−参考手册（初始）
• 2月22日发布：
−新闻稿
−产品摘要页面
−说明书
• 渠道发布时提供：
−工具摘要页面
− LS1012A-RDB和文档
−视频
−白皮书
−应用笔记
−记录表
−分销商通告
−演示
−博客
http://www.nxp.com/products/microcontrollers-and-processors/arm-processors/qoriq-arm-processors/qoriq-
ls1012a-low-power-communication-processor:LS1012A?
公开使用26
第三方支持
• 我们目前正与以下第三方讨论有关支持LS1012A的事宜：
− WindRiver：WRLinux和VxWorks
− Mentor Graphics
− MontaVista
−多家EBS合作伙伴
−中国台湾的ODM
− Greenhills
−其他合作伙伴
公开使用27
器件编号
• 评估板：LS1012ARDB：零售395美元
• 评估板：FRDM-LS1012A：零售49.95美元
• 后续还将有工业档扩温器件编号。
LS1012系列器件编号器件 器件编号 温度 安全 CPU/DDR
LS1012A
LS1012ASN7EKA S N 600/1000
LS1012ASN7HKA S N 800/1000
LS1012ASE7EKA S E 600/1000
LS1012ASE7HKA S E 800/1000
公开使用28 公开使用28
LS1012A技术细节• 介绍LS1012A架构细节
−接口、时钟、SerDes、POR、启动顺序、引脚复用等
• 开发工具和电路板Bring up
• 总结
公开使用29
LS1012A框图
• 单个ARMv8 64位Cortex-A53处理器
• 1840 DMIPS/2240 Coremark @ 800MHz
• NEON协处理器和DP FPU
• 256 KB的2级缓存（带ECC）
• 存储控制器
• DDR3L最高达到1000 MHz
• 16位数据总线，1个片选信号
• 高速互连
• 1个PCI Express Gen2
• 1个SATA Gen3
• 1个USB 3.0（带PHY）
• 1个USB 2.0（带ULPI）
• 以太网数据包加速器
• 2个GbE（2.5G或1G）
• 数据路径
• 数据包加速引擎(PPFE)
• 安全加速引擎(SEC)
• 2个SD 3.0/SDIO/eMMC
• QSPI、1个SPI、2个UART、2个I2C
• 2个I2S、5个SAI
• 安全启动、Trust Architecture、ARM TrustZone
• 高级电源管理
• 封装：9.6x9.6mm，可4层布板
CCI-400一致性互连
安全启动
Trust Zone
电源管理
2个SD 3.0/SDIO/eMMC
2个I2C
2个I2S、5个SAI
QSPI，1个SPI
2个UART
64位DDR2/3
存储控制器
16位DDR3L
存储控制器
64KB
SRAM
GPIO、JTAG
SEC
256KB的2级缓存
ARM
Cortex-A53
32KB
L1-D
32KB
L1-I
1个USB3.0 + PHY3通道6GHz SERDES
PC
Ie 2
.0
PPFE
SA
TA
3.0
Gb
E
Gb
E
量产
2016年第4季度
1个USB2.0
安全监控器
公开使用30
现有产品主要差异总结
特性 LS1012A LS1024A LS1021A
CPU/内核数 ARMv8 - A53；单核 ARMv7：双核Cortex A9 ARMv7：双核Cortex A7
互连 CCI-400 AMBA AXI/AHB @250MHz CCI-400
频率（内核/平台/DDR）(MHz) 800/250/500 1200/500/533 1000/300/1600
时钟 单个时间源晶体振荡器 单个时间源晶体振荡器
DDR DDR3L (MMDC) DDR3 DDR3L/DDR4
网络/数据包处理 PFE PFE eTSEC 2.0
加解密 SEC 第三方IP模块 SEC
PCIe 第2代 第2代 第2代
SATA 第3代 第3代 第3代
USB 3.0/USB 2.0 是 是（包括PHY） 是
eSDHC 是 否 是
SPI/I2C/QSPI/FTM/SAI/GPIO SPIx1、QSPI、I2Cx2、FTMx2、SAIx5、GPIO
SPIx2、I2C、GPIO SPI、QSPI、I2C、FTM、FlexCAN、SAI、GPIO
启动源 QSPI（使用PBL） NOR、I2C、SPI、UART、SATA QSPI/IFC/SD MMC（使用PBL）
安全启动 是 是 是
ARM Trust Zone ARMv8 Trust Arch 是 否
功耗/尺寸/引脚数 <2W/9.6mm * 9.6mm/ 211 4Wtyp/21x21mm/625 3.68/19mm x19mm/525
封装类型 FC-LGA FC-PBGA FC-PBGA
主要优势
ARMv8，64位
低成本
低功耗
真正的单时钟源
公开使用31可选的Serdes参考时钟125/100M
125M RGMII ref CLK
LS1012A单时钟源机制
CGA PLL1/2
EXTAL
A53内核集群
32KB
I-Cache32KB
D-Cache
256KB的2级缓存
平台PLL
/4
平台时钟
eSDHC
IP模块/2
时钟
选择
振荡器
XTAL
100M单端
125M (SYSCLK)
125M差分
SerDes PLL1
SD1_REF_CLK1_P/N
时钟
选择
默认
RCW[CGA_P LL1_RAT ]
RCW[CGA_P LL1_CFG ]
RCW[CGA_P LL1_SPD ]
RCW[SYS_PLL_CFG]
RCW[SYS_PLL_RAT]
RCW[SYS_PLL_SPD]
RCW[C1_P LL_SEL ]
500M DDR控制器
1000M
QSPI
RCW[SerDes _INT_REFCLK
USB PHY
SerDes PLL2
来自板载晶体的25M输入
PFE
公开使用32
基于MC34VR5100A1EP的电源方案
提供如下电源:
• LS1012A
• DDR3L
• 1.8 V 通用I/O，包括QSPI
memories, SD Card, SD WiFi
IO, eMMC
LS1012AVR5100
公开使用33
POR信号考虑因素
• HRESET_B信号不再支持
• RESET_REQ_B信号与QSPI_A_DATA3、GPIO1_14和IIC2_SDA复用
−主要功能是QSPI_A_DATA3。如果器件无法读取RCW，将不会使能RESET_REQ_B
−如果使用了其他功能，则RESET_REQ_B可能不可用
• ASLEEP与USB1_PWRFAULT和GPIO2_01复用
−使用RCW可以选择复用选项
• 晶体振荡器是主时钟源
• VDD的最小缓变率为0.06V/ms
− VDD应在16ms之内上升
公开使用34
上电复位启动顺序
• PORESET应在电源开始上升时有效
• 外部晶体提供25 MHz的正弦信号输入
• cfg_eng_use和cfg_eng_use_2是在VDD上升时采样的内部POR配置引脚
• 内部振荡器需要2ms – 9ms生成稳定时钟
• 稳定时钟馈送至PLL，后者输出125 MHz时钟
− 125 MHz输出在LS1012文档中称为SYSCLK
• 稳定的SYSCLK可用之后，等待至少32个SYSCLK后清除PORESET
− 在数据手册中，PORESET的最短有效时间指定为100 ms
• 其他POR配置信号(cfg_rcw_src)在PORESET上升沿采样
• RCW从QSPI读取
− QSPI是存储RCW的唯一外部存储器。QSPI属于XIP (execute-in-place) 闪存
− QSPI模块在SYSCLK下运行(125 MHz)
− 另外，可利用1个硬编码RCW在裸板上完成复位周期。仅用于在空白闪存上对RCW进行恢复/编程
• 平台和内核PLL根据RCW字段开始锁定
• PBI在平台时钟可用之后读取
− PBI必须在SCRATCHRW2寄存器中写入启动向量位置
• ASLEEP拉低
• A53解除复位，从地址0x0000_0000取第一条指令。该地址处的内部BOOTROM 将指令跳转到SCRATCHRW2 寄存器指定的地址
公开使用35
从PCIe启动 – 场景1
• 板上一定要放QSPI flash
− 因为RCW只能从QSPI获取
• LS1012A配置为PCIe EP，RC将启动软件写到LS1012A的地址空间
− 从QSPI加载RCW/PBI
− PBI执行的时候开始PCIe链路训练link training
− PBI将SCRATCHRW2 指向QSPI中的一个固件，该固件完成如下动作：
配置好DDR
配置好PCIe的inbound窗口，开放CCSRBAR和DDR内存地址给RC
设置CFG_READY，使得LS1012A配置空间能接受RC的访问请求
循环等待RC来置一个标志位
− RC 完成如下动作：
只要LS1012A CONFIG_READY置位，就能访问LS1012A PCIe配置空间
枚举完成后将启动软件写到EP上的DDR内存中
将启动向量写到一个预定义的地址中，称为U_BOOT_START
设置一个预定义的标志位，表示启动软件已经准备好。
− LS1012A获取该标志位后，跳转到U_BOOT_START指定的地址，完成软件启动。
公开使用36
从PCIe启动 – 场景2
• 板上一定要放QSPI flash
− 因为RCW只能从QSPI获取
• LS1012A直接从PCIe地址空间启动
− 从QSPI加载RCW/PBI
− PBI配置PCIe outbound窗口，该地址空间包含启动软件
− PBI将SCRATCHRW2 寄存器指向该窗口
− PBI执行的时候开始PCIe链路训练link training
− A53 核从该PCIe空间开始执行
公开使用37
从SD/eMMC启动
• 板上一定要放QSPI flash
− 因为RCW只能从QSPI获取
• 将启动软件放到SD/MMC卡上固定位置
− 从QSPI加载RCW/PBI
− PBI将SCRATCHRW2 指向QSPI中的一个固件，该固件完成如下动作：
配置好DDR
配置好eSDHC控制器
将启动软件从SD/MMC卡拷贝到DDR中
指令跳转到DDR中的启动软件起始地址，完成启动。
公开使用38
管脚复用
公开使用39
LS1012A 管脚复用D
1_M
DQ
[15:0
]
D1_M
DM
[1:0
]
D1_M
DQ
S[1
:0]
D1_M
DQ
S_B
[1:0
]
D1_M
BA
[2:0
]
D1_M
A[1
5:0
]
D1_M
WE
_B
D1_M
RA
S_B
D1_M
CA
S_B
D1_M
CS
_B
D1_M
CK
E
D1_M
CK
D1_M
CK
_B
D1_M
OD
T
D1_M
DIC
UA
RT
1_S
OU
T
UA
RT
1_S
IN
IIC
1_S
CL
IIC
1_S
DA
QS
PI_
A_D
AT
A0
QS
PI_
A_D
AT
A1
QS
PI_
A_D
AT
A2
QS
PI_
A_D
AT
A3
QS
PI_
A_S
CK
QS
PI_
A_C
S0
SD
HC
1_C
MD
SD
HC
1_D
AT
[3:0
]
SD
HC
1_C
LK
SD
HC
1_C
D_B
SD
HC
1_W
P
SD
HC
1_V
SE
L
SD
HC
2_C
MD
SD
HC
2_D
AT
[3]
SD
HC
2_D
AT
[2]
SD
HC
2_D
AT
[1]
SD
HC
2_D
AT
[0]
SD
HC
2_C
LK
PO
RE
SE
T_B
TA
_T
MP
_D
ET
EC
T_B
CLK
_O
UT
PO
RE
SE
T
Tam
per
Dete
ct
CL
K_
OU
TG
PIO
RE
SE
T_R
EQ
_B
AS
LE
EP
GP
IO
SD
1_T
X_P
[2:0
]
SD
1_T
X_N
[2:0
]
SD
1_R
X_P
[2:0
]
SD
1_R
X_N
[2:0
]
SD
1_R
EF
_C
LK
1_P
SD
1_R
EF
_C
LK
1_N
SD
1_IM
P_C
AL_T
X
SD
1_IM
P_C
AL_R
X
US
B1_D
_P
US
B1_D
_M
US
B1_V
BU
S
US
B1_ID
US
B1_T
X_P
US
B1_T
X_M
US
B1_R
X_P
US
B1_R
X_M
US
B1_R
ES
RE
F
US
B1_D
RV
VB
US
US
B1_P
WR
FA
ULT
EM
I1_M
DC
EM
I1_M
DIO
EC
1_T
XD
[3]
EC
1_T
XD
[2]
EC
1_T
XD
[1]
EC
1_T
XD
[0]
EC
1_T
X_E
N
EC
1_G
TX
_C
LK
EC
1_R
XD
[3]
EC
1_R
XD
[2]
EC
1_R
XD
[1]
EC
1_R
XD
[0]
EC
1_R
X_C
LK
EC
1_R
X_D
V
D1_M
VR
EF
TD
1_A
NO
DE
TD
1_C
AT
HO
DE
SAI1
SAI3, SAI4
Rx Only
USB 2.0 ULPI
GPIO
FTM1, FTM2
SPI
SAI3
SAI4
Rx
GPIO GPIO
QS
PI
2 b
it
IIC
2
QS
PI
2 b
it
QS
PI
2 b
it
QS
PI
2 b
it
GPIO
FT
M1
FT
M2
USB1 (3.0)
eSDHC1 eSDHC2
3 Lane
SerDes Se
rDe
s
Re
fclk
Se
rDe
s
EM
I1
RGMII Ethernet (EC1)
GPIO
DDR3L UA
RT
1
IIC
1
QSPI 4 bit
GP
IO
SAI 2, SAI3, SAI4
公开使用40
LS1012A 管脚复用 – 特别说明
• 上电后引脚多路复用选择SCFG_PMUXCR0仅可用于更改信号QSPI到GPIO。其他都由POR/RCW决定
• JTAG IOs
− JTAG 与其他功能复用，通过TJTAG_EN选择.
− TJTAG_EN = 0时，5个用做其他功能的JTAG管脚不会被边界扫描测试到。
• RESET_REQ_B
− ITS=1时自动配置为RESET_REQ_B功能，ITS=0时由RCW决定其功能
− 软件不能通过PMUXCR选择其功能
• USB_DRVVBUS and PWRFAULT
− USB2.0控制器不包含DRVVBUS，由外部PHY提供。
− USB2.0控制器PWRFAULT 由SCFG bit USB_PWRFAULT_SELCR[31] (offset x414)决定
0 - PWRFAULT 固定为0 (no PWRFAULT)
1 - PWRFAULT 共用USB 3.0的信号.
• EMI Interface Muxing
− MDIO 可以指向内部SerDes 或外部 PHYs，由MDIOSELCR[0] (Offset- 0x484) 决定
0: MDIO to/from SerDes(default)
1: MDIO to/from external Ethernet PHY (through IO)
公开使用41
LS1012A SerDes
• 单个SerDes模块，支持3个数据通道。
• 两个PLL分别为各个通道提供时钟。
• PLL参考时钟可有如下选择（可通过RCW控制）
外部差分100 MHz或125 MHz时钟。
能够内部驱动，使用125MHz时钟，来自25MHz片上晶体振荡器
• LS1012A通过SerDes支持以下通信协议
1. 一个PCIe (x1) (2.5/5.0 Gbps)
支持RC或EP
2. 一个SATA (1.5/3.0/6.0 Gbps)
3. 最多两个1000 Base-KX
4. 最多两个SGMII 2.5G
5. 最多两个SGMII
公开使用42
LS1012A SerDes通道复用
“m1/m2”表示MAC标号
SRDS_PRTCL_S1
RCW[128:143]
通道A 通道B 通道C 通道D RGMII 每通道PLL映射
这种SerDes协议的考虑因素（利用Mohit S验证）
0x0000 未使用 MAC #2 2222 两个PLL应该通过RCW位SRDS_PLL_PD_S1
(RCW[168:169])关闭
0x2208 sg.m1
(2.5G)
sg.m2
(2.5G)
未使
用
SATA - 1122 2.5G SGMII需要PLL1上的125MHz SerDes时钟输入
0x0008 未使用 未使用 SATA MAC #2 1122 由于使用通用时钟，PLL1无法掉电
0x3508 sg.m1 PCIe(x1) SATA MAC #2 1122
0x3305 sg.m1 sg.m2 PCIe(x1) - 2222 PLL1未使用，应该使用RCW位SRDS_PLL_PD_S1
(RCW[168:169])掉电
0x2205 sg.m1
(2.5G)
sg.m2
(2.5G)
PCIe(x1) - 1122 2.5G SGMII需要PLL1上的125MHz SerDes时钟输入
0x2305 sg.m1
(2.5G)
sg.m2 PCIe(x1) - 1222 2.5G SGMII需要PLL1上的125MHz SerDes时钟输入
0x9508 TX_CLK PCIe(x1) SATA MAC #2 1112 通道A上的100MHz时钟输出给EP
0x3905 sg.m1 TX_CLK PCIe(x1) MAC #2 1112 通道B上的100MHz时钟输出给EP
0x9305 TX_CLK sg.m2 PCIe(x1) - 1112 通道A上的100MHz时钟输出给EP
公开使用43
TX_CLK是LS1012A的3个Serdes通道的某一个通道上的输出信号。
它提供100 MHz差分参考时钟，可供PCIE EP使用。
这样就不需要用于EP的板载时钟源，有利于降低成本
SRDS_PRTCL_S1
RCW[128:143]
通道A 通道B 通道C 通道D 此SerDes协议的考虑因素
0x9508 TX_CLK PCIe(x1) SATA 通道A上的100MHz时钟输出给EP
0x3905 sg.m1 TX_CLK PCIe(x1) 通道B上的100MHz时钟输出给EP
0x9305 TX_CLK sg.m2 PCIe(x1) 通道A上的100MHz时钟输出给EP
公开使用44
• RGMII接口由PPFE的MAC2驱动。
• SerDes通道A上的SGMII由MAC1驱动
• SerDes通道B上的SGMII由MAC2驱动
PFE
MUX
SerDesLane A Lane B
MAC1 MAC2
2.5G/1G/100M/10M FD
No Half Duplex
RGMII
(EC1)
公开使用45
以太网管理口MDIO
• MDIO寄存器从早期的SoC更改而来
− MDIO_CTL和MDIO_DATA不再存在
− 对于LS1012A，需要更新MDIO驱动程序
• LS1012A中的MDIO控制器寄存器包括：
− MII Speed Control Register(MSCR)
配置MDC
− MII Management Frame Register(MMFR)
MDIO数据传输
− Interrupt Event Register (EIR)
MII中断事件上报
• 这些寄存器必须基于硬件配置由A53内核软件设置好；PFE固件不参与配置
• 对于内部SerDes寄存器编程，应使用PHY_ADDR = 0x0
公开使用46
LS1012A eSDHC
LS1012A支持两个eSDHC接口。
• eSDHC1：
− 主要支持SD卡。
− 在EVDD/O2VDD电源平面。
− CD/WP/VSEL处于1.8V电压下。
− 卡初始化在3.3V电压下进行，但可动态切换至1.8V电压，由SDHC1_VSEL输出引脚控制。
− 没有调配在启动时选择EVDD=1.8V。
− 4bit模式
• eSDHC2：
− 支持1.8V嵌入式SDIO
− 1.8V eMMC。
− 在1.8V O1VDD电源平面。
− 不支持SD卡，因为它没有卡检测CD或写入保护WP引脚。
− 4 bit模式
公开使用47
LS1012A eSDHC接口 - 支持的SD卡模式
模式 eSDHC1 eSDHC2 评论
SD（SD卡/SDIO卡/嵌入式SDIO）
默认SD存储卡(25MHz)/高速(50MHz) 是 否 由于提供了可用的CD和WP引脚，eSDHC1接口支持这些卡。eSDHC2接口仅支持嵌入式器件（SDIO、eMMC）。软件需要假定卡存在。默认SDIO卡(25MHz)/高速(50MHz) 是 否
SD存储卡SDR50 是 否
卡初始化在DS/HS模式下进行，电压为3.3V，随后切换到SDR50模式，电压为1.8VSDIO卡SDR50
是 否
SD存储卡DDR50 是 否卡初始化在DS/HS模式下进行，电压为3.3V，随后切换到DDR50模式，电压为1.8V
SDIO卡DDR50 是 否
SD存储卡SDR104 是 否卡初始化在DS/HS模式下进行，电压为3.3V，随后切换到SDR104模式，电压为1.8V
SDIO卡SDR104 是 否
eSDIO SDR50 否 是
仅支持1.8V eSDIO器件（在eSDHC2上）eSDIO DDR50 否 是
eSDIO SDR104 否 是
公开使用48
LS1012A eSDHC接口 - 支持的MMC/eMMC卡模式
模式 eSDHC1 eSDHC2 评论
MMC/eMMC
默认MMC卡(20MHz)/
高速(52MHz)
否 否 不支持MMC
eMMC DDR模式 否 是
仅支持1.8V eMMC器件eMMC HS200 否 是
默认/高速 否 是
公开使用49
MMDC-DDR 控制器
DDR 控制器有如下特性:
16-bit 数据位宽(2 x8 DRAM or 1 x16 DRAM)
不支持ECC
一个片选信号.
最大支持容量2GB (2x 8Gbit density DRAM)
支持一种速率1000MT/s.
支持DDR3L(1.35V)
时序参数可配
刷新模式可配
支持多种ODT方案
节能。支持自动进入自刷新模式.
支持多种软件或硬件校准流程
公开使用50
开发工具和启动
公开使用51
CodeWarrior闪存编程器 LS1012A连接的CWTAP
QSPI闪存器件的器件编号
LS1012A QDS
连接的CWTAP
- 通过JTAG实现裸板QSPI闪存编程
- 同时提供命令行版本和GUI版本
公开使用52
键入项目名称
选择SoC
QCVS引脚多路复用工具
• 允许用户使用非常便利的GUI
来选择接口。
• 显示选定的接口，以及已删除
的接口。
• 生成引脚分配报告。
选择引脚多路复用组件
公开使用53
SoC外设列表外设不再可用
[灰色]
可分配的外设[黑色]
分配/删除外设按钮
上一次分配的外设 [黄色]
被上一次分配的外设删除 [黄色]
QCVS引脚多路复用工具
公开使用54
QCVS DDRv 工具
控制器特性
寄存器列表
生成的C代码
相关检查和错误报告
• 支持QorIQ LS/T/P
系列芯片上的DDR
控制器
• 所有分立和DIMM形式的DDR类型
• 两个主要模块：配置，和验证
公开使用55
QCVS DDRv 工具：验证扫描结果
公开使用56
启动提示和技巧
• 如何在新电路板上实现LS1012A的快速配置？ （应该考虑的关键点）
在初始电路板上，保留下述可配项，以实现电路板快速配置，解决电路板/软件问题：
− 保留硬编码RCW的选项。(cfg_rcw_src)
− 保留使用TJTAG_EN POR信号启用/禁用JTAG的选项，以实现可调试性。
− 量产时，上述选项可从电路板上删除。
• 请注意引脚多路复用，谨慎选择RCW位。还要注意约束条件。
− 某些情况下，RESET_REQ_B并非始终可用于信号内部错误
− JTAG复用，因此与JTAG复用的接口无法使用JTAG进行调试。
• 准备好启动工具，例如QCVS和CW闪存编程器。
公开使用57
Q&A
公开使用59
备份
公开使用60
不支持哪些功能
• DDR：不支持ECC
• 不支持IEEE 1588
• 不支持HRESET
• RESET_REQ_B仅在安全启动中可用
• 与USB复用的ASLEEP
• 复用的JTAG
• 在安全启动中仅2位QSPI可用
公开使用61
MDC（MSCR寄存器位描述）
MAC pclk = 250MHz
~2MHz MDC 时钟的比率 = 0x3E (d’62)
MDC 时钟 = 250/2(62+1) = 1.984MHz
write_reg (0x4200044,
0x27C)
公开使用62
MDIO寄存器编程考虑因素
• 当MSCR等于0时，在写入MMFR的情况下，如果MSCR寄存器写入非零值，则将生成一个MII帧，其中包含以前
写入到MMFR的数据。因此，如果MSCR当前为零，可按任何顺序对MMFR和MSCR进行编程。
• 如果MMFR寄存器被写入，同时帧生成正在进行中，则帧内容会更改。因此，当帧生成正在进行中时，请轮询
EIR(MII)中断指示，以避免写入MMFR寄存器。
MMFR寄存器位描述：
公开使用64
版权声明
恩智浦、恩智浦徽标、恩智浦“智慧生活，安全连结”、CoolFlux、EMBRACE、GREENCHIP、HITAG、I2C BUS、ICODE、JCOP、LIFE VIBES、MIFARE、MIFARE Classic、MIFARE DESFire、MIFARE Plus、MIFARE FleX、MANTIS、MIFARE ULTRALIGHT、MIFARE4MOBILE、MIGLO、NTAG、ROADLINK、SMARTLX、SMARTMX、STARPLUG、TOPFET、TrenchMOS、UCODE、飞思卡尔、飞思卡尔徽标、AltiVec、C 5、CodeTEST、CodeWarrior、ColdFire、ColdFire+、C Ware、高能效解决方案徽标、Kinetis、Layerscape、MagniV、mobileGT、PEG、PowerQUICC、Processor
Expert、QorIQ、QorIQ Qonverge、Ready Play、SafeAssure、SafeAssure徽标、StarCore、Symphony、VortiQa、Vybrid、Airfast、BeeKit、BeeStack、CoreNet、Flexis、MXC、Platform in a
Package、QUICC Engine、SMARTMOS、Tower、TurboLink和UMEMS是NXP B.V.的商标。所有其他产品或服务名称均为其各自所有者的财产。ARM、AMBA、ARM Powered、Artisan、Cortex、Jazelle、Keil、SecurCore、Thumb、TrustZone和μVision是ARM Limited（或其子公司）在欧盟和/或其他地区的注册商标。ARM7、ARM9、ARM11、big.LITTLE、CoreLink、CoreSight、DesignStart、Mali、mbed、NEON、POP、Sensinode、Socrates、ULINK和Versatile是ARM Limited（或其子公司）在欧盟和/或其他地区的商标。保留所有权利。Oracle和Java是Oracle和/或其关联公司的注册商标。Power Architecture和Power.org文字标记、Power和Power.org徽标及相关标记是Power.org的授权商标和服务标记。© 2015–2016 NXP B.V.
