R&D des Detektorkontrollsystems für den ATLAS-Pixeldetektor im HL-LHC Jennifer Boek, Susanne...
-
Upload
dominik-schmid -
Category
Documents
-
view
218 -
download
2
Transcript of R&D des Detektorkontrollsystems für den ATLAS-Pixeldetektor im HL-LHC Jennifer Boek, Susanne...
R&D des Detektorkontrollsystems für den ATLAS-Pixeldetektor im HL-LHC
Jennifer Boek, Susanne Kersten, Peter Kind, Peter Mättig, Lukas Püllen und Christian Zeitnitz Bergische Universität Wuppertal
DPG Tagung in Karlsruhe
31. März 2011
Inhalt
Phase 2 Upgrade zum HL-LHC Das Detektorkontrollsystem (DCS)
– Das DCS-Netzwerk Analoges Chipdesign
– Physical Layer Chip
2R&D des Detektorkontrollsystems für den ATLAS-Pixeldetektor im HL-LHC – Lukas Püllen
3R&D des Detektorkontrollsystems für den ATLAS-Pixeldetektor im HL-LHC – Lukas Püllen
Das HL-LHC Upgrade Geplantes Phase 2 Upgrade für 2020:
– Luminosität L=5·1034cm-2s-1– Integrierte Luminosität 3000fb-1– 400 Events pro bunch crossing ?
→ Komplette Erneuerung des inneren Detektors mit Hinblick auf– Strahlungshärte (570 MRad im Pixeldetektor)– Power und Kühlung für mehr Kanäle– Minimierung der Strahlungslänge und Materialeinsparung (weniger
Platz für Kabel und Elektronik)
4R&D des Detektorkontrollsystems für den ATLAS-Pixeldetektor im HL-LHC – Lukas Püllen
Der neue ATLAS-Pixeldetektor
Aktuelle Planung für Pixel:– Bis zu 3 (konventionelle) feste äußere Lagen und bis zu 5
Disks/Endkappe– 2 innere Lagen um die Beampipe– η <= 2.5– Stavekonzept im Barrelbereich wird beibehalten– Kontrolle/Datenauslese pro Halfstave
Inhalt
Phase 2 Upgrade zum HL-LHC Das Detektorkontrollsystem (DCS)
– Das DCS-Netzwerk Analoges Chipdesign
– Physical Layer Chip
5R&D des Detektorkontrollsystems für den ATLAS-Pixeldetektor im HL-LHC – Lukas Püllen
Was ist DCS?
Das Detector Control System: Zuständig für die Sicherstellung der Datennahme Sicherheit von Mensch und Maschine
Aufgaben: Versorgung des Detektors mit Energie (Fern-)Steuerung des unzugänglichen Detektors Überwachung und Steuerung der Umgebungsbedingungen Archivierung wichtiger Größen wie Spannungen, Ströme und
Temperaturen
6R&D des Detektorkontrollsystems für den ATLAS-Pixeldetektor im HL-LHC – Lukas Püllen
DCS Konzept für den HL-LHC
7R&D des Detektorkontrollsystems für den ATLAS-Pixeldetektor im HL-LHC – Lukas Püllen
DCS Konzept für den HL-LHC
8R&D des Detektorkontrollsystems für den ATLAS-Pixeldetektor im HL-LHC – Lukas Püllen
Drei unabhängige Pfade: Safety
– Fest verdrahtetes Interlocksystem– Höchste Verlässlichkeit– Geringe Granularität
Control & Feedback– Bearbeitet Benutzeranfragen– Steuerung / Überwachung des Detektors– Hohe Verlässlichkeit, autarke Datenübertragung
Diagnostics– Datennahme nur bei Bedarf (z.B. Kalibration)– Höchste Granularität– Datenübertragung in die Datenauslese integriert
Das DCS-Netzwerk
9R&D des Detektorkontrollsystems für den ATLAS-Pixeldetektor im HL-LHC – Lukas Püllen
Zwei ASIC-Chips: DCS-Chip (End Of Stave)
– Analogteil (ADC)– Digitalteil (Kommunikation)
DCS-Controller (Service Point)– Digitalteil (Kommunikation)
Kompromiss zwischen der Minimierung toten Materials und Maximierung der Granularität:
4 x 4 DCS Chips pro DCS-ControllerI²C-HC (mod. I²C, differenziell)
DCS-Controller ist mit PCs im Counting room verbunden
CAN mit geringerem Spannungshub
Inhalt
Phase 2 Upgrade zum HL-LHC Das Detektorkontrollsystem (DCS)
– Das DCS-Netzwerk Analoges Chipdesign
– Physical Layer Chip
10R&D des Detektorkontrollsystems für den ATLAS-Pixeldetektor im HL-LHC – Lukas Püllen
Analoges Chipdesign Prozess: 130 nm (cmrf8sf)
→ Strahlenhart Erstes analoges Design: 3
Studien zu unterschiedlichen Teilen des DCS-Chips:– Transceiver zur diff.
Datenübertragung– 4 Bit R-2R Netzwerk zur D-A-
Wandlung– Inverter & Schmitt-Trigger zur
Takterzeugung Fläche 1000 x 1000 µm² Submittiert: November 2010 Erwartete Ankunft: März 2011...
11R&D des Detektorkontrollsystems für den ATLAS-Pixeldetektor im HL-LHC – Lukas Püllen
Physical Layer Physical Layer: Physikalische
Verbindung zwischen Knoten und Bus
Datenübertragung nach dem CAN-Prinzip– Differenzieller Bus mit mehreren Knoten
Dominanter Zustand– „0“, Spannungsdiff. 300mV
Rezessiver Zustand– „1“, Spannungsdiff. 0V
Übertragungsrate durch Leitungslänge begrenzt
12R&D des Detektorkontrollsystems für den ATLAS-Pixeldetektor im HL-LHC – Lukas Püllen
TxD
RxD
CAN_H
CAN_L
120 TxD
RxD
120
TxD
CAN_L
CAN_H
Beispiel mit VP230 (kommerzielle Lösung)
R&D des Detektorkontrollsystems für den ATLAS-Pixeldetektor im HL-LHC – Lukas Püllen13
5. November 2009
Unser integrierter Sender Dominanter Zustand:
– Beide MOSFETs eingeschaltet– Dioden begrenzen den
Spannungshub
Rezessiver Zustand– Beide MOSFETs ausgeschaltet– Potenzialdifferenz fließt durch
Terminierung ab– τ = Kabelkapazität · Terminierung Kabellänge 20m
Kabellänge 60m
TxD
Spectre Simulation
Unser integrierter Empfänger
14
Unsymmetrische Last erzeugt unsymmetrische Verstärkung
Pegelschwellen bei ~75mV und ~170mV – 95mV Hysterese
Schmitt-Trigger liefert steile Flanken
R&D des Detektorkontrollsystems für den ATLAS-Pixeldetektor im HL-LHC – Lukas Püllen
Spectre Simulation
CAN_H
CAN_L
RxD
Ausblick
15R&D des Detektorkontrollsystems für den ATLAS-Pixeldetektor im HL-LHC – Lukas Püllen
Testen des Physical-Layer Chips– u.a. in Kombination mit den Digitalchips (siehe
nächster Vortrag)
Nächste Submission vermutlich wieder reines Analogdesign– Chipinterne Referenzspannung (Bandgap und Beta-
Multiplier)– Evtl. erste Studien für einen Sample&Hold
Mechanismus– Weitere Studien zu den Elementen des Physical-
Layer Chips (abhängig von den Testergebnissen)