Rechneraufbau & Rechnerstrukturen, Folie 5.1 © 2006 W. Oberschelp, G. Vossen

Rechneraufbau & Rechnerstrukturen, Folie 5.2 © 2006 W. Oberschelp, G. Vossen

Kapitel 5: Schaltungen mit Delays (Schaltwerke)

Rechneraufbau & Rechnerstrukturen, Folie 5.3 © 2006 W. Oberschelp, G. Vossen

Übersicht

• Einführung

• Zur technischen Realisierung von Delays

• Addierwerke

• Lineare Schaltkreise und Anwendungen

Rechneraufbau & Rechnerstrukturen, Folie 5.4 © 2006 W. Oberschelp, G. Vossen

y 3 y 2 y 1 y 0

x 3 x 2 x 1 x 0

5.1 4-Bit-Ringzähler R.

Rechneraufbau & Rechnerstrukturen, Folie 5.5 © 2006 W. Oberschelp, G. Vossen

5.2 Delay.

Rechneraufbau & Rechnerstrukturen, Folie 5.6 © 2006 W. Oberschelp, G. Vossen

5.3 4-Bit-Ringzähler mit Delays.

Rechneraufbau & Rechnerstrukturen, Folie 5.7 © 2006 W. Oberschelp, G. Vossen

5.4 Fan-Out am Ausgang eines Delays.

Rechneraufbau & Rechnerstrukturen, Folie 5.8 © 2006 W. Oberschelp, G. Vossen

5.5 (Zulässige) Flimmerschaltung (mit Delay).

Rechneraufbau & Rechnerstrukturen, Folie 5.9 © 2006 W. Oberschelp, G. Vossen

5.6 n-stelliges Register: (a) Prinzip; (b) Symbol.

Rechneraufbau & Rechnerstrukturen, Folie 5.10 © 2006 W. Oberschelp, G. Vossen

5.7 Rückgekoppeltes Signal.

Rechneraufbau & Rechnerstrukturen, Folie 5.11 © 2006 W. Oberschelp, G. Vossen

R

S

5.8 Zweifache Rückkopplung.

Rechneraufbau & Rechnerstrukturen, Folie 5.12 © 2006 W. Oberschelp, G. Vossen

D

R S

5.9 (Phasen gesteuertes) SR-Latch.

Rechneraufbau & Rechnerstrukturen, Folie 5.13 © 2006 W. Oberschelp, G. Vossen

5.10 (Takt gesteuertes) SR-Flip-Flop.

Rechneraufbau & Rechnerstrukturen, Folie 5.14 © 2006 W. Oberschelp, G. Vossen

5.11 Organisationsplan eines Addierwerks.

Rechneraufbau & Rechnerstrukturen, Folie 5.15 © 2006 W. Oberschelp, G. Vossen

5.12 4-Bit-Parallel-Addierwerk (Ripple-Carry-Adder mit Delays).

Rechneraufbau & Rechnerstrukturen, Folie 5.16 © 2006 W. Oberschelp, G. Vossen

5.13 4-Bit-Serien-Addierer.

Rechneraufbau & Rechnerstrukturen, Folie 5.17 © 2006 W. Oberschelp, G. Vossen

5.14 4-Bit-Von-Neumann-Addierwerk.

Rechneraufbau & Rechnerstrukturen, Folie 5.18 © 2006 W. Oberschelp, G. Vossen

5.15 Zur Lösung des Fan-In-Problemsbei Delay-Eingängen II.

Rechneraufbau & Rechnerstrukturen, Folie 5.19 © 2006 W. Oberschelp, G. Vossen

5.16 Organisation eines kombiniertenAddier/Subtrahierwerks.

Rechneraufbau & Rechnerstrukturen, Folie 5.20 © 2006 W. Oberschelp, G. Vossen

5.17 Lineares Schieberegister(mit Rückkopplung).

Rechneraufbau & Rechnerstrukturen, Folie 5.21 © 2006 W. Oberschelp, G. Vossen

5.18 Prinzip der Datenübertragung.

Rechneraufbau & Rechnerstrukturen, Folie 5.22 © 2006 W. Oberschelp, G. Vossen

5.19 Prinzip der gesicherten Datenübertragung.

Rechneraufbau & Rechnerstrukturen, Folie 5.23 © 2006 W. Oberschelp, G. Vossen

5.20 Linearer Schaltkreis fürdie Polynommultiplikation.

Rechneraufbau & Rechnerstrukturen, Folie 5.24 © 2006 W. Oberschelp, G. Vossen

5.21 Linearer Schaltkreis zur Multiplikation Boolescher Polynome.

Rechneraufbau & Rechnerstrukturen, Folie 5.25 © 2006 W. Oberschelp, G. Vossen

5.22 Linearer Schaltkreis zur Polynomdivision.

Rechneraufbau & Rechnerstrukturen, Folie 5.26 © 2006 W. Oberschelp, G. Vossen

5.23 Linearer Schaltkreis zur Division Boolescher Polynome.