Download - JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

Transcript
Page 1: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

Syst. Embarqués

ENS Paris-Saclay / M2 FESup / Génie Informatique

Séance 2JULIEN VILLEMEJANE

Page 2: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

NEXT EPISODE

JULIEN VILLEMEJANE / IOGS / LEnsE 2

PREVIOUSLY...

QU’AVEZ-VOUS RETENU SUR LE PLAN SCIENTIFIQUE / TECHNIQUE ?

→ 1 EXPRESSION

Page 3: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE

OS

PREVIOUSLY...

QU’AVEZ-VOUS RETENU SUR LE PLAN PÉDAGOGIQUE ?

→ 1 EXPRESSION

Page 4: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE

OS

SIMU

IHMCALCUL 3D

WEB

OS

MACHINE

PREVIOUSLY...

QU’AVEZ-VOUS RETENU SUR LE PLAN PÉDAGOGIQUE ?

Page 5: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 5

NEW EPISODE

● Pourquoi les portes logiques et le calcul binaire ?● Exemples d’applications

○ Retour sur les structures○ Choix d’une structure embarquée

● Mémoires / Données○ Structure interne○ Exemples

● Protocoles○ Pourquoi ?○ Quelques exemples

TODAY

Page 6: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 6

NEW EPISODE

● Pourquoi les portes logiques et le calcul binaire ?● Exemples d’applications

○ Retour sur les structures○ Choix d’une structure embarquée

● Mémoires / Données○ Structure interne○ Exemples

● Protocoles○ Pourquoi ?○ Quelques exemples

TODAY

- QUELS SONT LES INTÉRÊTS DES TRAITEMENTS NUMÉRIQUES DE L’INFORMATION ?

Page 7: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

Syst. Embarqués

JULIEN VILLEMEJANE

Portes logiques / BasculesCodage de l’information

ENS Paris-Saclay / M2 FESup / Génie Informatique

Page 8: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 8

LOGIQUE / CODAGE

LOGIQUE / NUMÉRIQUE

- Comment est-elle réalisée ?

PORTE ET

Page 9: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 9

LOGIQUE / CODAGE

LOGIQUE / NUMÉRIQUE

- Comment est-elle réalisée ?

- 6 transistors

PORTE ET

Page 10: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 10

LOGIQUE / CODAGE

LOGIQUE / NUMÉRIQUE

- 2G de transistors

PROCESSEUR

Page 11: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 11

LOGIQUE / CODAGE

LOGIQUE / NUMÉRIQUE

PROCESSEUR

- 2G de transistors

- Unité de calcul

Page 12: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 12

LOGIQUE / CODAGE

LOGIQUE / NUMÉRIQUE

PROCESSEUR

- 2G de transistorsSTRUCTURE CISC

- Complex Instruction Set Computering- 2000 instructions différentes

Page 13: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 13

LOGIQUE / CODAGE

LOGIQUE / NUMÉRIQUE

PROCESSEUR

STRUCTURE CISC

- Complex Instruction Set Computering- 2000 instructions différentes

Page 14: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 14

LOGIQUE / CODAGE

LOGIQUE / NUMÉRIQUE

PROCESSEUR

STRUCTURE CISC

- Complex Instruction Set Computering- 2000 instructions différentes

Page 15: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 15

LOGIQUE / CODAGE

LOGIQUE / NUMÉRIQUE

ADDITION SUR 1 BIT

- Comment est-elle réalisée ?

Page 16: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 16

LOGIQUE / CODAGE

LOGIQUE / NUMÉRIQUE

ADDITION SUR 1 BIT

- ~6 transistors / porte- 30 transistors / bit / instruction

Page 17: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 17

LOGIQUE / CODAGE

LOGIQUE / NUMÉRIQUE

ADDITION SUR 4 BITS

- ~6 transistors / porte- 30 transistors / bit / instruction

A B

R

Page 18: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 18

LOGIQUE / CODAGE

LOGIQUE / NUMÉRIQUE

PROCESSEUR

STRUCTURE CISC

- Complex Instruction Set Computering- 2000 instructions différentes- 64 bits / opérande

- 30 transistors / bit / instruction- 2000 x 30 x 64 = 3 M transistors

Page 19: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 19

LOGIQUE / CODAGE

LOGIQUE / NUMÉRIQUE

PROCESSEUR

- Unité de calcul- Unité de contrôle

Page 20: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 20

LOGIQUE / CODAGE

LOGIQUE / NUMÉRIQUE

PROCESSEUR

- Unité de calcul- Unité de contrôle

- Et les bascules dans tout ça ??

Page 21: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 21

LOGIQUE / CODAGE

LOGIQUE / NUMÉRIQUE

PROCESSEUR

- Unité de calcul- Unité de contrôle- Mémoire Cache- Exécution séquentielle

Page 22: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 22

LOGIQUE / CODAGE

CODAGE DES INFORMATIONSQUELLES INFORMATIONS ?

Page 23: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 23

LOGIQUE / CODAGE

CODAGE DES INFORMATIONSQUELLES INFORMATIONS ?

Page 24: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 24

LOGIQUE / CODAGE

CODAGE DES INFORMATIONSQUELLES INFORMATIONS ?

POURQUOI ?

Page 25: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 25

LOGIQUE / CODAGE

CODAGE DES INFORMATIONSQUELLES INFORMATIONS ?

POURQUOI ?

Page 26: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 26

LOGIQUE / CODAGE

CODAGE DES INFORMATIONS

Page 27: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 27

LOGIQUE / CODAGE

CODAGE DES INFORMATIONSCODAGE ASCII

● Codage des caractères anglo-saxons sur 7 bits

● Codage de 136.690 caractères(norme 10.0)

CODAGE UNICODE (UTF-32)

Page 28: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 28

LOGIQUE / CODAGE

CODAGE DES INFORMATIONSCODAGE DES ENTIERS

● Base 10 = 10 symboles

Page 29: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 29

LOGIQUE / CODAGE

CODAGE DES INFORMATIONSCODAGE DES ENTIERS

● Base 10 = 10 symboles

● Base 2 = 2 symboles

Page 30: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 30

LOGIQUE / CODAGE

CODAGE DES INFORMATIONSCODAGE DES ENTIERS

● Base 10 = 10 symboles

● Base 2 = 2 symboles

● Base 16 = 16 symboles○ Simplification de l’écriture des nombres binaires

Page 31: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 31

LOGIQUE / CODAGE

CODAGE DES INFORMATIONSCODAGE DES ENTIERS NATURELS

● Base 10 = 10 symboles

● Base 2 = 2 symboles

● Base 16 = 16 symboles○ Simplification de l’écriture des nombres binaires

Page 32: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 32

LOGIQUE / CODAGE

CODAGE DES INFORMATIONSCODAGE DES ENTIERS RELATIFS

- Comment faire ???

Page 33: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 33

LOGIQUE / CODAGE

CODAGE DES INFORMATIONSCODAGE DES ENTIERS RELATIFS

● Base 10 = 10 symboles + 1 signe devant le poids fort

Page 34: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 34

LOGIQUE / CODAGE

CODAGE DES INFORMATIONSCODAGE DES ENTIERS RELATIFS

● Base 10 = 10 symboles + 1 signe devant le poids fort

● Base 2 ○ 1 symbole supplémentaire pour le signe :

■ 0 : positif

■ 1 : négatif

○ Problème de cette méthode ?

Page 35: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 35

LOGIQUE / CODAGE

CODAGE DES INFORMATIONSCODAGE DES ENTIERS RELATIFS

● Base 10 = 10 symboles + 1 signe devant le poids fort

● Base 2 ○ 1 symbole supplémentaire pour le signe :

■ 0 : positif

■ 1 : négatif

○ Problème de cette méthode ?

● Base 2 : complément à 2○ Permet d’utiliser l’addition comme avec les entiers naturels

Page 36: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 36

LOGIQUE / CODAGE

CODAGE DES INFORMATIONSCODAGE DES ENTIERS RELATIFS

● Base 10 = 10 symboles + 1 signe devant le poids fort

● Base 2 ○ 1 symbole supplémentaire pour le signe :

■ 0 : positif

■ 1 : négatif

○ Problème de cette méthode ?

● Base 2 : complément à 2○ Permet d’utiliser l’addition comme avec les entiers naturels

Page 37: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 37

LOGIQUE / CODAGE

CODAGE DES INFORMATIONSCODAGE DES NOMBRES RÉELS

- Comment faire ???

Page 38: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 38

LOGIQUE / CODAGE

CODAGE DES INFORMATIONS

X = ± 1,M . 2e (norme IEEE 754)

CODAGE DES NOMBRES RÉELS

Page 39: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

CISC vs RISC

JULIEN VILLEMEJANE / IOGS / LEnsE

LOGIQUE / CODAGE

David Keizer

INTEL 64 bits

PIC 16F

Page 40: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

CISC vs RISC

JULIEN VILLEMEJANE / IOGS / LEnsE

LOGIQUE / CODAGE

David Keizer

ETUDE DE MARCHÉ / RISC

Page 41: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

CISC vs RISC

JULIEN VILLEMEJANE / IOGS / LEnsE

LOGIQUE / CODAGE

David Keizer

ETUDE DE MARCHÉ / RISC

Page 42: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE

LOGIQUE / CODAGE

David Keizer

ETUDE DE MARCHÉ / RISC

CISC vs RISC

Page 43: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

CISC vs RISC

JULIEN VILLEMEJANE / IOGS / LEnsE

LOGIQUE / CODAGE

David Keizer

ETUDE DE MARCHÉ / RISC / CONSTRUCTEURS

Page 44: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

CISC vs RISC

JULIEN VILLEMEJANE / IOGS / LEnsE

LOGIQUE / CODAGE

David Keizer

ETUDE DE MARCHÉ / MPU by APPLICATIONS

Page 45: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

CISC vs RISC

JULIEN VILLEMEJANE / IOGS / LEnsE

LOGIQUE / CODAGE

David Keizer

ETUDE DE MARCHÉ / FPGA

Page 46: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 46

NEW EPISODE

VON NEUMAN vs HARVARD

Page 47: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 47

NEW EPISODE

VON NEUMAN vs HARVARD

Page 48: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 48

NEW EPISODE

VON NEUMAN vs HARVARD

SUR UN PCSUR UN MICROCONTRÔLEUR

Page 49: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

Syst. Embarqués

JULIEN VILLEMEJANE

Quelques applications

ENS Paris-Saclay / M2 FESup / Génie Informatique

Page 50: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

EXP. SCIENTIFIQUES / PhD

APPLICATIONS

50JULIEN VILLEMEJANE / IOGS / LEnsE

- Gaëlle Lucas-Leclin / Groupe LASER / LCFG. SCHIMMEL / PhD

Page 51: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

EXP. SCIENTIFIQUES / PhD

APPLICATIONS

51JULIEN VILLEMEJANE / IOGS / LEnsE

- Gaëlle Lucas-Leclin / Groupe LASER / LCFG. SCHIMMEL / PhD

Page 52: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

EXP. SCIENTIFIQUES / PhD

52JULIEN VILLEMEJANE / IOGS / LEnsE

CONTRÔLER

MESURER

PILOTER

ACQUÉRIR

- Gaëlle Lucas-Leclin / Groupe LASER / LCF

SOLUTION RETENUE

- Carte Acquisition

- LabView

PROBLÈMES RENCONTRÉS

- Asservissement lent

(30 Hz)

- Coût : carte + licence

2A

Environ 3000 €

APPLICATIONS

Page 53: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

EXP. SCIENTIFIQUES / PhD

53JULIEN VILLEMEJANE / IOGS / LEnsE

CONTRÔLER

MESURER

PILOTER

ACQUÉRIR

SOLUTION PROPOSÉE

- Microcontroleur

- Carte “maison”

AMELIORATIONS

- Asservissement plus

rapide - 1 kHz

- Coût réduit

2A

1 div = 500 ms

4A

Environ 500 €(stagiaire inclus)

- Gaëlle Lucas-Leclin / Groupe LASER / LCFM. NOTARANGELO / DUT GEII

APPLICATIONS

Page 54: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

PROJETS S6

SPECTRO CCD

Solène BARDINOlympe CORBLETXavier DUMOULINCélia PELLUET

JULIEN VILLEMEJANE / IOGS / LEnsE 54

APPLICATIONS

Page 55: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

PROJETS S6

SPECTRO CCD

Solène BARDINOlympe CORBLETXavier DUMOULINCélia PELLUET

JULIEN VILLEMEJANE / IOGS / LEnsE 55

APPLICATIONS

MICROCONTROLEUR

Page 56: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

EXEMPLE DE PROJETS

EITI 2017 - 1A / S6

PIMP UR RIDE

Bertille GHESQUIERELouis VALLETFaustine VON NAKELFlorian WORME

JULIEN VILLEMEJANE / IOGS / LEnsE 56

Page 57: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

EXEMPLE DE PROJETS

PIMP UR RIDE

Bertille GHESQUIERELouis VALLETFaustine VON NAKELFlorian WORME

JULIEN VILLEMEJANE / IOGS / LEnsE 57

APPLICATIONS

MICROCONTROLEUR

Page 58: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

AFFICHAGE DE SCORES

JULIEN VILLEMEJANE / IOGS / LEnsE 58

APPLICATIONS

Page 59: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

AFFICHAGE DE SCORES

JULIEN VILLEMEJANE / IOGS / LEnsE 59

APPLICATIONS

MICROCONTROLEUR

PROCESSEUR GÉNÉRALISTE

Page 60: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

COMMANDE MACHINE SYNC/ASYNC

JULIEN VILLEMEJANE / IOGS / LEnsE 60

APPLICATIONS

Page 61: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

COMMANDE MACHINE SYNC/ASYNC

JULIEN VILLEMEJANE / IOGS / LEnsE 61

APPLICATIONS

Page 62: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

COMMANDE MACHINE SYNC/ASYNC

JULIEN VILLEMEJANE / IOGS / LEnsE 62

APPLICATIONS

Page 63: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

COMMANDE MACHINE SYNC/ASYNC

JULIEN VILLEMEJANE / IOGS / LEnsE 63

APPLICATIONS

MICROCONTROLEUR3 sorties PWM

Page 64: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

COMMANDE MACHINE SYNC/ASYNC

JULIEN VILLEMEJANE / IOGS / LEnsE 64

APPLICATIONS

MICROCONTROLEUR3 sorties PWM

FPGA (parallélisation)

Page 65: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

VOITURE AUTONOME

JULIEN VILLEMEJANE / IOGS / LEnsE 65

APPLICATIONS

Page 66: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

VOITURE AUTONOME

JULIEN VILLEMEJANE / IOGS / LEnsE 66

APPLICATIONS

CES 2014

Page 67: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

VOITURE AUTONOME

JULIEN VILLEMEJANE / IOGS / LEnsE 67

APPLICATIONS

CES 2014

Page 68: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

VOITURE AUTONOME

JULIEN VILLEMEJANE / IOGS / LEnsE 68

APPLICATIONS

CES 2014

DSPs1 processeur par capteur

Page 69: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

VOITURE AUTONOME

JULIEN VILLEMEJANE / IOGS / LEnsE 69

APPLICATIONS

CES 2014

DSPs1 processeur par capteur

FPGA (Altera / Intel)Parallélisation des calculs

Page 70: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

VOITURE AUTONOME

JULIEN VILLEMEJANE / IOGS / LEnsE 70

APPLICATIONS

CES 2014

DSPs1 processeur par capteur

FPGA (Altera / Intel)Parallélisation des calculs

Page 71: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

Syst. Embarqués

JULIEN VILLEMEJANE

Mémoires / Données

ENS Paris-Saclay / M2 FESup / Génie Informatique

Page 72: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 72

MÉMOIRES

MÉMOIRES INFORMATIQUESMICROCONTROLEUR

Page 73: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 73

MÉMOIRES INFORMATIQUESEN INFORMATIQUE

MÉMOIRES

Page 74: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 74

MÉMOIRES INFORMATIQUESDÉFINITION ET CLASSEMENT

MÉMOIRES

Page 75: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 75

MÉMOIRES INFORMATIQUES

MÉMOIRES

EXEMPLE

Page 76: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 76

MÉMOIRES INFORMATIQUES

MÉMOIRES

QU’EST-CE QU’UNE MÉMOIRE ?

Page 77: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 77

MÉMOIRES INFORMATIQUES

MÉMOIRES

QU’EST-CE QU’UNE MÉMOIRE ?

Page 78: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 78

MÉMOIRES INFORMATIQUES

MÉMOIRES

QU’EST-CE QU’UNE MÉMOIRE ?

Page 79: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 79

MÉMOIRES INFORMATIQUES

MÉMOIRES

QU’EST-CE QU’UNE MÉMOIRE ?

Page 80: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 80

MÉMOIRES INFORMATIQUES

MÉMOIRES

CAPACITÉ D’UNE MÉMOIRE

Page 81: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 81

MÉMOIRES INFORMATIQUES

MÉMOIRES

CAPACITÉ D’UNE MÉMOIRE / EXERCICE

Page 82: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 82

MÉMOIRES INFORMATIQUES

MÉMOIRES

UTILISATION D’UNE MÉMOIRE / EXERCICE

Page 83: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 83

MÉMOIRES INFORMATIQUES

MÉMOIRES

UTILISATION D’UNE MÉMOIRE / EXERCICE

Page 84: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 84

MÉMOIRES INFORMATIQUES

MÉMOIRES

VOLATILITÉ D’UNE MÉMOIRE

Page 85: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 85

MÉMOIRES INFORMATIQUES

MÉMOIRES

MÉTHODE D’ACCÈS

Page 86: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 86

MÉMOIRES INFORMATIQUES

MÉMOIRES

DÉCODAGE D’ADRESSES

Page 87: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 87

MÉMOIRES INFORMATIQUES

MÉMOIRES

DÉCODAGE D’ADRESSES

Page 88: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 88

MÉMOIRES INFORMATIQUES

MÉMOIRES

DÉCODAGE D’ADRESSES

Page 89: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 89

MÉMOIRES INFORMATIQUES

MÉMOIRES

DÉCODAGE / EXERCICES

● Comment obtenir une zone mémoire de 64K x 8 à partir d’éléments de 32K x 4 ?

● Déterminer les plages d’adressage de chacun des boitiers

Page 90: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 90

MÉMOIRES INFORMATIQUES

MÉMOIRES

DIFFERENTS TYPES

Page 91: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 91

MÉMOIRES INFORMATIQUES

MÉMOIRES

FLASH ROM À ACCÈS SÉRIE

Page 92: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 92

MÉMOIRES INFORMATIQUES

MÉMOIRES

FLASH ROM

Page 93: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 93

MÉMOIRES

EXEMPLE

Page 94: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 94

MÉMOIRES

EXEMPLE

Page 95: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 95

MÉMOIRES

EXEMPLE

Page 96: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 96

MÉMOIRES

EXEMPLE

Page 97: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 97

MÉMOIRES INFORMATIQUES

MÉMOIRES

STATIC RAM

Page 98: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 98

MÉMOIRES INFORMATIQUES

MÉMOIRES

DYNAMIC RAM

Page 99: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 99

MÉMOIRES INFORMATIQUES

MÉMOIRES

VITESSE DE TRANSFERT

VITESSE DE TRANSFERT / EXERCICE

● Quelle vitesse de transfert faudrait-il sur un bus série pour transmettre une vidéo en Full HD @ 30 fps ? 1920x1080

● Quelle vitesse de transfert faudrait-il sur un bus série pour transmettre une vidéo en DCI 4K @ 800 fps ?4 096 × 2 160

Page 100: JULIEN VILLEMEJANE Séance 2 - Institut Optiquelense.institutoptique.fr/ressources/PremiereAnnee/... · 2019-02-01 · 1 processeur par capteur FPGA (Altera / Intel) Parallélisation

JULIEN VILLEMEJANE / IOGS / LEnsE 100

AUTRE

CPU

FPGA

RAM