G dl CMOS T h l iGrundlagen zur CMOS-Technologie

(Hochintegrierte Systeme I)

1

Vorteile der CMOS Technik

• CMOS = Complementary Metal Oxide Semiconductor

Wesentliche Pluspunkte:• Niedrige Leistungsaufnahme• Niedrige Leistungsaufnahme• Gute Skalierbarkeit Was bedeutet „Skalierbarkeit“ ???• Hohe Geschwindigkeitg• Hohe Packungsdichte

2

Der MOS-Transistor

• Symbole:G G t D D i S SG = Gate, D = Drain, S = Source

3

Kennlinienfeld I

• Ausgang

IDS

VDS

VGS

Vt = threshold voltage = Schwellenspannung

4

Kennlinienfeld II

• Eingang

Id = IDS

V = V eines n Kanal TransistorsVtn = Vt eines n-Kanal Transistors

5

Typen von MOS-Transistoren I

• N- und P-Kanal, Enhancement und Depletion◦ Enhancement = Anreicherungstyp, Depletion = Verarmungstyp

6

Typen von MOS-Transistoren II

• Physikalischer Aufbau eines N-Kanal-Transistors

Kanal:   Ladungsträger = Elektronen

7

Typen von MOS-Transistoren III

• Physikalischer Aufbau eines P-Kanal Transistors

Kanal:   Ladungsträger = Löcher

8

Stromgleichungen

• n-Kanal Transistor◦ (β = Verstärkungsfaktor, Leitfähigkeitskonstante)◦ Linearer Bereich (Triodenbereich, 0 < UDS < UGS - UT):

( ) ⎥⎦

⎤⎢⎣

⎡−⋅−⋅=

2

2DS

DSTGSDSUUUUI β ( ) ⎥

⎦⎢⎣ 2

◦ Sättigungsbereich ( 0 < UGS - UT < UDS ):

( )22 TGSDS UUI −⋅=β

9

Geometrie des MOS-Transistors

Vom Designer beeinflussbare Größen:

LW⋅= 0ββ

L

0⋅

⋅=εμβ

K ligerLadungsträder eit Beweglichk

0 tox

=μ

β

ii ldi k

Kanal, im

0 2SiO

pn

⋅=

>

εεε

μμ

SiOorsGateisolat des Dicke 2

AW

tox =

)1060nm25 :(Beispiel 26

VA

LWtox

−=⇒= β

10

Schaltereigenschaften I

Diagramm: Pass-Transistor mit Lastkapazität

US = VDD US = VSS

Uin = VSS Uout = VSS High-ZUS = VDD US = VSS

Uin = VSS High-Z Uout = VSS+ Utp

l it t L P l t Hi h P l hl ht“ l it t L P l hl ht Hi h P l t“

Uin = VDD Uout = VDD-Utn High-Z Uin = VDD High-Z Uout = VDD

⇒ „leitet Low-Pegel gut, High-Pegel schlecht“ ⇒ „leitet Low-Pegel schlecht, High-Pegel gut“

11

Schaltereigenschaften II

• Merkregeln

Schaltereigenschaften von Enhancement-MOSFETsl ln-Kanal Typ p-Kanal Typ

leitet, falls Gatespannung hoch gegenüber Source

leitet, falls Gatespannung niedrig gegenüber Sourceg g g g

überträgt hohe Spannungspegel schlecht

niedrige Pegel gut

überträgthohe Spannungspegel gut

niedrige Pegel schlechtniedrige Pegel gut niedrige Pegel schlecht

12

Der CMOS Inverter I

• Schaltereigenschaften

UIN n-Kanal

p-Kanal

UOUT

Vss sperrt leitet VddVdd leitet sperrt Vss

13

Der CMOS Inverter II

• Schaltermodell

14

Der CMOS Inverter III

• Übertragungsverhalten

15

Physikalisches Layout I

• Elemente:◦ Komponenten:

Aktiv: MOS - TransistorPassiv: Widerstände Kapazitäten (parasitär)Passiv: Widerstände, Kapazitäten (parasitär)

◦ Verbindungsleitungen:g gPolysilizium, Aluminium (Metall, ggf. in mehreren Ebenen)

◦ Kontakte zwischen Ebenen

16

Physikalisches Layout II

• Schaltbild, Layout, Prozess

17

Physikalisches Layout III

• Schaltbild, Layout, Prozess

18

Physikalisches Layout IV

• Varianten eines Inverters

Metal‐p+ Kontakt

M l

p‐Diffusion

MetalPolysilizium

Metal‐n+ K k

n‐Diffusion

Kontakt

19

Symbolisches Layout

• Stickdiagramm

20

Gatter I

• 2-fach NAND◦ Boolesche Funktion: 21 ininout ∧=

2fach NAND

in1 in2 out Qn1 Qn2 Qp1 Qp2

0 0 1 sperrt sperrt leitet leitet

0 1 1 sperrt leitet leitet sperrt

1 0 1 leitet sperrt sperrt leitet

1 1 0 leitet leitet sperrt sperrt

21

Gatter II

• 3-fach NOR◦ Boolesche Funktion: 321 inininout ∨∨=

22

Gatter III

• Gemeinsame Eigenschaften:

◦ Aufbau aus komplementärer Parallel-/Reihenschaltung◦ Begrenzte Kaskadierung serieller Transistoren◦ Begrenzte Kaskadierung serieller Transistoren◦ Vorzugsweise NANDs benutzen◦ Pro booleschen Term ein Transistorpaarp◦ Keine statische Stromaufnahme

23

Komplexgatter (AOI)

• Aufwandsreduzierung• Boolesche Funktion: )())(( 54321 inininininout ∧∨∧∨=

24

Transmission Gates

tl t 1 t 2 K l K lcntl trm1 trm2 n-Kanal p-Kanal0 hochohmig hochohmig sperrt sperrt1 =trm2 =trm1 leitet leitet

25