Post on 04-Aug-2019
www.ihp-microelectronics.com © 2017 - All rights reserved
Agenda
26.04.2017 2
1 Rahmenbedingungen für das Praktikum
2 Überblick Designprozess
3 Einführung in VHDL
4 Bearbeitung der Praktikumsaufgaben
www.ihp-microelectronics.com © 2017 - All rights reserved
Rahmenbedingungen für das Praktikum
26.04.2017 3
Termine
wöchentlich
16:00 – 17:30
im Labor, Haus 7, Raum 03.07.0.13
Durchführung
Dipl. Inf. Max Frohberg
Haus 7, Raum 03.07.0.08
frohberg@ihp-microelectronics.com
+49 ( 331) 977-3013
+49 (335) 5625-634
Technische Voraussetzungen
Account für den Zugang zum Labor-Pool, Ansprechpartner: Herr Dirk Glöde, Haus 4, Raum 1.09, gloede@cs.uni-potsdam.de
Xilinx Vivado IDE (Installation auf en Pool-Rechnern oder als Testversion für Zuhause) http://www.xilinx.com/support/download.html
www.ihp-microelectronics.com © 2017 - All rights reserved
Rahmenbedingungen für das Praktikum
26.04.2017 4
Praktikumsaufgaben
Veröffentlichung auf der Homepage zur Vorlesung unter https://www.uni-potsdam.de/desn/lehre/pa-ss17.html
vollständige Abgabe aller Aufgaben
Antworten zu Fragen als PDF in ordentlicher Form Vorlage auf der Homepage zur Vorlesung
vor dem Praktikum per Mail an frohberg@ihp-microelectronics.com, wenn nicht anders gefordert
alle Anhänge in einem ZIP-Archiv nach folgender Bezeichnungsvorschrift Matrikelnummer_PA17_Praktikumsblatt_Vorname_Nachname Beispiel: 753024_PA17_1_Max_Musterman
syntaktisch und semantisch korrekter Code
Abgabefristen sind termingetreu einzuhalten
einzige Ausnahme bei Krankheit mit Krankenschein (Meldung per Mail vor dem Praktikum)
bei Nichteinhaltung -> keine Prüfungszulassung!
www.ihp-microelectronics.com © 2017 - All rights reserved
Rahmenbedingungen für das Praktikum
26.04.2017 5
www.ihp-microelectronics.com © 2017 - All rights reserved
Rahmenbedingungen für das Praktikum
26.04.2017 6
Ablauf der Übung
zufällige Vorstellung der letzten Praktikumsaufgabe durch ein oder zwei Teilnehmer
Problembesprechung
Diskussion der Lösungen
Erfahrungsaustausch
Prüfungsvorbereitung
ein bis zwei Fragen zum Stoff der letzten Vorlesung
Besprechung und Bearbeitung der nächsten Praktikumsaufgabe
www.ihp-microelectronics.com © 2017 - All rights reserved
Agenda
26.04.2017 7
1 Rahmenbedingungen für das Praktikum
2 Überblick Designprozess
3 Einführung in VHDL
4 Bearbeitung der Praktikumsaufgaben
www.ihp-microelectronics.com © 2017 - All rights reserved
Hintergrund
26.04.2017 8
• Pentium IV aus dem Jahr 2000 • 42 Millionen Transistoren
• TMX 1795 aus dem Jahr 1971 • 3078 Transistoren
www.ihp-microelectronics.com © 2017 - All rights reserved
ASIC Entwurf
26.04.2017 9
• Aufbau eines Chips aus Standardzellen
• Beispiele: Inverter, NAND, OR, Flipflop
• Dazu Speicher und Padzellen
Beschreibung der Standardzellen, Speicher und Pads in einer Bibliothek
Funktionales Verhalten der Zellen, Zeitverhalten, Größe
www.ihp-microelectronics.com © 2017 - All rights reserved
Hardwarebeschreibungssprachen
26.04.2017 10
• Beschreibung von Hardware auf höherem Abstraktionsniveau
• Ermöglicht Entwurf von komplexen System
• VHDL
• Häufig in Europa verwendet
• Verilog und SystemVerilog
• Verbreitung in den USA
• SystemC
• C-Dialekt
Hardwarebeschreibungssprachen ermöglichen die Überführung der funktionalen Beschreibung in einen ASIC oder zur Ausführung auf einem FPGA
www.ihp-microelectronics.com © 2017 - All rights reserved
Design Flow
26.04.2017 11
• Verifikation ist zwingend notwendig
• Was nicht simuliert wurde, ist fehlerhaft implementiert
Verhaltens-modell *.vhdl
Testbench *.vhdl
Simulator
Design Verifikation
ASIC | FPGA
www.ihp-microelectronics.com © 2017 - All rights reserved
FPGA vs. ASIC
26.04.2017 12
FPGA
• Field Programmable Gate Array
• Frei programmierbare Gatter und Verdrahtung
• Prototyping
• Geringe Stückzahlen
• Z.B. teure Messgeräte
+ Schnell neuprogrammierbar
+ Flexibel einsetzbar
- Teuer
- Langsam
- Hohe Leistungsaufnahme
ASIC
• Application Specific Instruction Core
• Hohe Stückzahlen
• Eingebettete Geräte
• PCs
+ Billig
- Unflexibel
- Schnell
- Energieeffizient
www.ihp-microelectronics.com © 2017 - All rights reserved
Umsetzung für den FPGA
26.04.2017 13
• Integrierte Entwicklungsumgebung
• Zum Beispiel: Vivado von Xilinx
• Texteditor
• Simulation
• Synthese
• Place and Route
• Timing Analyse
• Programmierung des Zieldevices
=> Iterationszyklus: Stunden
Minuten….Stunden
www.ihp-microelectronics.com © 2017 - All rights reserved
Umsetzung für einen ASIC
26.04.2017 14
• Kein vollständig integrierter Design Flow
• Design und Testbench => Simulation
• Design => Synthese
• Timing Analyse & Simulation
• Floor Planing
• Place and Route
• Timing Analyse & Simulation
• Weitere Verifikationsschritte und Back-End
=> Iterationszyklus: > 6 Monate… Jahre
Wochen … Monate