10. – 11. MAI 2016 Cottbus

DASS 2016 DRESDNER ARBEITSTAGUNG SCHALTUNGS- UND SYSTEMENTWURF

FRAUNHOFER VERLAG

DASS 2016 - Tagungsband

Dresdner Arbeitstagung

Schaltungs- und Systementwurf

10. und 11. Mai 2016

Cottbus

Die DASS 2016 wird organisiert von

Unterstützt wird die Veranstaltung von

Kontaktadresse: Brandenburgische Technische Universität Cottbus-Senftenberg Fakultät 1/ Fachgebiet Technische Informatik Konrad-Wachsmann-Allee 5, 03046 Cottbus (Tagungsort) Tel: +49 355 69-2794 Fax: +49 355 69-2027 E-Mail: dass2016@informatik.tu-cottbus.de URL: https://dass2016.informatik.tu-cottbus.de Bibliografische Information der Deutschen Nationalbibliothek Die Deutsche Nationalbibliothek verzeichnet diese Publikation in der Deutschen Nationalbibliografie; detaillierte bibliografische Daten sind im Internet über http://dnb.d-nb.de abrufbar. ISBN: 978-3-8396-1046-6 © by FRAUNHOFER VERLAG, 2016 Fraunhofer-Informationszentrum Raum und Bau IRB Postfach 800469, 70504 Stuttgart Nobelstraße 12, 70569 Stuttgart Tel: +49 711 970-2500 Fax: +49 711 970-2508 E-Mail: verlag@fraunhofer.de URL: http://verlag.fraunhofer.de Die Autoren sind für den Inhalt der Beiträge dieses Tagungsbandes verantwortlich. Layout: Brandenburgische Technische Universität Cottbus-Senftenberg, Fachgebiet Technische Informatik Alle Rechte vorbehalten Dieses Werk ist einschließlich aller seiner Teile urheberrechtlich geschützt. Jede Verwertung, die über die engen Grenzen des Urheberrechtsgesetzes hinausgeht, ist ohne schriftliche Zustimmung des Herausgebers unzulässig und strafbar. Dies gilt insbesondere für Vervielfältigungen, Übersetzungen, Mikroverfilmungen sowie die Speicherung in elektronischen Systemen. Die Wiedergabe von Warenbezeichnungen und Handelsnamen in diesem Buch berechtigt nicht zu der Annahme, dass solche Bezeichnungen im Sinne der Warenzeichen- und Markenschutz-Gesetzgebung als frei zu betrachten wären und deshalb von jedermann benutzt werden dürften. Soweit in diesem Werk direkt oder indirekt auf Gesetze, Vorschriften oder Richtlinien (z.B. DIN, VDI) Bezug genommen oder aus ihnen zitiert worden ist, kann keine Gewähr für Richtigkeit, Vollständigkeit oder Aktualität

übernommen werden.

Vorwort

Europa denkt, lebt und arbeitet zunehmend in Regionen. Ob Cottbus eher zur "Hauptstadt-

Region" Berlin oder zu einer "Technologie-Region" Dresden gehört, kann man wohl bei Bedarf

definieren.

Die "Dresdner Arbeitstagung für Schaltungs- und Systementwurf" versteht sich traditionell als

regionale Veranstaltung für die Universitäten und Forschungseinrichtungen zwischen Ilmenau

und Cottbus mit Dresden als Zentrum. Deshalb war es spätestens 2016 Zeit, diese Tagung auch

mal in Cottbus auszurichten, was wir hiermit gern tun. Dafür haben wir aber die Region noch

mal etwas gedehnt, da das Leibniz-Institut für innovative Mikroelektronik (IHP) aus Frankfurt

(Oder) auch als Mitveranstalter dabei ist. Und dies bedeutet, dass auch die Universität

Potsdam, mit der uns eine langjährige gute Zusammenarbeit verbindet, eingeschlossen und

willkommen ist.

Für die Keynote-Vorträge dieser Tagung konnten wir einerseits Dr. Jürgen Alt von Intel

Deutschland gewinnen, der damit sein langjähriges Engagement für die BTU Cottbus-

Senftenberg weiter vertieft. Genauso bemerkenswert ist auch der Vortragende der zweiten

Keynote. Prof. Dr. Christophe Bobda lehrt und forscht an der University of Arkansas in den

USA. Er hat zunächst in seiner alten Heimat Kamerun studiert, dann in Deutschland. Dem

folgten die Promotion in Paderborn und eine Professur in Potsdam. Prof. Bobda wird im

Anschluss an die DASS 2016 zum Honorarprofessor der BTU Cottbus-Senftenberg ernannt. Wir

sehen dies nicht nur als einen signifikanten Beitrag zur Internationalisierung unserer

Universität, sondern auch als eine Bereicherung für die zukünftige gemeinsame Forschung in

der Region.

Wir wünschen allen Teilnehmern einen angenehmen Aufenthalt in Cottbus!

Für das Organisationsteam, dessen anderen Mitgliedern ich hier herzlich danken möchte,

insbesondere Kathleen Galke und Dr. Christian Gleichner,

Heinrich T. Vierhaus

Cottbus, Mai 2016

3

cgleichner

Schreibmaschinentext

Inhaltsverzeichnis

Keynotes & Tutorials

Killed by Complexity or Kill the Complexity? Dr. Jürgen Alt, Intel Deutschland GmbH

7

Advances In System Isolation For Cyber Attack Mitigation Prof. Dr. Christophe Bobda, University of Arkansas

8

Low Power Techniques in State-of-the-Art System-on-Chip Design Dr.-Ing. Goran Panic, IHP GmbH

9

FPGAs Gettin' Teeny! What Can We Expect From Them? Ing. Petr Pfeifer, MSc, MBA, Ph.D., BTU Cottbus-Senftenberg

10

Session I: Systemtest

Zuordnungsstruktur von Signalzuführungen zwischen Testsystem und Testobjekt Farouk Babba, Gürkan Uygur, Wolfgang Sörgel & Sebastian M. Sattler, Friedrich-Alexander-Universität Erlangen-Nürnberg

13

Modulares autarkes Stiftoszilloskop Wolfgang Kilian, Christian Roßberg, Ulrich Lentz, Christian Pätz & Ulrich Heinkel, Technische Universität Chemnitz

17

Analyse von Testergebnissen eines Systems und Prüfung dessen Zuverlässigkeit Mohamed Denguir & Sebastian M. Sattler, Friedrich-Alexander-Universität Erlangen-Nürnberg

21

Session II: Drahtlose Sensornetze

Mehrdimensionales Clustering in drahtlosen Sensor- und Aktuatornetzwerken Mirko Lippmann, Mirko Caspar & Wolfram Hardt, Technische Universität Chemnitz

27

Präzise Synchronisation von Funkstationen im 60-GHz-Band Markus Appel, Felix Wermke & Frank Winkler, Humboldt-Universität zu Berlin

31

Session III: Zuverlässigkeit & Sicherheit

Adaptive Architekturen für Vorwärtsfehlerkorrektur Sergei Sawitzki, Fachhochschule Wedel

37

Erkennung und Korrektur transienter Fehler durch Roll-back mit geringem Overhead Felix Mühlbauer & Mario Schölzel, Universität Potsdam

41

5

Session IV: FPGAs & Rekonfiguration

Ein Entwurfsfluss für die geführte Optimierung rekonfigurierbarer Architekturen Timm Bostelmann, Hanno Sternberg & Sergei Sawitzki, Fachhochschule Wedel

47

Runtime-Reconfigurable Overlay Architecture for Flexible Execution of Flow-Graphs Michael Metzner, Universität Potsdam, Christophe Bobda, University of Arkansas

51

Efficient Binary Extraction and Mapping of Dataflow On Coarse-Grained FPGA Overlays Joel Mandebi, Jeffrey Kutchka, Ivory Newbern & Christophe Bobda, University of Arkansas, Michael Metzner, Universität Potsdam

55

Session V: Systementwurf & Validierung

Kompression der Trace-Messages industrieller On-Chip-Trace-Architekturen beim Instruktionstrace Kai-Uwe Irrgang, Brandenburgische Technische Universität Cottbus-Senftenberg

61

RUBICS: Ein retargierbares Framework zur Modellierung von Prozessorarchitekturen auf Basis von .NET CLR Steffen Köhler, Thomas Frank, Matthias Häsing & Rainer G. Spallek, Technische Universität Dresden

65

Implementing a Medium Access Control Protocol in Pure Hardware using SystemC Klaus Tittelbach-Helmrich & Zoran Stamenkovic, IHP GmbH

69

Session VI: Simulation & Verifikation

Virtualisierung rekonfigurierbarer Hardware zur Hintergrundbeschleunigung und Erhöhung der Zugangssicherheit von Cloud-Anwendungen Oliver Knodel & Rainer G. Spallek, Technische Universität Dresden

77

A tool for generating physics-based substrate models for circuit simulation Patrick Scharf & Christoph Sohrmann, Fraunhofer IIS/EAS

81

Entwicklungen bei Assertion basierter Verifikation in der High-Level-Synthese Christian Schott, Marko Rößler & Ulrich Heinkel, Technische Universität Chemnitz

85

Autorenverzeichnis 89

6

Keynote I

Killed by Complexity or Kill the Complexity?

Dr. Jürgen Alt, Intel Deutschland GmbH

Roadmap for semiconductor business spilt up the last years into Moore's Law, the road with

ever increasing transistor counts, and More-than-Moore, a road full of heterogeneous

integration challenges. Companies driving along these roads require an ecosystem of suppliers

and innovative ideas to run a successful and long-term business.

Besides technology enabling the role of Electronic Design Automation (EDA) is key to

competitive products. Complexity issues are found on both roads and EDA is needed to solve

these. To keep cost position and functional competitiveness of semiconductor products more

than evolutionary steps are required.

You can let complexity kill you or actively address the complexity issues. State-of-the-art

EDA methodology accompanied by a strict hierarchical system architecture let you keep the

complexity under control.

7