Charakterisierung und Modellierung von ... · Kurzzusammenfassung Ladungsbasierte, nichtﬂüchtige...

Charakterisierung und Modellierung

von Ladungseinfangmechanismen in

dielektrischen Speicherschichten

Der Technischen Fakultät derUniversität Erlangen-Nürnberg

zur Erlangung des Grades

D O K T O R - I N G E N I E U R

vorgelegt von

Oliver Klar

Erlangen – 2009

Als Dissertation genehmigt vonder Technischen Fakultät der

Universität Erlangen-Nürnberg

Tag der Einreichung: 27.10.2008Tag der Promotion: 06.04.2009Dekan: Prof. Dr.-Ing. Johannes HuberBerichterstatter: Prof. Dr.-Ing. Heiner Ryssel

Prof. Dr.-Ing. Thomas MikolajickProf. Dr. rer. nat. Lothar Frey

Kurzzusammenfassung

Ladungsbasierte, nichtflüchtige Halbleiterspeicher stellen heute den Standard für dauerhaf-tes Speichern von Daten für mobile Anwendungen dar. Diese Speichertechnologie basiertauf der Speicherung von Elektronen in einer Speicherschicht innerhalb des Gatestapel einesMetall-Oxid-Silicium-Feldeffekttransistor. Die aktuelle Speichergeneration setzt hierfür ei-ne potentialfreie Elektrode aus Polysilicium ein, welche bei fortschreitender Skalierung je-doch Probleme bereitet. Ein Ausweg ist der Ersatz der potentialfreien Elektrode durch einDielektrikum, welches Ladungsträger ortsfest in Haftstellen speichert. Diese auf Ladungs-einfang basierende Technologie ist unabhängig von Kapazitäten in der Speicherzelle undbietet zudem den Vorteil des zuverlässigen Betriebes auch bei Schädigung der Oxide. Dieortsfeste Speicherung der Ladungsträger erlaubt sogar dieSpeicherung von zwei physika-lisch voneinander getrennten Bits pro Speicherzelle. Dieser Betriebsmodus erfordert jedochein hohes Maß an Kontrolle des Ladungsträgereinfangs.

Die Ladungseinfangmechanismen wurden im Rahmen der Arbeiten zur Promotion expe-rimentell untersucht. Speziell für diese Untersuchungen wurde ein eigenes Charakterisie-rungsverfahren entwickelt, welches das Unterschwellenverhalten der Speicherzellen in ver-schiedenen Programmierzuständen analysiert. Im Vergleich zu bisher bekannten Methodenerhöht dieses Verfahren die Genauigkeit der Bestimmung vonlateralen Ladungsverteilun-gen in der Speicherschicht. Mittels Untersuchungen von gateinduzierten Drainleckströmenkonnten inhomogene Ladungsverteilungen der Speicherladung aufgrund der Injektion vonElektronen mittels Fowler-Nordheim-Tunneln nachgewiesen werden. Diese Inhomogenitä-ten können Auswirkungen auf die Zuverlässigkeit der Speicherzelle haben, insbesondere beiweiterer Skalierung.

Die entwickelten Verfahren wurden außerdem zur Charakterisierung von Speicherzellenim Rahmen der Durchführung von Zyklentests verwendet. Zyklentests zeigen die Schädi-gungen im Bauelement durch mehrmaliges Beschreiben und Löschen der Speicherzelle. DieAuswirkungen der Schädigungen wurden außerdem durch Untersuchungen der Speicherhal-tezeit bei unterschiedlichen Temperaturen bestimmt. Dabei wurde nachgewiesen, dass dasSpeicherhaltevermögen aufgrund des zunehmenden Ladungsverlustes deutlich sinkt. Weiterkonnte gezeigt werden, dass lokalisiert eingebrachte Ladungspakete in einer häufig beschrie-benen und gelöschten Zelle auseinander fließen. Dies hat wiederum negative Auswirkungenauf den zuverlässigen Betrieb der Speicherzelle im Zwei-Bit-Modus.

Um die erläuterten Untersuchungen durchzuführen, wurde ein spezieller Messplatz ent-wickelt, der hohe Zyklenraten bietet, dabei aber einen hohen Grad an Flexibilität in denCharakterisierungsmöglichkeiten garantiert. Mit Hilfe des Aufbaus konnte der Verlauf vonZyklentests erstmals in dieser Genauigkeit charakterisiert werden. Zur Identifikation der je-weiligen Zustände einer Speicherzelle wurden Bauelementesimulationen durchgeführt. Dasexperimentell gefundene Verhalten der Speicherzellen konnte dabei durch die Simulationenvollständig nachgebildet werden.

Abstract

Charge based, nonvolatile semiconductor memories set the standard for the persistent sto-rage of data for mobile applications. This memory technology is based on the storage ofelectrons in a layer within the gate stack of a metal-oxide-silicon field-effect-transistor. Thecurrent generation of this memory technology uses a polysilicon floating gate which reachesits limits for further device scaling. A solution is the replacement of the floating gate by adielectric which captures carriers in traps at fixed positions. This charge trapping technologyis independent of capacities in the memory cell and has the advantage of a reliable operationeven with degradation of the oxides. The localized trappingof electrons allows the storageof two physically separated bits in one memory cell. This operation mode requires a goodcontrol of the capture mechanisms.

The charge capture mechanisms are analyzed experimentallyin the studies related to thiswork. Especially for these investigations a characterization method was developed, whichanalyzes the subthreshold region of the memory cells in various program states. This pro-cedure increases the accuracy of the determination of lateral charge distributions in the me-mory layer compared to commonly used methods. Inhomogeneous charge distributions oftrapped charges due to the Fowler-Nordheim injection of electrons were found by investiga-tions of gate induced drain leakage currents. These inhomogeneities affect the reliability ofthe memory cell, particularly with further scaling.

The developed procedures were applied to the characterization of memory cells within thescope of cycle tests. The cycle tests showed the degradationof the device due to multipleprogramming and erasing the memory cell. The effects of degradation were analyzed bythe investigation of the retention behavior at different temperatures. It was demonstratedthat the data retention decreases due to the significantly increasing charge loss. Further, adrift of localized trapped charges was shown in multiple programmed cells. This affects thereliability of memory cells in the two-bit mode.

For the mentioned characterizations, a special measurement setup was developed, whichallows high cycle rates while providing customizable characterization possibilities. By theuse of this setup, the progress of cycle tests could be accurately characterized for the firsttime. To identify the actual state of memory cells, device simulations were made. The beha-vior of memory cells found by the experimental investigations could be completely repro-duced by the device simulations.

Inhaltsverzeichnis

1 Einleitung 1

2 Grundlagen ladungsbasierter, nichtflüchtiger Halbleiterspeicher 52.1 Metall-Oxid-Silicium-Feldeffekttransistor . . . . . . .. . . . . . . . . . . 5

2.1.1 Metall-Isolator-Halbleiter-Kondensator . . . . . . . .. . . . . . . 62.1.2 Betriebszustände von Metall-Oxid-Silicium-Feldeffekttransistoren . 112.1.3 Gateinduzierte Drainleckströme . . . . . . . . . . . . . . . . .. . 13

2.2 Ladungsbasierte, nichtflüchtige Halbleiterspeicher .. . . . . . . . . . . . . 152.2.1 Funktionsprinzip ladungsbasierter, nichtflüchtiger Halbleiterspeicher 152.2.2 Grundlegende Programmier- und Löschmechanismen . . .. . . . . 172.2.3 Haftstellenbasierte, nichtflüchtige Halbleiterspeicher . . . . . . . . 202.2.4 Speicherhaltezeit in haftstellenbasierten Halbleiterspeichern . . . . 262.2.5 Speichern zweier Bits pro Speicherzelle . . . . . . . . . . .. . . . 33

3 Experimentelle Vorgehensweise 373.1 Beschreibung der verwendeten Proben . . . . . . . . . . . . . . . .. . . . 373.2 Messplatz zur Durchführung von Charakterisierungen und Zyklentests . . . 41

3.2.1 Geräte und Aufbau des Messplatzes . . . . . . . . . . . . . . . . .413.2.2 Programmumgebung . . . . . . . . . . . . . . . . . . . . . . . . . 423.2.3 Routinen und Schaltdiagramme . . . . . . . . . . . . . . . . . . . 433.2.4 Programmablauf eines Zyklentests . . . . . . . . . . . . . . . .. . 493.2.5 Modifikationen zur Durchführung dynamischer Charakterisierungen 51

3.3 Verfahren zur Charakterisierung von haftstellenbasierten Speicherzellen . . 523.3.1 Bestimmung der Einsatzspannung und Bit-zu-Bit-Übersprechen . . 523.3.2 Charakterisierung des Programmier- und Löschverhaltens . . . . . 523.3.3 Durchführung von Zyklentests . . . . . . . . . . . . . . . . . . . .523.3.4 Untersuchung von Ladungsverlustmechanismen . . . . . .. . . . . 533.3.5 Messung von gateinduzierten Drainleckströmen . . . . .. . . . . . 533.3.6 Untersuchung der Unterschwellencharakteristik . . .. . . . . . . . 53

3.4 Abgleich von Experimenten mit Bauelementesimulationen . . . . . . . . . 55

4 Ergebnisse der durchgeführten Arbeiten 594.1 Ergebnisse der Bauelementesimulationen . . . . . . . . . . . .. . . . . . 59

4.1.1 Simulationen zur Fowler-Nordheim-Injektion . . . . . .. . . . . . 604.1.2 Simulationen zur Injektion heißer Ladungsträger . . .. . . . . . . 69

4.2 Verhalten von Speicherzellen während des Programmierens . . . . . . . . . 764.2.1 Modifikation der Programmier- und Löschbedingungen .. . . . . . 764.2.2 Dynamische Charakterisierung von Schreibvorgängen. . . . . . . 80

ii Inhaltsverzeichnis

4.3 Einfluss lokalisierter Ladungen auf die Unterschwellencharakteristik . . . . 824.4 Nachweis von Ladungen über Drain- und Source-Gebiet . . .. . . . . . . 864.5 Zyklenfestigkeit der verwendeten Speicherzellen . . . .. . . . . . . . . . 89

4.5.1 Einfluss der Zyklenzahl auf die laterale Ladungsverteilung . . . . . 894.5.2 Einfluss der Zyklenzahl auf den Ladungsverlust . . . . . .. . . . . 92

5 Diskussion der Ergebnisse und Wertung 975.1 Sättigung des Programmierfensters im Zwei-Bit-Modus .. . . . . . . . . . 975.2 Extraktion der lateralen Verteilung eingefangener Ladungen . . . . . . . . 985.3 Inhomogene Fowler-Nordheim-Injektion . . . . . . . . . . . . .. . . . . . 995.4 Zyklenfestigkeit der verwendeten Speicherzellen . . . .. . . . . . . . . . 1005.5 Anwendung der Ergebnisse auf zukünftige Speichertechnologien . . . . . . 100

5.5.1 Dreidimensionale Speicherstrukturen . . . . . . . . . . . .. . . . 1015.5.2 Speicherzellen mit Schichten hoher Dielektrizitätskonstante . . . . 102

6 Zusammenfassung und Ausblick 1036.1 Zusammenfassung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1036.2 Ausblick . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104

7 Literaturverzeichnis 105

Anhang

A Symbole und Abkürzungen 109

B Quelldateien der Bauelementesimulationen 112B.1 MDRAW TCL-Script . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112B.2 Sentaurus Device Script . . . . . . . . . . . . . . . . . . . . . . . . . . .. 116

C Stichwortverzeichnis 119

1 Einleitung

Der Bedarf an dauerhaftem Speichern verschiedenster Datenist seit jeher Gegenstand wis-senschaftlicher Untersuchungen. Doch erst mit dem Aufkommen moderner Technologienrückt die Notwendigkeit der nichtflüchtigen Speicher immermehr in den Fokus. Die Anwen-dungsfelder sind dabei breit gestreut. Beispielsweise enthalten solche Speicherbausteine dieFirmware elektronischer Geräte, um die Funktion der darin verwendeten Mikrocontroller zugewährleisten. Um die Geräte nachträglich mit neuen Funktionen zu versehen, beziehungs-weise Fehler in der Software nachträglich korrigieren zu können, müssen diese Speicherzusätzlich überschreibbar sein. Vor allem in mobilen Anwendungen finden nichtflüchtigeSpeicher immer mehr Verwendung. Zu sind hier insbesondere mobile Multimediageräte,Mobiltelefone, Navigationsgeräte oder Digitalkameras, die in der Lage sein müssen um-fangreiche Datenbestände, wie Kartenmaterial, Musik- undVideotitel oder Bilder von zumTeil mehreren Gigabyte verarbeiten und speichern zu können. Dabei müssen die Speicher-medien robust, klein, leicht und stromsparend sein. Deshalb kommen Speichertechnologienwie zum Beispiel Festplatten nicht in Frage, da sie aufgrundihres mechanischen Aufbausdiese Anforderungen nicht erfüllen können.

Die heute aktuelle Technologie ist die der nichtflüchtigen Halbleiterspeicher. Die prin-zipielle Funktion dieser Speicherzellen ist schon seit langem bekannt und entstand in ver-schiedenen Entwicklungsschritten [Cap99]. Anfangs wurden die Daten schon während derFertigung permanent in Datenfelder geschrieben. Der Zustand der sogenannten masken-programmierten ROMs (engl.Read Only Memories) kann dabei nicht mehr nachträglichverändert sondern nur ausgelesen werden. Als Alternative gab es Speicher, die der Benutzerdurch das Aufschmelzen von Sicherungsleitungen oder dem Verschmelzen von sogenanntenAntifuses einmalig beschreiben kann. Diese Speicher nenntman PROMs (engl.Programma-ble Read Only Memories). In beiden Fällen kann der Zustand jedoch nicht wieder gelöschtwerden. Der nächste Entwicklungsschritt war die Einführung der EPROMs (engl.ErasableProgrammable Read Only Memories), die durch Beleuchtung mit ultraviolettem (UV) Lichtwieder gelöscht werden können. Die Löschzeiten liegen hierjedoch in der Größenordnungvon mehreren Minuten [Cap99]. Schließlich wurden die EEPROMs (engl.Electrically Eras-able Programmable Read Only Memories) entwickelt, die das elektrische Beschreiben undLöschen innerhalb des Systems erlauben. Die Nachteile der EEPROMs sind die höherenKosten und die niedrigeren Speicherdichten im Vergleich zuoben genannten Speichern.Grund dafür ist der höhere Flächenbedarf einer Speicherzelle.

Welche Eigenschaften müsste der ideale nichtflüchtige Halbleiterspeicher besitzen? Zumeinen muss er elektrisch beschreibbar und löschbar sein, hohe Speicherdichten ermöglichenund dabei möglichst kostengünstig herzustellen sein. Zum anderen soll er kurze Schreib-und Löschzeiten aufweisen, eine hohe Zuverlässigkeit sowie Lebensdauer bieten und dabeibei möglichst niedrigen Spannungen arbeiten und wenig Leistung verbrauchen. Selbstver-ständlich muss auch die Möglichkeit gegeben sein, beliebigauf sämtliche Bits zugreifen zu

2 1 Einleitung

können, um diese auszulesen. Viele dieser Eigenschaften erfüllt die Flash-Speichertechnolo-gie. Flash-Speicher sind nichtflüchtige Speicher, in deneneinzelne Speicherzellen elektrischprogrammiert werden wie dies bei auch in EEPROMs möglich ist. Durch die Zusammen-fassung einer größeren Anzahl von Speicherzellen in einzelne Blöcke, werden sämtlicheSpeicherzellen eines Blocks gleichzeitig in einem Schrittgelöscht. Aufgrund dieses Lösch-vorgangs entstand die Bezeichnung „Flash“. Durch die Möglichkeit, den ganzen Speicherin einem Schritt zu löschen, können sehr kurze effektive Löschzeiten sowie hohe Speicher-dichten erreicht werden. Der Flash-Speicher vereint damitdie Vorteile des EPROMs mitdem des EEPROMs ohne dabei zu kostspielig zu werden. Aufgrund dieser Vorteile setztesich diese Technologie in vielen Bereichen durch und verdrängte andere bis dato etablierteTechnologien, wie zum Beispiel die nicht mehr weg zu denkenden USB-Sticks oder Spei-cherkarten als Ersatz für Disketten oder optische Speichermedien. Aber auch herkömmlicheFestplatten werden zunehmend durch Flash-Laufwerke (SSD:engl.Solid State Drive) er-setzt. Dadurch wurde die Flash-Speichertechnologie in denletzten Jahren zu einem Treiberder Halbleiterindustrie. Je nach Anforderung lassen sich Flash-Speicher als NAND- oder alsNOR-Speicher auslegen. NAND-Speicher ermöglichen sehr hohe Speicherdichten, weisenjedoch sehr lange Lesezeiten auf, da die Zellen eines NAND-Strings sequentiell ausgele-sen werden. Daher verwendet man diese Art vorwiegend als Datenspeicher. In der NOR-Konfiguration ist es möglich jede Speicherzelle einzeln anzusprechen. Somit können will-kürlich Daten aus verschiedenen Sektoren gelesen werden, wie es zum Beispiel beim Aus-führen von Programmcode häufig vorkommt. Durch die zusätzlichen Zuleitungen verliertman jedoch an Speicherdichte. Es ist also je nach Anwendungsfall eine der beiden Kon-figurationen beziehungsweise eine Kombination davon zu wählen. Die Flash-Technologiebietet die Möglichkeit, beide Arten an Speichern herzustellen und setzte sich auch aus die-sem Grund durch.

Um die geforderten hohen Speicherdichten und die damit verbundene Reduktion der Kos-ten pro Bit zu erreichen, werden hohe Anforderungen an die Fertigungstechnologie gestellt.Um die Entwicklung der neuartigen Technologien zu koordinieren, wurde die „Internatio-nal Technology Roadmap for Semiconductors“ (ITRS) eingeführt, welche von führendenFirmen und Institutionen der Halbleiterbranche gemeinsamgepflegt und ständig aktualisiertwird. Diese Roadmap liefert eine Prognose über die zukünftige Entwicklung der Halblei-tertechnologie für die nächsten Jahre. Dadurch können sichAusrüster und Hersteller besserauf die jeweiligen Anforderungen einstellen und so die Herstellungskosten senken und denErtrag erhöhen. Als Beispiel seien hier Mikroprozessoren und sämtliche Arten von Halb-leiterspeichern wie DRAMs und auch Flash-Speicher genannt. Die Roadmap gibt ebensoan wie weit die Entwicklung einzelner Bereiche neuer Technologien bereits fortgeschrittensind und bietet somit einen guten Überblick über die noch zu entwickelnden Aspekte. InTabelle 1.1 ist ein Auszug dieser Roadmap aus dem Jahr 2007 dargestellt. Er zeigt die anvi-sierte Technologieentwicklung der beiden oben genannten Gattungen von Flash-Speichernfür die nächsten Jahre. Dabei ist in den Feldern unterhalb der jeweiligen Jahreszahl die An-forderung für die Technologiegeneration des entsprechenden Jahres zu sehen. Die Färbungder Felder gibt an, wie weit die Entwicklung auf diesem Sektor bereits voran geschrittenist. Weiße Felder deuten an, dass dieser Aspekt vollständigentwickelt ist und bereits zurVerfügung steht. Hellgrau signalisiert, dass sich dieser Teil in Entwicklung befindet und zu-

3

Tab. 1.1:Auszug aus der International Technology Roadmap for Semiconductors (ITRS)2007 zu NAND und NOR Flash-Speicher [ITR07]

Year of Production 2007 2008 2009 2010 2011 2012 2013

DRAM ½ Pitch (nm) (contacted) 68 58 50 45 40 36 32

NAND FlashNAND Flash technology - F (nm) 51 45 40 36 32 28 25Number of word lines in 32 32 64 64 64 64 64one NAND stringCell type (FG, CT, 3D, etc.) FG FG FG FG/ CT CT CT/

CT 3DA. Floating Gate NAND FlashCell size - area factor a in 4.0/ 4.0/ 4.0/ 4.0/ 4.0/ 4.0/ 4.0/multiples of F2 SLC/MLC 2.0 2.0 1.3 1.0 1.0 1.0 1.0Maximum number of bits per cell 2 2 3 4 4 4 4(MLC)B. Charge trapping NAND Flash (MANOS or Barrier Engineering)Cell size - area factor a in 4.0/ 4.0/ 4.0/ 4.0/multiples of F2 SLC/MLC 1.0 1.0 1.0 1.0Maximum number of bits per cell 4 4 4 4(MLC)

NOR FlashNOR Flash technology - F (nm) 65 57 50 45 40 35 32A. Floating Gate NOR FlashCell size - area factor a in 9-11 9-11 9-11 9-11 9-11 9-11 9-11multiples of F2

Gate length Lg physical (nm) 130 120 100 90 80 70 64Tunnel oxide thickness (nm) 8-9 8-9 8-9 8 8 8 8Maximum number of bits per cell 2 2 2 2 2 2 2(MLC)B. Charge trapping NOR Flash (SONOS/NROM)Cell size (per bit) - area factor a in 3.3/ 3.3/ 3.3/ 3.3/ 3.7/ 3.7/ 3.7/multiples of F2 SLC/MLC 1.6 1.6 1.6 1.6 1.9 1.9 1.9Gate length Lg physical (nm) 140 130 120 110 110 100 100Endurance (erase/write cycles) 105 105 105 106 106 106 106

Maximum number of bits per cell 4 4 4 4 4 4 4(physical 2-bit/cell + MLC)

4 1 Einleitung

mindest unter Laborbedingungen bereits realisiert werdenkonnte. Die Felder in dunklemGrau zeigen an, dass auf diesem Gebiet noch umfangreiche Forschung und Entwicklungnötig ist, um die Anforderungen zu erreichen. Zum Teil ist auch noch nicht abzusehen, wieman diese festgelegten Anforderungen überhaupt erreichenkann.

Anhand der Tabelle erkennt man, dass die Größe der geforderten Strukturen von Jahrzu Jahr sinkt. Bemerkenswert ist dabei, dass die Technologie des NAND-Flash-Speichersder Technologie für DRAM-Speicher vorauseilt. Auch zu erkennen ist, dass ab dem Jahr2010 gewisse Anforderungen noch nicht erfüllt werden können. Im NAND-Flash sollendabei vier Bits in einer Zelle gespeichert werden. Des Weiteren ist die Einführungen vonFlash-Speichern geplant, die auf dem Prinzip des Ladungseinfangs in sogenannten Haft-stellen basiert (CT: engl.Charge Trapping). Die problematischen Felder des NOR-Flashliegen aber an anderer Stelle. Hier steht man hauptsächlichvor dem Problem, die geforder-ten Dimensionen der Speicherzellen zu erreichen. Hervorzuheben ist dabei die Dicke dessogenannten Tunneloxids von heute verwendeten Flash-Speichern mit potentialfreier Elek-trode (FG: engl.Floating Gate). Um diesem Problem zu begegnen, setzt man auf die schonoben erwähnten haftstellenbasierten Flash-Speicher. Diese erlauben größere Strukturen al-lerdings unter der Voraussetzung, dass nun vier statt zwei Bits pro Zelle gespeichert werdenmüssen. Im Moment weisen diese Zellen jedoch noch nicht die geforderte Zuverlässigkeitauf.

Die vorliegende Arbeit geht daher auf verschiedene Aspektevon haftstellenbasiertenFlash-Speichern ein. Insbesondere die Charakterisierungdes Ladungseinfangs in der ver-wendeten dielektrischen Speicherschicht ist hier von besonderem Interesse. Sämtliche Un-tersuchung wurden hinsichtlich der in Tabelle 1.1 gekennzeichneten Problemfelder betrie-ben, um diese genauer zu analysieren beziehungsweise mögliche Lösungsansätze zu finden.Neben einer Einführung in die theoretischen Grundlagen vonladungsbasierten nichtflüch-tigen Halbleiterspeichern, wird eine Übersicht über die speziell für diese Anwendung ent-wickelte Messtechnik gegeben. Des Weiteren werden die verwendeten Charakterisierungs-methoden und neu entwickelten Verfahren erläutert. Die durchgeführten experimentellenUntersuchungen an den verwendeten Speicherzellen wurden mit umfangreichen Bauele-mentesimulation abgeglichen, um dadurch das Verständnis für die physikalischen Vorgängein der Speicherzellen zu verbessern. Neben einer Bewertungder Ergebnisse werden Rück-schlüsse auf die Übertragung der im Rahmen dieser Arbeit erhaltenen Erkenntnisse und derneuen Methoden auf zukünftige nichtflüchtige, ladungsbasierte Halbleiterspeicher gegeben.Schließlich wird eine Zusammenfassung der Ergebnisse und ein Ausblick auf mögliche An-satzpunkte für weitere Untersuchungen sowie die zukünftige Entwicklung auf dem Gebietder nichtflüchtigen Speicher gegeben.

2 Grundlagen ladungsbasierter, nichtflüchtiger

Halbleiterspeicher

Da ladungsbasierte, nichtflüchtige Halbleiterspeicher auf dem Prinzip des Metall-Oxid-Sili-cium-Feldeffekttransistors (MOSFET) basieren, werden indiesem Kapitel die Grundlagenzu MOS-Feldeffekttransistoren kurz zusammengefasst. Darauf aufbauend wird das Funkti-onsprinzip von üblichen Speicherzellen mit potentialfreier Gateelektrode erläutert. Daraufaufbauend werden anschließend die haftstellenbasierten Halbleiterspeicher eingeführt.

2.1 Metall-Oxid-Silicium-Feldeffekttransistor

Ein MOSFET besteht aus einem MOS-Kondensator, an dessen seitlichen Rändern sich zweihoch und komplementär zum Substrat dotierte Bereiche befinden. Diese Gebiete nennt manSource beziehungsweise Drain. Der schematische Aufbau eines MOSFETs ist in Abb. 2.1dargestellt. Im Laufe der Arbeit wird immer wieder auf grundlegende Aspekte des MOS-Feldeffekttransistors zurückgegriffen. Im Folgenden wird daher auf die theoretischen Grund-lagen des MOS-Kondensators sowie des Feldeffekttransistor eingegangen. Abschließendwerden die unter bestimmten Voraussetzungen auftretendengateinduzierte Drainleckströ-me erläutert.

Substrat (p)

Isolator

Gateelektrode

Source (n+ ) Drain (n+ )

Abb. 2.1:Schematischer Aufbau eines Metall-Oxid-Silicium-Feldeffekttransistors auf p-dotiertem Siliciumsubstrat

6 2 Grundlagen ladungsbasierter, nichtflüchtiger Halbleiterspeicher

2.1.1 Metall-Isolator-Halbleiter-Kondensator

Wie schon erwähnt besteht der MOS-Feldeffekttransistor zum Teil aus einem MOS-Konden-sator. Somit ist es nötig zuerst die Vorgänge im Kondensatorzu erläutern, um darauf aufbau-end zu den Eigenschaften des Transistors überzuleiten. AlsIsolator wird eine Schicht aus(thermischem) Siliciumdioxid verwendet, die sich auf einem leicht dotierten Siliciumsub-strat befindet. Auf dieser Schicht wird eine Gateelektrode aufgebracht. Als Material kom-men hierfür Metalle wie Aluminium oder hoch dotiertes Polysilicium in Frage. Im Folgen-den wird aufgrund der später verwendeten n-Kanal-Speicherzellen ein p-dotiertes Silicium-substrat und eine Gateelektrode aus hoch n-dotierten Polysilicium angenommen. Die Her-leitungen für Kondensatoren auf n-Substrat erfolgen analog. Die im Folgenden gezeigtenBänderdiagramme ergeben sich durch die Lösung der Poisson-Gleichung. Die Berechnungerfolgte mit dem SimulationsprogrammSOKOS-SIM, welches auf den Arbeiten von T. Erl-bacher basiert [Erl08].

Bringt man die Schichten des MOS-Kondensators in Kontakt, so herrscht für alle dreiSchichten ein gemeinsames Ferminiveau. Aufgrund der unterschiedlichen Ferminiveaus vonGateelektrode und Substrat kommt es an den Grenzflächen von Silicium und Siliciumdioxidzu Bandverbiegungen im Silicium. Abb. 2.2 zeigt den Verlaufder Bandkanten einer MOS-Struktur auf p-Substrat.

EV

EC

EV

EC

2,5 nm/Raster 500 nm/Raster

φ

EF

EV

EC

p-SiliciumSiO2n-Poly-Si/Metall

Ort (nm)

Pot

entia

l(V

)

-15 -12,5 -10 -7,5 -5 -2,5 0 500 10007,0

6,0

5,0

4,0

3,0

2,0

1,0

0,0

-1,0

-2,0

-3,0

-4,0

Abb. 2.2:Bänderdiagramm eines MOS-Kondensators auf p-Substrat ohne angelegte Span-nungen

Zu beobachten ist, dass an der Grenzfläche von Gateelektrodeund Siliciumdioxid, auf-grund der sehr hohen Dotierung, quasi keine Verbiegung vorhanden ist, während die Aus-wirkungen im Substrat sehr viel deutlicher ausfallen. Gleiches Verhalten würde man auch

2.1 Metall-Oxid-Silicium-Feldeffekttransistor 7

bei der Verwendung eines Metalls als Gateelektrode beobachten. Legt man an der Gate-elektrode eine SpannungUG an, so wird die Bandverbiegung abhängig von der angelegtenSpannung modifiziert. Da sich die Bandverbiegung sehr weit in das p-dotierte Silicium er-streckt, wird für den Potentialverlauf im Substrat eine eigene Skalierung verwendet. Diedabei möglichen Zustände sind im Folgenden dargestellt.

2.1.1.1 Flachbandfall

Die Bandverbiegung im Substrat lässt sich durch das Anlegeneiner bestimmten Gatespan-nung kompensieren. In diesem Fall verlaufen die Bandkantenim Substrat auf konstantemNiveau, sind also flach. Dieser Zustand wird deshalb als Flachbandfall bezeichnet und istschematisch in Abb. 2.3 zusammen mit den wichtigen Größen dargestellt. Von besonderer

qφM

qUFB

EVak

EC

qχHL

EV

EFi

Eg

EF

qφB

qφHL

Metall Isolator Halbleiter

Abb. 2.3:Schematisches Bänderdiagramm eines MOS-Kondensators aufp-Substrat Flach-bandfall

Bedeutung sind dabei die Austrittspotentiale des MetallsφM und des HalbleitersφHL, dasBulkpotentialφB, die Leitungs- und ValenzbandkantenniveausEC undEV , das FerminiveauEF , sowie das intrinsische FerminiveauEFi. Des Weiteren sind noch der BandabstandEg,die ElektronenaffinitätqχHL mit der Elementarladungq und das VakuumniveauEVak ange-geben. Für einen p-Typ-Halbleiter mit einer Dotierkonzentration NA ergibt sich unter derAnnahme der Boltzmann-Näherung, mit

EF = EFi −kT lnNA

ni, (2.1)


ein Bulkpotential von

φB =EFi −EF

q=

kTq

lnNA

ni, (2.2)

wobeik die Boltzmannkonstante,T die Temperatur,p0 die Gleichgewichtskonzentration derLöcher im p-Typ-Halbleiter undni die intrinsische Ladungsträgerkonzentration bezeichnen[Rys06]. Die Spannung, die benötigt wird, um diesen Zustandzu erreichen, wird als Flach-bandspannungUFB bezeichnet. Diese ist gegeben durch

UFB = φMHL −QIS

CIS, (2.3)

wobei die AustrittspotentialdifferenzφMHL durch

φMHL = φM −φHL, (2.4)

mit den AustrittspotentialenφM des Metalls beziehungsweise Polysilicium undφHL desHalbleiters, definiert ist. Außerdem bezeichnetQIS die Isolatorladung undCIS die Isola-torkapazität. Die IsolatorladungQIS setzt sich aus der effektiven Isolatorladung im VolumenQOT und der Ladung an der Siliciumsubstrat-Siliciumdioxid-GrenzflächeQSS zusammenund ist gegeben durch

QIS = QOT +QSS. (2.5)

Die effektive Isolatorladung im VolumenQOT erhält man durch die Integration der Raum-ladungsdichteρOT über die gesamte Dicke des IsolatorsxIS:

QOT =1

xIS

xIS∫

0

xρOT(x)dx. (2.6)

2.1.1.2 Anreicherung

Legt man eine Spannung an die Gateelektrode eines MOS-Kondensators auf p-Substrat an,die negativer als die Flachbandspannung ist (UG < UFB), so verbiegt sich die Valenzband-kante an der Silicium-Siliciumdioxid-Grenzfläche nach oben und nähert sich dem Fermini-veau an, welches unter der Annahme, dass kein Strom fließt, über den gesamten Halbleiterkonstant ist (siehe Abb. 2.4a). Da die Ladungsträgerdichteexponentiell von der Energiedif-ferenz(EF −EV) abhängt, führt diese Bandverbiegung zu einer Anreicherungvon Majo-ritätsladungsträgern (Löcher), an der Silicium-Siliciumdioxid-Grenzfläche. Dieser Zustandwird auch als Akkumulation bezeichnet.

2.1.1.3 Verarmung

Bei Gatespannungen, die nur geringfügig positiver als die Flachbandspannung sind, nimmtdie Konzentration an Majoritätsladungsträgern an der Grenzfläche ab, da nun das Valenz-band nach unten gebogen wird und somit die Energiedifferenz(EF −EV) negativer wird(siehe Abb. 2.4b). Da die Majoritätsladungsträgern hier von der Grenzfläche verdrängt wer-den, bildet sich eine Verarmungszone aus und der Zustand wird deshalb, bis zu einer Band-verbiegung vonφB, als Verarmung bezeichnet.


2.1.1.4 Schwache Inversion

Mit weiterer Erhöhung der Gatespannung werden die Bänder weiter nach unten gebogen, sodass das intrinsische FerminiveauEFi das FerminiveausEF an der Grenzfläche überschreitet(siehe Abb. 2.4c). An diesem Punkt ist die Anzahl an Minoritätsladungsträgern (Elektro-nen) höher als die der Majoritätsladungsträger (Löcher). Das Gebiet nahe der Grenzflächeist somit invertiert und der Zustand wird als Inversion bezeichnet. Die Anzahl der Mino-ritätsladungsträger erhöht sich mit zunehmendem Oberflächenpotential wurzelförmig, bisihre Konzentration gleich der Dotierkonzentration des Substrat ist. In diesem Fall herrschteine Bandverbiegung von 2φB.

EV

EC

EV

EC

2,5 nm/Raster Raster500 nm/

EV

EC

p-SiliciumSiO2n-Poly-Si

Ort (nm)

Pot

entia

l(V

)

-15 -12,5 -10 -7,5 -5 -2,5 0 50010006

4

2

0

-2

-4

-6

(a) Anreicherung

EV

EC

EV

EC


EV

EC


Ort (nm)

Pot

entia

l(V

)

-15 -12,5 -10 -7,5 -5 -2,5 0 5001000

6

4

2

0

-2

-4

(b) Verarmung

EV

EC

EV

EC


EV

EC


Ort (nm)

Pot

entia

l(V

)

-15 -12,5 -10 -7,5 -5 -2,5 0 5001000

6

4

2

0

-2

-4

(c) Schwache Inversion

EV

EC

EV

EC


EV

EC


Ort (nm)

Pot

entia

l(V

)

-15 -12,5 -10 -7,5 -5 -2,5 0 5001000

6

4

2

0

-2

-4

(d) Starke Inversion

Abb. 2.4:Die Betriebszustände eines MOS-Kondensators auf p-Substrat


2.1.1.5 Starke Inversion

Erhöht man die Gatespannung weiter, so dass die Bandverbiegung größer als 2φB wird, steigtdie Anzahl der Elektronen exponentiell mit dem Oberflächenpotential an. Es bildet sich derspätere Elektronenkanal aus, und dieser Zustand wird als starke Inversion bezeichnet. DieSpannung, die benötigt wird, um die starke Inversion zu erreichen, wird als EinsatzspannungUTh bezeichnet. Um die benötigte Bandverbiegung zu erreichen,muss die Flachbandspan-nung, die Kompensation der Ladungen in der Verarmungszone im HalbleiterQHL sowie diegewünschte Bandverbiegung von 2φB aufgebracht werden. Die Einsatzspannung ist daherdurch folgenden Ausdruck bestimmt [Rys06]:

UTh = UFB+2φB−QHL

CIS. (2.7)

Daraus ergibt sich mit Gl. (2.3) und Gl. (2.6)

UTh = φMHL +2φB−QHL

CIS− QSS

CIS− 1

ε0εIS

xIS∫

0

xρOT(x)dx, (2.8)

mit der elektrischen Feldkonstanteε0 und der Dielektrizitätskonstante des IsolatorsεIS. DieRaumladung im Halbleiter ist gegeben durch

QHL = ∓kT√

2qLD

√

(

e−qφSkT +

qφS

kT−1

)

+n0

p0

(

eqφSkT − qφS

kT−1

)

, (2.9)

wobei n0 und p0 die Gleichgewichtskonzentrationen undLD die Debyelänge bezeichnen[Rys06]. Letztere Größe ist als

LD ≡√

kTε0εHL

p0q2 (2.10)

definiert, wobeiεHL die Dielektrizitätskonstante des Halbleiters bezeichnet. Aus der Raum-ladung lässt sich die Kapazität der VerarmungszoneCHL im Halbleiter aus

CHL ≡ ∂QHL

∂φS=

ε0εHL√2LD

[

1−e−qφSkT + n0

p0

(

eqφSkT −1

)]

√

(

e−qφSkT + qφS

kT −1)

+ n0p0

(

eqφSkT − qφS

kT −1)

(2.11)

bestimmen, wobeiφS das Oberflächenpotential an der Silicium-Siliciumdioxid-Grenzflächebezeichnet.


2.1.2 Betriebszustände von Metall-Oxid-Silicium-Feldeffekttransistoren

Im Laufe der Arbeit werden verschiedene Betriebszustände von Speicherzellen charakteri-siert. Daher folgt hier eine knappe Zusammenfassung der verschiedenen Betriebszuständevon Metall-Oxid-Silicium-Feldeffekttransistoren. Da essich bei allen verwendeten Probenum n-Kanal Transistoren handelt, wird hier nur auf Transistoren mit p-Substrat eingegangen.

2.1.2.1 Linearer Bereich

Legt man kleine DrainspannungenUD im Vergleich zur Differenz von GatespannungUG

und EinsatzspannungUTh an, das heißt

0 < UD << UG−UTh, (2.12)

verläuft der Kanal gleichförmig entlang des Kanalgebiets (U(y) = const.). In diesem Zu-stand verhält sich der Kanal wie ein ohmscher Widerstand undes ergibt sich ein Drainstromvon

ID = β (UG−UTh)UD, (2.13)

mit der Transkonduktanzβ von

β = µn ·CISWL

, (2.14)

wobei µn die Beweglichkeit der Minoritätsladungsträger im Kanal,W die Weite undL dieLänge des Transistors bezeichnen [Rys06].

2.1.2.2 Triodenbereich

Mit steigender Drainspannung wird der Einfluss der Gatespannung auf das Kanalgebiet na-he dem Drain abgeschwächt und der Kanal verjüngt sich zum Drain hin. Daher istU(y)auch nicht mehr als konstant anzunehmen. Der Drainstrom istin diesem Fall gegeben durch[Rys06]:

ID = β[

(UG−UTh)UD −U2D

2

]

. (2.15)

2.1.2.3 Sättigungsbereich

Übersteigt die Drainspannung den Wert

UD > UG−UTh (2.16)

so wird der Kanal abgeschnürt. Die Stelle im Kanalgebiet an dem

U(y) = UG−UTh (2.17)

gilt, nennt man Abschnürpunkt (engl.pinch-off-point). Ab diesem Ort driften die Ladungs-träger durch die Drain-Raumladungszone. Der fließende Drainstrom ergibt sich dabei aus

ID =β2

(UG−UTh)2. (2.18)


2.1.2.4 Unterschwellenbereich

Im Bereich der schwachen Inversion kommt es bereits zu einemschwachen Stromfluss. Daim gesamten Kanalgebiet ein konstantes Oberflächenpotential herrscht, handelt es sich dabeium einen Diffusionsstrom. Diesen erhält man aus

ID = −qADndndx

= qWxcDnn(0)−n(L)

L, (2.19)

mit der Elementarladungq, der TransistorflächeA und der daraus resultierenden WeiteWund LängeL, dem Diffusionskoeffizienten für ElektronenDn und der Kanaltiefexc [Sze81].Die Größen(x) gibt die Anzahl an Ladungsträgern an der Stellex an, und aufgrund derBedingungen

n(0) = np,0exp[qφS/kT] (2.20)

undn(L) = np,0exp[q(φS−UD)/kT] (2.21)

erhält man

ID =βxckTn2

i

CISNAexp

[

qφS

kT

](

1−exp

[

−qUD

kT

])

. (2.22)

Man erkennt, dass der Unterschwellenstrom exponentiell mit der GatespannungUG steigt,da sich das OberflächenpotentialφS annähernd linear zur Gatespannung ändert. Um diesenVerlauf mit einer aussagekräftigen Größe zu beschreiben, wird der sogenannte SwingSeingeführt. Dieser ist als

S=dUG

dlog10ID= ln10

dUG

dlnID(2.23)

definiert und gibt den Wert der Spannung an, die benötigt wird, um den Unterschwellen-strom um eine Dekade zu erhöhen. Die Bestimmung vonID mittels Gl. (2.22) ist jedochnicht trivial, da die Kanaltiefexc von der Gatespannung abhängt.

Im weiteren Verlauf der Arbeit wird für den Swing ein vereinfachter Ausdruck aus derLiteratur verwendet [Sze81]. Dieser ist gegeben durch

S= ln10kTq

(

CIS+CHL

CIS

)

(2.24)

und gilt für den Fall, dass

a≫ CHL

CIS(2.25)

mita≡

√2

ε0εHL

LDCIS= 2

εHLxIS

εISLD. (2.26)


2.1.3 Gateinduzierte Drainleckströme

In n-Kanal-MOS-Feldeffekttransistoren sind bei genügendhoher positiver Drain- und ne-gativer Gatespannung Leckströme zu beobachten, die über Drain und das Substrat fließen[Che87]. Aufgrund der Spannungen und der damit hohen Bandverbiegung an der Grenz-fläche vom n-dotierten Silicium zum Siliciumdioxid kommt esdort zu einem Tunneln vonElektronen vom Valenzband ins Leitungsband (siehe Abb. 2.5a). Durch dieses Band-zu-Band-Tunneln werden Elektron-Loch-Paare getrennt. Die sich nun im Leitungsband befind-lichen Elektronen fließen darauf hin über den Drainkontakt ab. Außerdem entsteht ein vonLöchern getragener Substratstrom (siehe Abb. 2.5b). Da diese Leckströme erst durch nega-

(a) Energie

n+

p

UG

UD

Igidl

(b) Ort

Abb. 2.5:Gateinduzierte Drainleckströme (GIDL)

tive Gatespannungen verursacht werden, bezeichnet man diese Ströme als GateInduzierteDrainLeckströme (GIDL). Der Literatur [Wan98] kann man fürden GIDL-StromIgidl dieBeziehung

Igidl = CG ·ES· exp

[

−E0

ES

]

(2.27)

entnehmen, wobeiES das Feld an der Silicium-Oxid-Grenzfläche bezeichnet und näherungs-weise als

ES∼= UDG−1,2V

εHLεIS

xIS(2.28)

gegeben ist [Cha87].UDG ist dabei die Spannungsdifferenz zwischen Drain- und Gatespan-nung. Der Wert 1,2 eV entspricht der minimalen Bandverbiegung, bei der Band-zu-Band-Tunneln in Silicium auftritt.CG ist ein experimentell zu bestimmender Wert undE0 ist ge-geben durch [Bou97]

E0 =

√

π2m∗E3g

8qh̄= 21,3 MV/cm. (2.29)


Unter Betriebsbedingungen werden Ladungen in das Oxid eingebracht. Diese Ladungen be-wirken eine Änderung des elektrischen Feldes an der Silicium-Siliciumdioxid-Grenzflächevon

∆ES =

xIS∫

0

xIS−xε0εHLxIS

dx≡ Qe f f

ε0εHL. (2.30)

Der Strom nach dem Einfang von OxidladungenI post−stressgidl ergibt sich damit zu

I post−stressgidl = CG ·(ES+∆ES) · exp

[

− E0

ES+∆ES

]

= (2.31)

= CG ·ES

(

1+∆ES

ES

)

· exp

[

−E0

ES

]

· exp

[

− E0

E2S∆ES

]

= (2.32)

∼= I pre−stressgidl · exp

[

− E0

E2S∆ES

]

, (2.33)

wobei I pre−stressgidl den gateinduzierten Drainleckstrom des frischen Bauelements bezeichnet.

Die effektive eingefangene LadungQe f f lässt sich somit sehr leicht über

Qe f f =ε0εHLE2

S

E0ln

[

I post−stressgidl

I pre−stressgidl

]

(2.34)

bestimmen. Da das Band-zu-Band-Tunneln im n-dotierten Gebiet auftritt und die Bandver-biegung durch die Gatespannung verursacht wird, ist der GIDL-Effekt ausschließlich sensi-tiv auf den Überlappungsbereich von Drain und Gate. Durch die exponentielle Abhängigkeitdes gateinduzierten Drainleckstroms vom elektrischen Feld an der Silicium-Siliciumdioxid-Grenzfläche und damit der Gatespannung ist dieser zudem sehrsensitiv auf kleinste Ände-rungen der Isolatorladung im Gate-zu-Drain-Überlappungsbereich.

2.2 Ladungsbasierte, nichtflüchtige Halbleiterspeicher 15

2.2 Ladungsbasierte, nichtflüchtige Halbleiterspeicher

2.2.1 Funktionsprinzip ladungsbasierter, nichtflüchtiger Halbleiterspeicher

Ladungsbasierte, nichtflüchtige Halbleiterspeicher basieren auf dem Prinzip des Metall-Oxid-Silicium-Feldeffekttransistors (MOSFET). Das Gateoxid wird durch einen Schicht-stapel aus Siliciumdioxid, genannt Tunneloxid (TOx), einer Speicherschicht, zum Beispieleiner potentialfreien Elektrode (FG: engl.floating gate) aus Polysilicium, wie sie in heuteüblichen Speicherzellen verwendet wird, sowie einer weiteren Schicht aus Siliciumdioxid,dem Blockoxid (BOx) oder auch Steueroxid, ersetzt (siehe Abb. 2.6). Aufgrund der Potenti-

Substrat (p)

Elektronen

TunneloxidPotentialfreie Elektrode

Blockoxid

Gateelektrode


Abb. 2.6:Aufbau einer ladungsbasierten, nichtflüchtigen Speicherzelle mit potentialfreierElektrode

albarrieren für Elektronen von der potentialfreien Elektrode zum Tunnel- und Blockoxid ent-steht ein Potentialtopf für diese Ladungsträger. Durch gezieltes Einbringen von elektrischenLadungen in die Speicherschicht bleiben diese im Potentialtopf gefangen und verändern da-mit das Verhalten des Bauelements (siehe Abb. 2.7a). In Abb.2.7b ist das Ersatzschaltbildfür eine Speicherzelle mit potentialfreier Elektrode gezeigt. Die Speicherzelle lässt sich mit-tels der vier Kapazitäten der potentialfreien Elektrode zuGate, Source, Drain und Substratdarstellen. Diese Kapazitäten sind alsCG, CS, CD undCSub bezeichnet. Das Potential derSpeicherelektrodeφFG berechnet sich dabei aus

φFG =CG

CTφG +

CS

CTφS+

CD

CTφD +

CSub

CTφSub+

QFG

CT, (2.35)


Si SiO2 Si SiO2 Si(a) Potentialtopf

Gate

Source DrainSubstrat

CG

CS CDCB

FG

(b) Ersatzschaltbild

Abb. 2.7:Potentialtopf des Speicherstapels und Ersatzschaltbild einer ladungsbasierten,nichtflüchtigen Speicherzelle mit potentialfreier Elektrode

wobeiφG, φS, φD undφSub die Potentiale an Gate, Source, Drain und Substrat bezeichnen,währendQFG die Ladung auf der potentialfreien Elektrode undCT die Gesamtkapazität,gegeben durch

CT = CG +CS+CD +CB, (2.36)

angeben [Cap99]. Aus Gl. (2.35) ist ersichtlich, dass das Potential der Speicherelektrodenicht nur vom Potential an der Gateelektrode und damit von der Gatespannung abhängt,sondern auch von den Potentialen an Source, Drain und Substrat. Werden Source und Sub-strat auf Masse gelegt und bezieht man alle Potentiale auf das Sourcepotential, so lässt sichGl. (2.35) umschreiben in

UFS =CG

CTUGS+

CD

CTUDS+

QFG

CT, (2.37)

wobeiUFS die Potentialdifferenz zwischen Speicherelektrode und Source angibt. Entspre-chend bezeichnenUGSundUDSdie Potentialdifferenz zwischen Gate beziehungsweise Drainund Source. Durch die Einführung des sogenannten KoppelfaktorsαC

αC =CG

CT(2.38)

und einer der Variablenf

f =CD

CT(2.39)

lässt sich Gl. (2.37) umformen zu

UFS = αC

(

UGS+ fUDS+QFG

CG

)

. (2.40)

Die Charakteristik der Speicherzelle wird von der EinsatzspannungUTh,FS und dem ent-sprechenden PotentialφTh,FS bestimmt, welches an der potentialfreien Elektrode angelegt


werden muss, damit sich die Inversion an der Siliciumoberfläche ausbildet. Da man diepotentialfreie Elektrode nicht direkt beeinflussen kann, muss man eine entsprechende Gate-spannungUTh anlegen, die zu oben erwähntem PotentialφTh,FS führt. Diese Gatespannunglässt sich aus Gl. (2.37) berechnen und ergibt

UTh =1

αCUTh,FS−

QFG

CG. (2.41)

DaUTh,FS nur von der Bauelementetechnologie und eventuell eingefangenen Oxidladungenabhängt, variiert die EinsatzspannungUTh mit der Ladung auf der potentialfreien Elektro-de. Durch gezieltes Einbringen von Ladungen auf die potentialfreie Elektrode können sobestimmte Einsatzspannungswerte verschiedenen Zuständen eines Bits zugeordnet werden.Bei sogenannten Einzellevel-Speicherzellen (SLC: engl.Single Level Cell), wie in Abb. 2.8adargestellt, kann der Zustand eines Bits durch zwei Einsatzspannungswerte festgelegt wer-den.U0

Th bezeichnet hierbei die Einsatzspannung ohne Ladungen auf der potentialfreienElektrode und somit den Zustand0. Folglich repräsentiert eine höhere Einsatzspannung miteinem Wert größerU1

Th den Zustand1. Die Werte der beiden Einsatzspannungen unterschei-den sich dabei um|Q/CG|. Durch Injektion beziehungsweise Emission von Ladungsträgernin die Speicherschicht beziehungsweise aus ihr heraus kannman zwischen diesen beidenZuständen wechseln.

Um die Speicherdichte pro Fläche zu erhöhen, werden nun zusätzliche Einsatzspannungs-werte definiert und diese den Zuständen mehrerer Bits zugeordnet. Abb. 2.8b zeigt das Bei-spiel einer sogenannten Multilevel-Speicherzelle (MLC: engl. Multi Level Cell) mit zweiBits [Lee02]. Hier wurden vier Niveaus definiert, die äquidistant um eine Einsatzspannungs-differenz∆UTh verschoben sind. Der entsprechende Zustand für eine Einsatzspannung vonU00

Th ist nun00. Entsprechendes gilt für die drei anderen Einsatzspannungen,U01Th entspricht

dem Zustand01, U10Th dem Zustand10undU11

Th dem Zustand11. Es lassen sich so also zweiBits in einer Zelle speichern. Bei dieser Betriebsart muss jedoch darauf geachtet werden,dass die gewünschten Einsatzspannungen sehr genau eingestellt werden, um eine eindeu-tige Zuordnung zu garantieren. Dies lässt sich in der praktischen Umsetzung aufgrund dergeringen Toleranz nur auf Kosten der Schreib-, Lösch- und Lesegeschwindigkeit erreichen.

2.2.2 Grundlegende Programmier- und Löschmechanismen

Um eine gewünschte Ladungsmenge in die Speicherschicht zu injizieren, beziehungsweiseaus ihr heraus zu emittieren, kann man sich verschiedene Mechanismen zu Nutze machen.Diese Mechanismen werden im Folgenden entweder anhand einer Metall-Siliciumdioxid-Silicium-Struktur (MOS) oder einer Metall-Siliciumnitrid-Siliciumdioxid-Silicium-Struktur(MNOS) erläutert.

2.2.2.1 Fowler-Nordheim-Tunneln

Einer der wichtigsten Injektionsmechanismen ist das sogenannte Fowler-Nordheim-Tunneln,welches ein feldunterstützter Elektronen-Tunnelnmechanismus ist und bereits 1928 von


10

Gatespannung

Dra

inst

rom

U1THU0

TH

(a) Einzellevel-Modus (SLC)

11011000

Gatespannung

Dra

inst

rom

U11THU10

THU01THU00

TH

(b) Multilevel-Modus (MLC)

Abb. 2.8:Definition von Einsatzspannungsniveaus zur Representation eines beziehungswei-se zweier Bits

Fowler und Nordheim nachgewiesen wurde [Fow28]. Dieser tritt auf, wenn hohe Spannun-gen am Speicherstapel anliegen. Elektronen sehen aufgrunddes starken elektrischen Feldeseine dreiecksförmige Energiebarriere, wobei die Breite abhängig vom angelegte Feld ist. DieHöhe der Barriere ist abhängig vom gewählten Elektrodenmaterial, falls Elektronen aus derElektrode tunneln, und der Bandstruktur von Siliciumdioxid. Bei genügend hohen Feldernwird die Breite der Barriere dünn genug, so dass Elektronen vom Leitungsband des Poly-siliciums durch die Barriere ins Leitungsband des Siliciumdioxids tunneln können (sieheAbb. 2.9a). Die Fowler-Nordheim-Stromdichte ist dabei gegeben durch

JFN = αE2Oxexp[−EC/EOx], (2.42)

mit

α =q3

8πhφeSi/Ox

me

m∗e,Ox

(2.43)

und

EC = 4√

2m∗e,Ox

φeSi/Ox

3/2

3h̄q, (2.44)

wobei h̄ das reduzierte Planksche Wirkungsquantum,EOx die Feldstärke im Siliciumdioxidund damit an der Injektionsgrenzfläche,φe

Si/Ox die Barrierenhöhe für Elektronen von Sili-cium zu Siliciumdioxid undm∗

e,Ox die effektive Masse eines Elektrons in der Bandlückevon Siliciumdioxid (m∗

e,Ox = 0,42me) bezeichnet [Bro98]. Gl. (2.42) ist dabei die einfachs-te Form der Fowler-Nordheim-Tunnelstromdichte, jedoch für die Beschreibung von nicht-flüchtigen Halbleiterspeichern absolut ausreichend. Ein vollständiger Ausdruck würde nochden Einfluss der Temperatur sowie die Barrierenerniedrigung aufgrund des Schottky Effekts


berücksichtigen [Sze81]. Die Injektionsfeldstärke ergibt sich aus

EOx =UG−UFB

xOx, (2.45)

wobeiUG die angelegte Spannung,UFB die Flachbandspannung undxOx die Dicke des Oxidsbezeichnen [Bro98].

(a) Fowler-Nordheim-Tunneln

(b) Direktes Tunneln (c) Modifiziertes Fowler-Nordheim-Tunneln

(d) Heiße Elektronen

Abb. 2.9:Die grundlegenden Injektionsmechanismen

2.2.2.2 Direktes Tunneln und modifiziertes Fowler-Nordheim-Tunneln

Bei Strukturen mit sehr dünnen Oxiden kann der Injektionsstrom durch direktes Tunnelnerfolgen, wie dies in Abb. 2.9b dargestellt ist. Bei MNOS-Strukturen, in denen zusätz-lich zum Oxid eine Siliciumnitridschicht aufgebracht ist,kann bei niedrigen Feldern dieInjektion noch durch sogenanntes modifiziertes Fowler-Nordheim-Tunneln getragen wer-den. Dieser Injektionsmechanismus setzt sich aus direktemTunneln der Elektronen durchdie Oxidschicht an die Grenzfläche zum Nitrid und anschließendem Fowler-Nordheim-Tunneln durch eine erniedrigte Barriere ins Leitungsband des Siliciumnitrids zusammen(siehe Abb. 2.9c). Diese Stromdichte für modifiziertes Fowler-Nordheim-Tunneln erhältman aus

JMFN = CFNE2OxPOxPNi, (2.46)

wobeiCFN eine Konstante analog zuα aus Gl. (2.42),POx undPNi die Tunnelwahrschein-lichkeiten durch das Oxid beziehungsweise das Nitrid undEOx das elektrische Feld im Oxidbezeichnen [Bro98]. Die Tunnelwahrscheinlichkeiten sindgegeben durch

POx = exp

− 43h̄

√

2qm∗e,Ox

[

φeSi/Ox

3/2− (φeSi/Ox−EOxxOx)

3/2]

EOx

(2.47)

und

PNi = exp

{

− 43h̄

√

2qm∗e,Ni

(φeSi/Ox−φe

Ni/Ox−EOxxOx)3/2

ENi

}

, (2.48)


wobeiENi das elektrische Feld im Nitrid,m∗e,Ox undm∗

e,Ni die effektiven Elektronenmassenim Oxid beziehungsweise Nitrid undφe

Ni/Ox die Barrierenhöhe für Elektronen von Silici-umnitrid zu Siliciumdioxid bezeichnen [Bro98]. Negative Werte innerhalb der Wurzeltermemüssen durch null ersetzt werden. Daher tritt für

(φSi/Ox−φNi/Ox−EOxxOx) < 0 (2.49)

ausschließlich direktes Tunneln durch die Oxidbarriere auf, da

PNi = 1 (2.50)

gilt. Des Weiteren reduziert sich Gl. (2.47) für

(φSi/Ox−EOxxOx) < 0 (2.51)

zum bekannten Ausdruck für Fowler-Nordheim-Tunneln aus Gl. (2.42). Die elektrischeFeldstärke im Oxid lässt sich analog zu Gl. (2.45) und unter Berücksichtigung der unter-schiedlichen Dielektrizitätskonstante von Siliciumnitrid εNi und SiliciumdioxidεOx berech-nen, und ergibt sich zu

EOx =UG−UFB

xOx+ εOxεNi

xNi. (2.52)

2.2.2.3 Injektion heißer Ladungsträger

In kurzen n-Kanal-MOS-Feldeffekttransistoren werden Elektronen aufgrund des hohen elek-trischen Feldes nahe dem Drain auf sehr hohe Energien beschleunigt [Cot79]. Diese Ener-gien lassen sich mit einer korrespondierenden Temperatur der Elektronen beschreiben. DieTemperaturverteilung von Elektronen in einem n-Kanal-MOSFET bei genügend hoher Gate-und Drainspannung ist in Abb. 2.10 gezeigt [Hof85]. Deutlich zu erkennen ist dabei die sehrhohe effektive Temperatur nahe dem Drain. Diese reicht aus,dass Elektronen dieser Energieüber die Oxidbarriere hinweg in die Speicherschicht gelangen können (siehe Abb. 2.9d).Aufgrund der hohen Energie beziehungsweise der hohen Temperatur der Ladungsträgerwerden diese als heiße Kanalelektronen bezeichnet.

2.2.3 Haftstellenbasierte, nichtflüchtige Halbleiterspeicher

Durch die stete Skalierung der Floating-Gate-Speicherzellen entstehen diverse Probleme.Aufgrund der sehr dünnen Oxide können sich leicht Leckpfadeim Tunneloxid ausbilden.Über diesen Leckpfad verliert die Speicherzelle ihre gesamte Speicherladung und ist damitunbrauchbar. Ein weiteres Problem ist die Abnahme des Koppelfaktors, dadurch fällt einGroßteil der angelegten Gatespannung zwischen Gate und derpotentialfreien Elektrode undnur noch ein sehr geringer Anteil zwischen der potentialfreien Elektrode und dem Substratab. Daher müssen höhere Spannungen angelegt werden, um das Kanalgebiet in Inversionzu bringen. Beide Probleme lassen sich durch einen Austausch der potentialfreien Elektro-de durch ein Speicherdielektrikum beheben, welches die injizierten Ladungen in ortsfesten


Abb. 2.10:Effektive Elektronentemperatur-Verteilung in einem n-Kanal MOSFET [Hof85]

Haftstellen speichert. Sollte sich nun an einer Stelle des Speicherstapels ein Leckpfad aus-bilden, so gehen nur Ladungen verloren, die sich in Reichweite dieses Leckpfades befinden.Ladungen, die in Haftstellen sitzen, die außerhalb dieser Reichweite liegen, verbleiben inder Speicherschicht, da sie sich nicht frei in ihr bewegen können. Dadurch ist die Funk-tion der Speicherzelle weiterhin gewährleistet und die Haltbarkeit wird erhöht. Auch derSpannungsabfall über dem Gatestapel lässt dich durch die Verwendung eines Dielektrikumsin den Griff bekommen, da die Spannung abhängig von den Dielektrizitätskonstanten überdem gesamten Stapel abfällt, und somit die Wirkung bei niedrigen Spannungen auf Siliciu-moberfläche deutlich stärker ist als bei Speicherzellen mitpotentialfreier Elektrode.

2.2.3.1 Funktionsprinzip haftstellenbasierter Halbleiterspeicher

Da die Speicherladungen in der Speicherschicht ortsfest eingefangen werden, kann bei haft-stellenbasierten Halbleiterspeichern nicht auf das Modell der Speicherzellen mit potenti-alfreier Elektrode zurückgegriffen werden. Die Wirkung der Speicherladungen lässt sichaber wie die IsolatorladungQIS eines MOSFETs behandeln. Aus Gl. (2.7) ergibt sich die inAbb. 2.8a dargestellte Einsatzspannungsverschiebung von

∆UTh =

xIS∫

0

1ε0ε(x)

xρOT(x)dx. (2.53)

Nimmt man als Beispiel an, dass die gesamte FlächenladungQ homogen über die Spei-cherschicht verteilt ist, sowie dass keine Ladungen in Tunnel- und Blockoxid eingefangen


wurden, so ergibt sich aus Gl. (2.53) folgender Ausdruck

∆UTh =

xBOx+xML∫

xBOx

1ε0εML

xQ

xMLdx (2.54)

=Q

ε0εML

1xML

xBOx+xML∫

xBOx

xdx (2.55)

=Q

ε0εML

1xML

(xBOx+xML)2−x2BOx

2(2.56)

=Q

ε0εML

(

xBOx+xML

2

)

(2.57)

≡ Qε0εML

xT , (2.58)

wobeixML die Dicke undεML die Dielektrizitätskonstante der Speicherschicht,xBOx die Di-cke des Blockoxids undxTOx die Dicke des Tunneloxids bezeichnen. Man sieht, dass dieseVerteilung ein Ergebnis liefert, als wäre die gesamte Ladung in der Mitte der Speicher-schicht, also am Ort

xT = xBOx+xML

2(2.59)

lokalisiert. Es können also verschiedene vertikale Ladungsverteilungen zur gleichen Ein-satzspannungsverschiebung führen. Bemerkenswert ist dabei, dass die Verschiebung derEinsatzspannung unabhängig von der Dicke des Tunneloxids ist.

Ein bevorzugtes Material für haftstellenbasierten Halbleiterspeicher ist Siliciumnitrid,auf dessen Eigenschaften in den folgenden Abschnitten eingegangen wird. Der Stapel ausSiliciumdioxid-Siliciumnitrid-Siliciumdioxidwird auch als ONO-Stapel bezeichnet und wur-de in der Vergangenheit eingehend untersucht [Spi89].

2.2.3.2 Haftstellen in Siliciumnitrid

Um Mechanismen beschreiben zu können, die einen Ladungsverlust beziehungsweise ei-ne Umverteilung von Ladungen hervorrufen, ist es nötig, dieArt und Eigenschaften vonHaftstellen in Siliciumnitrid zu kennen und davon geeignete Modelle abzuleiten. Die do-minanten und am häufigsten in der Literatur erwähnten Ladungsträgerhaftstellen in Sili-ciumnitrid sind Silicium-Silicium-Bindungen, wobei diese in verschiedenen Konfiguratio-nen (Bindungslängen und -winkeln) vorliegen können.Sie treten vor allem an den Grenz-flächen der amorphen Siliciumnitridmatrix zu Siliciumclustern im Nitrid auf und besit-zen überwiegend flache Störstellenniveaus [Kam90]. Die favorisierte Erklärung für energe-tisch tiefere Haftstellen sind Silicium-Wasserstoff-Komplexe. Es wird eine Vielzahl weiterermöglicher Defekte in Siliciumnitrid beschrieben, die ebenfalls Ladungen einfangen kön-nen. Die verschiedenen Arten, in die diese unterteilt werden können sind paramagnetischeDefekte (z.B. Silicium-Dangling-Bonds), diamagnetischeDefekte (z.B. Silicium-Silicium-Bindungen), neutrale Defekte (z.B. SiOH-Gruppen), geladene Defekte (z.B. Elektronen-


fehlstellen), intrinsische (z.B. Stickstoff-Stickstoff-Bindung) und extrinsische Defekte (z.B.Silicium-Wasserstoff-Komplexe) [Gri98][Rob81].

Morphologie von Defekten in Siliciumnitrid

Haftstellen an Grenzflächen kleiner Siliciumcluster zu amorphem SiliciumnitridMögliche Konfigurationen der Zustände an der Grenzfläche kleiner Siliciumcluster zu amor-phem Siliciumnitrid sind in Abb. 2.11 schematisch wiedergegeben. Hierbei handelt es sichum die sogenannten Grundzustände, die sowohl Elektronen einfangen als auch emittierenkönnen („Löchereinfang“). Dies sind im Einzelnen kovalente Silicium-Silicium-Bindungen(siehe Abb. 2.11a), wobei diese, sobald einmal aufgebrochen, im Material nicht wiederher-stellbar sind. Statt dessen befinden sich an der Stelle der ehemaligen Bindung sogenannte„Dangling-Bonds“ (offene Bindungen, Abb. 2.11b), welche mit einer gewissen Wahrschein-lichkeit in positiv geladene Si+- oder negativ geladene Si--Zustände (siehe Abb. 2.11c) über-gehen können. Wegen der unterschiedlichen Elektronegativitäten von Silicium und Stick-stoff lagern sich die beiden Bindungselektronen eher auf der Siliciumnitrid-Seite der auf-gebrochenen Bindung an. Der in Abb. 2.11c dargestellte Zustand ist dabei stabiler als der„Dangling-Bond“-Zustand in Abb. 2.11b.

Si

Si

Si

Si

NN Si

N

e-

e-

(a) Kovalente Si-Si-Bindung

Si

Si

Si

Si

NN Si

N

e-

e-

[Siliciumcluster]

[Amorphes Siliciumnitrid]

(b) 2 Si-Dangling Bonds(Si0-Zustand)

Si

Si

Si

Si

NN Si

N

e- e-

(c) Si+ - und Si--Zustände

Abb. 2.11:Grundzustände der Haftstellen an der Grenzfläche eines Siliciumclusters zuamorphem Siliciumnitrid [Kam90]

Haftstellen an Silicium-Wasserstoff-KomplexenDie dominierende Ursache für energetisch tiefe Haftstellen in Siliciumnitrid sind nach heu-tigen Erkenntnissen Silicium-Wasserstoff-Komplexe [Nai04][Lin02]. Für eine genauere Be-schreibung dieses Defektes und die Funktion als Haftstellesei auf den folgenden Abschnittverwiesen.


Einfang- und Emissionsmechanismen beim Schreiben/Löschen von Haftstellen

Einfang in beziehungsweise Emission aus einem der GrundzuständeIm Folgenden wird gezeigt, wie sowohl Elektronen als auch Löcher in allen drei Grundzu-ständen aus Abb. 2.11 eingefangen werden können. Nach dem Einfang wird dabei jeweilselektrisch der gleiche Endzustand erreicht. Beim Einfang von Elektronen findet man eineKonfiguration mit drei Elektronen wieder, wobei diese aus einem „Dangling-Bond“ undeinem Si--Zustand besteht (siehe Abb. 2.12). Dieser Zustand wird hier als geschriebenerZustand bezeichnet. Beim Einfang von Löchern existieren letztlich nur noch ein Elektronals „Dangling-Bond“ und der unbesetzte Si+-Zustand (siehe Abb. 2.12b).

Si

Si

Si

Si

NN Si

N

e-

e-

Si

Si

Si

Si

NN Si

N

e-

e-Si

Si

Si

Si

NN Si

N

e- e-

e-

Si

Si

Si

Si

NN Si

N

e- e-

e-

(a) Einfang eines Elektrons

Si

Si

Si

Si

NN Si

N

e-

e-

Si

Si

Si

Si

NN Si

N

e-

e-Si

Si

Si

Si

NN Si

N

e- e-

h+

Si

Si

Si

Si

NN Si

N

e-

(b) Einfang eines Loches

Abb. 2.12:Einfang von positiven und negativen Ladungsträgern in einen der Grundzustän-de

Einfang und Emission zurück in den GrundzustandSowohl die Emission bereits eingefangener Elektronen aus,beziehungsweise der Einfangeines Loches in den geschriebenen Zustand (siehe Abb. 2.13a), als auch der Einfang vonElektronen in den gelöschten Zustand (siehe Abb. 2.13b) führen zurück zu den beidenGrundzuständen (siehe Abb. 2.11b und 2.11c), wobei letzterer aufgrund seiner energetischgünstigeren Lage bevorzugt eingenommen wird.

Einfang von Ladungsträgern in Silicium-Wasserstoff-KomplexenDie Erklärung für den Ladungseinfang in einem Silicium-Wasserstoff-Komplex ist eine po-sitive Raumladung zwischen je einem gebundenen Wasserstoff und einem Siliciumatom. DaWasserstoff nur ein Elektron besitzt und dieses sich im Bindungszwischenraum befindet,wirkt der positiv geladene Atomkern zusätzlich zum bereitsoben erwähnten Si+-Zustand


Si

Si

Si

Si

NN Si

N

e- e-

e-

Si

Si

Si

Si

NN Si

N

e-

e-

Si

Si

Si

Si

NN Si

N

e- e-

h+

(a) Einfang eines Lochs

Si

Si

Si

Si

NN Si

N

e-

Si

Si

Si

Si

NN Si

N

e-

e-

Si

Si

Si

Si

NN Si

N

e- e-

e-

(b) Einfang eines Elektrons

Abb. 2.13:Einfang von positiven und negativen Ladungsträgern in den programmierten be-ziehungsweise gelöschten Zustand

anziehend und somit als Haftstelle. Diese liegt aufgrund der zusätzlichen Kraft auf das Elek-tron energetisch tiefer als der Si+-Zustand alleine.

+Si SiHe-

e-

e-

Si-H-Bindung Si+-Zustand

Abb. 2.14:Einfang eines Elektrons in einen Silicium-Wasserstoff-Komplex


2.2.4 Speicherhaltezeit in haftstellenbasierten Halbleiterspeichern

Ein wichtiger Aspekt für die Modellierung des Langzeitverhaltens von ladungsbasierten,nichtflüchtigen Speicherzellen ist das Verständnis von Verlusten beziehungsweise Umver-teilungen gespeicherter Ladungen. Im Folgenden sind daherdie physikalischen Grundlagendes Ladungstransports sowie der Ladungsverlustmechanismen dargestellt.

2.2.4.1 Ladungsträgertransport in Siliciumnitrid

Ein grundlegender Mechanismus für einen allerdings nur scheinbaren Ladungsverlust istdie Wanderung der Ladungsträger innerhalb der Siliciumnitrid-Speicherschicht, wobei ein-gefangene Ladungen thermisch ins Leitungsband gehoben werden. Sie bewegen sich dannentweder frei (Diffusion) oder durch ein elektrisches Feldbeschleunigt (Drift), bis sie vonder nächsten Haftstelle eingefangen werden [Zou04]. Elektrische Felder in der Silicium-nitridschicht entstehen durch eine ans Gate angelegte Spannung beim Lesen, Schreibenund Löschen oder durch den gegenseitigen Einfluss eingefangener Ladungsträger (Raum-ladung). Je nach Orientierung des elektrischen Feldes und somit der Driftrichtung hat dieBewegung der Elektronen unterschiedliche Auswirkungen auf die elektrische Charakteris-tik der Zelle wie zum Beispiel die Übertragungskennlinien.Bewegen sich die Ladungsträgerzum Blockoxid hin, so wird die Wirkung auf die Verschiebung der Einsatzspannung gerin-ger, bei Bewegung in Richtung des Tunneloxids entsprechendgrößer. Außerdem erhöht sichdie Wahrscheinlichkeit, dass das Elektron wieder aus der Speicherschicht heraustunnelt,wenn es sich nahe dem Tunneloxid befindet. Für die Mechanismen des Ladungsverlustssei auf Abschnitt 2.2.4.2 verwiesen. Der Einfluss anderer eingefangener Ladungen bewirkt,dass die Ladungsträger sich lateral durch die Schicht bewegen, was zu einer Delokalisie-rung beziehungsweise Rekombination eingefangener Ladungsträger führt. In Abb. 2.15 istder Transport eines Elektrons von Haftstelle zu Haftstellegezeigt, wobei sich im ersten Fallnur der Aufenthaltsort des eingefangenen Elektrons ändert. Im zweiten Fall befindet sich dasElektron, nachdem es wieder eingefangen wurde, sowohl an einem anderen Ort, als auch ineiner anderen, energetisch tieferen Haftstelle.

2.2.4.2 Ladungsverlustmechanismen

Hauptsächlich findet der Ladungsverlust durch direktes Tunneln von eingefangenen Ladun-gen aus den Haftstellen durch das Tunneloxid in das Siliciumsubstrat statt. Dabei könnennahe dem Tunneloxid lokalisierte Ladungen wesentlich schneller die Speicherschicht ver-lassen als solche, die in einigem Abstand von der Tunneloxid-Siliciumnitrid-Grenzflächelokalisiert sind [Wan05]. Durch thermische Anregung werden Ladungsträger aus den Haft-stellen gehoben und können so an die Grenzfläche zum Tunneloxid gelangen, von wo aussie in das Substrat tunneln [Aoz99]. In Abb. 2.16 sind die wichtigsten Ladungsverlustme-chanismen in SONOS-Strukturen gezeigt [Wan05]. Dabei handelt es sich im Wesentlichenum

• Tunneln aus einer Haftstelle im Siliciumnitrid in das Leitungsband des Siliciumsub-strats (TB: engl.Trap-to-Band tunneling)


Si

Si

Si

Si

NN Si

N

e- e-

Si

Si

Si

Si

NN Si

N

e- e-

Si

Si

Si

Si

NN Si

N

e-

e-

EC

EV

ET,1ET,2

Abb. 2.15:Ladungsträgertransport kann sowohl eine Änderung der räumlichen als auchder energetischen Lage zur Folge haben.

TT

TE

TB

PF

BT

qφeNi/Ox

qφhNi/Ox

qφeSi/Ox

qφhSi/OxxBOx xNi xTOx

x

Poly-Silicium Blockoxid Nitrid

Tunnel-oxid

Silicium-Substrat

Abb. 2.16:Die dominierenden Ladungsverlustmechanismen in SONOS-Strukturen [Wan05]


• Thermische Anregung aus einer Haftstelle in das Leitungsband des Siliciumnitrids(TE: engl.Thermal Excitation)

• Tunneln aus einer Haftstelle im Siliciumnitrid in eine Grenzflächenhaftstelle an derGrenzfläche des Siliciumsubstrats zum Tunneloxid (TT: engl. Trap-to-Trap tunneling)

• Tunneln von Löchern aus dem Valenzband des Siliciumsubstrats in eine Haftstelle imSiliciumnitrid (BT: engl.Band-to-Trap tunneling)

• Poole-Frenkel Emission im Siliciumnitrid (PF)

Für die weitere Betrachtung werden im Folgenden nur die ersten beiden genannten Mecha-nismen herangezogen. Die restlichen Tunnelmechanismen lassen sich durch Modifikationder Modellparameter in den Haftstelle-zu-Band-Tunnelmechanismus einbeziehen [Wan05].Für den Haftstelle-zu-Band-Tunnelmechanismus (TB) und die thermische Anregung (TE)werden die Zeitkonstanten

τTB(x,φT) = τTB,0exp(αeOxxTOx)exp(αe

Nix) (2.60)

und

τTE(T,φT) = (AT2)−1exp

(

qφT

kT

)

= τ∗TE exp

(

qφT

kT

)

(2.61)

eingeführt. Diese beschreiben die mittleren Zeitdauern nach der eine Ladung an der Stellex in einer Haftstelle der energetischen LageφT und bei einer TemperaturT die Speicher-schicht mittels Haftstelle-zu-Band-Tunneln beziehungsweise thermischer Emission verlas-sen hat. Die Konstantenαe

Ox, αeNi und A, die sich aus physikalischen Parametern der ver-

wendeten Materialien zusammensetzen, sind wie folgt definiert [Yan00]:

αeOx(φT) =

2h̄

√

2m∗e,Oxq(φe

Ni/Ox+φT) (2.62)

αeNi(φT) =

2h̄

√

2m∗e,NiqφT (2.63)

A = 2σn

√

3km∗

e,Ni

(

2πm∗e,Nik

h2

)3/2

(2.64)

Dabei bezeichnenm∗e,Ox und m∗

e,Ni die effektiven Elektronenmassen in Siliciumdioxid be-ziehungsweise Siliciumnitrid,φe

Ni/Ox die Barrierenhöhe für Elektronen von Siliciumnitridzu Siliciumdioxid,h das Planksche Wirkungsquantum undσn den Einfangsquerschnitt nachder Schockley-Read-Hall (SRH) Theorie.

Die Abhängigkeiten der Zeitkonstanten von Parametern wie Tunneloxiddicke, Haftstel-lenenergie und Temperatur sind in Abb. 2.17 gezeigt. Weiterwird eine Besetzungsfunktionf eingeführt, die folgender Differentialgleichung folgt [Wan05]:

d fdt

= − fτTB

− fτTE

. (2.65)


φT = 1,8 eV,xTOx = 1,5 nmφT = 1,0 eV,xTOx = 1,5 nmφT = 1,8 eV,xTOx = 2,0 nmφT = 1,0 eV,xTOx = 2,0 nmφT = 1,8 eV,xTOx = 3,0 nmφT = 1,0 eV,xTOx = 3,0 nm

Tunneldistanz im Nitrid (nm)

TB

-Zei

tkon

stan

te(s

)

6543210

1030

1025

1020

1015

1010

105

100

10-5

10-10

(a) Haftstelle-zu-Band-Tunneln

T = 450◦CT = 400◦CT = 350◦CT = 300◦C

Haftstellenenergie (eV)

TE

-Zei

tkon

stan

te(s

)

2,01,81,61,41,21,00,8

1025

1020

1015

1010

105

100

10-5

(b) Thermische Anregung

Abb. 2.17:Zeitkonstanten des Ladungsverlustes für verschiedene Werte von Tunneloxiddi-cke, Haftstellenenergie und Temperatur


Für diese Gleichung ergibt sich die Lösung

f (x,φT , t) = exp

[

−(

1τTB

+1

τTE

)

·t

]

. (2.66)

Die Funktion f (x,φT , t) gibt an, mit welcher Wahrscheinlichkeit eine Haftstelle aneinembestimmten Ort, mit einer bestimmten energetischen Lage und nach einer gewissen Zeitnoch von einem Elektron besetzt ist oder nicht. Dabei wird davon ausgegangen, dass zumZeitpunktt = 0 alle Haftstellen besetzt sind. Aufgrund dieses Ladungsverlustes lässt sichdie Änderung der Einsatzspannung durch Erweiterung von Gl.(2.53) um eine Integrationüber die Bandlücke folgendermaßen ausdrücken

∆UTh(t) = q

Eg,Niq

∫

0

xNi∫

0

D(x)g(φT) f (x,φT , t)dxdφT , (2.67)

mitD(x) =

xNi −xε0εNi

+xTOx

ε0εOx, (2.68)

wobei q die Elementarladung,Eg,Ni die Bandlücke von Siliciumnitrid,xNi die Dicke derSiliciumnitridschicht undg(φT) die Energieverteilung der Haftstellen beschreiben. Die Be-setzungsfunktionf lässt sich in zwei Einzelfunktionen der beiden Ladungsverlustmecha-nismen zerlegen. Der Anteil der thermischen Anregung und deren Abhängigkeit von Tem-peratur und Zeit sind in Abb. 2.18 gezeigt. Abb. 2.18a zeigt die zeitlich Entwicklung der

t


f

1,81,61,41,21,00,80,6

1

0

(a) T = 25◦C

t


f

1,81,61,41,21,00,80,6

1

0

(b) T = 85◦C

t


f

1,81,61,41,21,00,80,6

1

0

(c) T = 180◦C

Abb. 2.18:Anteil der thermischen Anregung an der Besetzungsfunktionbei unterschiedli-chen Temperaturen zu den Zeitpunkten 1 s, 10 s, 102 s, 103 s und 104 s

Besetzungsfunktion bei Raumtemperatur. Hierzu ist die Funktion zu Zeitpunkten von einerbis 104 Sekunden aufgetragen. Man erkennt, dass nach einer Sekundenur noch Haftstellenbesetzt sind, die tiefer als 0,7 eV unterhalb der Leitungsbandkante liegen. Mit zunehmen-der Zeit, dringt der entleerte Bereich, pro Größenordnung in der Zeitspanne, äquidistant indie Bandlücke ein, so dass nach 104 Sekunden Haftstellen bis etwa 0,95 eV unterhalb der


Leitungsbandkante entleert sind. Bei höheren Temperaturen dringt der entleerte Bereich beigleicher Zeitspanne tiefer in die Bandlücke ein. Man erkennt dies deutlich an Abb. 2.18bund Abb. 2.18c, die die Besetzung bei Temperaturen von 85◦C und 180◦C zeigen. Schonnach einer Sekunde ist der entleerte Bereich bei 85◦C bis 0,9 eV und bei 180◦C bis 1,1 eVunterhalb der Leitungsbandkante vorgedrungen. Nach 104 Sekunden sind die Haftstellen garbis 1,2 eV beziehungsweise 1,5 eV unterhalb der Leitungsbandkante entleert. Um den La-dungsverlust bei energetisch tiefer liegenden Haftstellezu untersuchen, muss man entspre-chend höhere Temperaturen wählen, um die Haftstellen in vertretbaren Zeitskalen entleerenzu können.

Die Abhängigkeiten des Anteils des Haftstelle-zu-Band-Tunnelns von Tunneloxiddicke,energetischer Lage der Haftstelle und der Zeit sind in Abb. 2.19 dargestellt. Abb. 2.19a zeigt

xTOx

Speichertiefe (nm)

f

6543210

1

0

(a) φT = 1,0 eV, t= 1000 s

φT

Speichertiefe (nm)

f

6543210

1

0

(b) xTOx = 2,0 nm, t= 1000 s

t

Speichertiefe (nm)

f

6543210

1

0

(c) xTOx = 2,0 nm,φT = 1,0 eV

Abb. 2.19:Anteil des Tunnelns aus einer Haftstelle ins Leitungsband des Siliciums an derBesetzungsfunktion bei einer energetischen Lage von 1,0 eVunterhalb der Lei-tungsbandkante des Siliciumnitrids bei Tunneloxiddickenvon 1,5 nm, 2,0 nm und3,0 nm (a) sowie bei einer Tunneloxiddicke von 2,0 nm bei Haftstellenenergienvon 1,0 eV, 1,3 eV und 1,8 eV nach 1000s (b) sowie der zeitlicheVerlauf (1 s,10 s, 102 s, 103 s, 104 s) bei einer Tunneloxiddicke von 2,0 nm und einer Haft-stellenenergie von 1,0 eV (c)

die Besetzung der Haftstellen nach 1000 s in Abhängigkeit ihrer Entfernung vom Tunnel-oxid. Diese Besetzung ist für Tunneloxiddicken von 1,5 nm, 2,0 nm und 3,0 nm dargestellt.Für sehr dünne Tunneloxide mit einer Dicke von 1,5 nm ist deutlich zu erkennen, dass La-dungen, die sich in Haftstellen in einer Entfernung von etwa4 nm vom Tunneloxid be-fanden, die Speicherschicht verlassen haben. Bedenkt man,dass übliche Speicherschichteneine Dicke von 6 nm bis 10 nm aufweisen, ist dies ein sehr signifikanter Ladungsverlust.Durch die Erhöhung der Tunneloxiddicke kann man dieses Verhalten deutlich verbessern.So kann man den Bereich der Speicherschicht, den Ladungen durch das Haftstelle-zu-Band-Tunneln verlassen, deutlich reduzieren. Bei einer Tunneloxiddicke von 3 nm beträgt dieserBereich nur noch etwas mehr als 1 nm. Aber auch die energetische Lage hat einen star-ken Einfluss auf den Ladungsverlust über Haftstelle-zu-Band-Tunneln. Dieser Einfluss istin Abb. 2.19b dargestellt. Hier ist die Besetzung von Haftstellen bei verschiedenen energeti-schen Lagen von 1,0 eV, 1,3 eV und 1,8 eV unterhalb der Leitungsbandkante und wiederum


1000 s gezeigt. Die verwendete Tunneloxiddicke betrug hierbei 2,0 nm. Zu erkennen ist hierder geringere Ladungsverlust bei energetisch tiefer liegenden Haftstellen. Wie auch schonbei der thermischen Emission dringt der entleerte Bereich pro Größenordnung in der Zeitäquidistant in die Speicherschicht ein, wie dies in Abb. 2.19c für eine Haftstellenenergievon 1,0 eV und einer Tunneloxiddicke von 2,0 nm gezeigt ist. Die dargestellten Kurvenkennzeichnen die Zeitpunkte 1 s, 10 s, 102 s, 103 s und 104 s.

Nach Gl. (2.66) lassen sich die Besetzungen beider oben erläuterter Mechanismen kom-binieren, um das Zusammenspiel der jeweiligen Ladungsverluste zu untersuchen. Exempla-risch zeigt hierfür Abb. 2.20 den Besetzungszustand bei Raumtemperatur nach 1000 s inAbhängigkeit der energetischen Lage sowie des räumlichen Abstands zum Tunneloxid, fürwelches eine Dicke von 2,0 nm angenommen wurde. Deutlich zu erkennen ist einmal die

f

1

0,8

0,6

0,4

0,2

0

Speichertiefe (nm)

6543210Haftstellenenergie (eV)

2,01,5

1,00,5

Abb. 2.20:Kombinierte Besetzungsfunktion in Abhängigkeit von Speichertiefe und energe-tischer Lage der Haftstellen

Entleerung von der Grenzfläche der Speicherschicht zum Tunneloxid bis in die Speicher-schicht hinein, die stark von der energetischen Lage abhängt. Für energetisch tiefe Haft-stellen, die 2,0 eV unterhalb der Leitungsbandkante liegen, beträgt die Tiefe der Entleerungetwa 1,4 nm. Für flachere Haftstellen bei etwa 0,8 eV ist dieser Bereich bereits bis 2,8 nmtief in die Speicherschicht vorgedrungen. Das Energieniveau von 0,8 eV ist dabei die ener-getische Grenze, bis zu der die Haftstellen durch thermische Emission entleert wurden. An-hand Abb. 2.20 kann man also sehr schön erkennen, dass nach einer gewissen Zeit die nochbesetzten Haftstellen, sowohl energetisch tief als auch weit entfernt vom Tunneloxid liegen.


2.2.5 Speichern zweier Bits pro Speicherzelle

Um dem Bedarf an höheren Speicher- beziehungsweise Informationsdichten zu begegnen,wurden neue Ansätze gesucht, diese nicht nur durch die Skalierung der Bauelemente zuerhöhen. Außer den bereits erläuterten Multilevel-Flash-Speichern ist es durch die Verwen-dung von haftstellenbasierten, nichtflüchtigen Speichernmöglich, zwei physikalisch von-einander getrennte Bits zu speichern. Diese sogenannte NROM-Technologie wurde 2001von der Firma Saifun eingeführt [Eit00][Blo01]. Vom grundlegenden physikalischen Auf-bau her unterscheidet sich die Speicherzelle nicht von der oben beschriebenen SONOS-Speicherzelle. Der Unterschied besteht lediglich in der Modifikation der Programmier- undLöschbedingungen, sowie einem darauf ausgerichteten Lesevorgang. Durch diese im Fol-genden erläuterten Veränderungen wurde es möglich, in einer einzigen Speicherzelle zweiBits physikalisch voneinander getrennt zu speichern.

2.2.5.1 Programmieren

Anders als bei herkömmlichen SONOS-Speichern, die durch (modifiziertes) Fowler-Nord-heim-Tunneln programmiert werden, injiziert man in der NROM-Technologie heiße Ka-nalelektronen in die Siliciumnitridschicht. Dieser Vorgang findet bei geeignet gewähltenSpannungen nahe dem Draingebiet statt (vgl. Abschnitt 2.2.2). Da die Ladungsträger orts-fest in Haftstellen eingefangen werden, bildet sich eine lokalisierte Ladungsverteilung imSiliciumnitrid aus, wie dies schematisch in Abb. 2.21a dargestellt ist. Durch Vertauschen

Substrat

Gateelektrode

Source Drain

D-Bit

(a) Programmieren des D-Bits

Substrat

Gateelektrode

Source Drain

D-BitS-Bit

(b) Programmieren des S-Bits

Abb. 2.21:Speichern zweier physikalisch getrennter Ladungspakete in einer Speicherzellemittels der Injektion heißer Kanalelektronen

von Source und Drain werden an der Sourceseite heiße Kanalelektronen generiert. Durchden identischen Injektionsmechanismus wird nun ein zweites Ladungspaket nahe Sourceinjiziert, wie es in Abb. 2.21b gezeigt ist. Somit kann wahlweise der eine oder der ande-re Bereich beziehungsweise beide beschrieben werden, was der Speicherung von zwei Bitsgleichkommt.


2.2.5.2 Lesen

Um die Speicherzelle mit zwei physikalisch getrennten Bitsbetreiben zu können, ist esnotwendig diese Bits unabhängig voneinander auslesen zu können. Für das Auslesen desZustands wird die Einsatzspannung bei entsprechend hoher Drainspannung bestimmt. Mitder Erhöhung der Drainspannung dehnt sich die Drain-Substrat-Raumladungszone immerweiter in das Kanalgebiet aus. Dadurch wird der Effekt der gespeicherten Ladungen biszum Punkt des „Pinch-Off“ (vgl. Abschnitt 2.1.2.3) ausgeblendet. Durch geeignete Wahlder Drainspannung kann so der Einfluss der gesamten Ladung nahe dem Draingebiet auf dieEinsatzspannung unterdrückt werden. Die Bestimmung der Einsatzspannung ist in diesemFall ausschließlich empfindlich auf Ladungspakete, die im Bereich der Source gespeichertsind. Diese Spannungskonfiguration wird im Folgenden als Lesen des S-Bits oder auch alsBetrieb in Vorwärtsrichtung bezeichnet. Möchte man die Ladung nahe dem Draingebiet aus-lesen, so legt man eine entsprechend hohe Spannung an Sourcean. Dies führt dazu, dass nunder Einfluss der Ladungen nahe dem Sourcegebiet ausgeblendet wird. Dieser Lesevorgangwird analog zum vorherigen als Lesen des D-Bits oder Lesen inRückwärtsrichtung bezeich-net. Abb. 2.22 zeigt die Abhängigkeit der Einsatzspannung von der angelegten Drainspan-nung einer NROM-Speicherzelle bei den vier möglichen Ladungskonfigurationen. In der

D-BitS-Bit

Drainspannung

Ein

satz

span

nung

(a) Zustand 00

D-BitS-Bit

Drainspannung

Ein

satz

span

nung

(b) Zustand 01

D-BitS-Bit

Drainspannung

Ein

satz

span

nung

(c) Zustand 10

D-BitS-Bit

Drainspannung

Ein

satz

span

nung

(d) Zustand 11

Abb. 2.22:Verlauf der Einsatzspannung gegen die Drainspannung beim Lesen in Vorwärts-(S-Bit) und Rückwärtsrichtung (D-Bit)


Literatur ist häufig auch von einem Lesevorgang in Vorwärts-beziehungsweise Rückwärts-richtung die Rede. Jedoch sind hier die Bezeichnungen nichtkonsistent, so dass im weiterenVerlauf auf die Nomenklatur des Lesens von S-Bit als Vorwärtsrichtung und von D-Bit alsRückwärtsrichtung zurückgegriffen wird.

2.2.5.3 Löschen

Um die Speicherzelle im Zwei-Bit-Modus als Flash-Speicherzu nutzen, ist es nötig, die Zel-le auch wieder löschen zu können. Dies erfolgt durch die Injektion heißer Löcher [Lar04].Die Generation dieser Löcher erfolgt durch Band-zu-Band-Tunneln in den n-Gebieten derSpeicherzelle, so wie es bei gateinduzierten Drainleckströmen auftritt (vgl. Abschnitt 2.1.3).Dabei wird eine genügend hohe negative Gatespannung sowie eine ausreichend hohe positi-ve Drain- beziehungsweise Sourcespannung angelegt. Durchdas elektrische Feld zwischendem n-Gebiet und dem Substrat werden die Löcher beschleunigt und erhalten somit ge-nügend Energie um, unterstützt durch die hohe negative Gatespannung, die Oxidbarriereüberwinden zu können und anschließend in der Siliciumnitridschicht eingefangen zu wer-den. Dabei kann es sowohl zu einer Rekombination mit eingefangenen Elektronen als auchzu einem Einfang in einer Löcherhaftstelle kommen. Da dieser Vorgang sehr scharf amDrain-/Source-Substrat-Übergang stattfindet, wird auch nur die jeweilige Ladungsverteilungverändert. Somit lassen sich die beiden Bits separat löschen, wodurch sich schließlich proSpeicherzelle zwei Bits unabhängig voneinander speichern, lesen und löschen lassen. ImVergleich zu herkömmlichen Flash-Speichern mit einer potentialfreien Speicherelektrodeaus Polysilicium lässt sich mit diesem speziellen Betrieb der Speicherzelle eine Verdopp-lung der Speicherdichte erzielen, da jedes Bit wiederum in einer Multilevel-Konfigurationbetrieben werden kann, was letzten Endes vier mögliche Bitspro Speicherzelle bedeutet.

3 Experimentelle Vorgehensweise

Bei den im Rahmen der Promotion durchgeführten Arbeiten handelte es sich im Wesent-lichen um experimentelle Untersuchungen, die mit Bauelementesimulationen abgeglichenwurden. So konnte das Verhalten der Bauelemente und der physikalischen Vorgänge er-klärt werden. Im Folgenden wird zunächst die experimentelle Vorgehensweise dargelegt.Beginnend mit einer Vorstellung der verwendeten Proben wird anschließend der Messauf-bau erläutert. Dieser wurde speziell für die nachstehendenUntersuchungen entwickelt undstellt Möglichkeiten zur Verfügung, die in dieser Art und Weise kommerziell nicht erhältlichsind. Anschließend wird auf die verwendeten Verfahren zur Charakterisierung der Speicher-zellen und deren Zustände eingegangen. Abschließend wird noch eine Einführung in dieRealisierung der Bauelementesimulationen gegeben.

3.1 Beschreibung der verwendeten Proben

Bei den verwendeten Proben handelt es sich um Speicherzellen, die vor allem für die Spei-cherung von zwei physikalisch voneinander getrennten Bitshergestellt wurden und daherdurch heiße Kanalelektronen beschrieben und mittels heißer Löcher gelöscht werden kön-nen. Sie lassen sich jedoch auch auf konventionelle Weise betreiben, das heißt die Program-mierung und das Löschen erfolgt jeweils durch Fowler-Nordheim-Tunneln. Da im Rahmender Arbeit die Eigenschaften der Speicherzellen im Betriebuntersucht wurden und wenigerder Herstellungsprozess, wird letzterer im Folgenden reinschematisch beschrieben und istin Abb. 3.1 und Abb. 3.2 dargestellt.

Die verwendeten Bauelemente wurde auf p-Typ Siliciumsubstrat realisiert (Abb. 3.1a),auf welches zu Beginn der ONO-Stapel über die gesamte Siliciumscheibe aufgebracht wird(Abb. 3.1b). Das Tunneloxid entsteht hierbei durch thermische Oxidation der Siliciumober-fläche. Anschließend wird die Siliciumnitridschicht mittels eines Niederdruck-Gasphasen-abscheidungs-Verfahrens (LPCVD: engl.Low Pressure Chemical Vapor Deposition) abge-schieden. Die Oberfläche der Siliciumnitridschicht wird anschließend bei sehr hohen Tem-peraturen oxidiert und es bildet sich das Blockoxid aus. Anschließend wird eine Schicht ausPolysilicium abgeschieden (Abb. 3.1c), welche mittels Lithographie so strukturiert wird,dass lange Stege aus Polysilicium den ONO-Stapel bedecken (Abb. 3.1d und e). Diese Stegedienen als Maskierung um die Struktur auf den ONO-Stapel zu übertragen (3.1f). Anschlie-ßend wird in das Substrat in die entstandenen Zwischenräumen eine n-Dotierung implantiert(Abb. 3.2a). Diese dotierten Gebiete stellen später in der Speicherzelle Source und Drain darund werden im Speicherarray als „Bitline“ bezeichnet. Die Gräben werden anschließendmit einem isolierenden Material gefüllt (Abb. 3.2b) und diegesamte Siliciumscheibe miteiner zweiten ganzflächigen Polysiliciumschicht bedeckt (Abb. 3.2c). Diese wird analog zurersten Schicht aus Polysilicium senkrecht zu dieser strukturiert, wodurch das gewünschteArray entsteht (Abb. 3.2d und e). Auch hier wird diese Struktur mittels eines Trockenätz-

38 3 Experimentelle Vorgehensweise

(a) p-Substrat als Ausgangsmaterial (b) Aufbringen des ONO-Stapels

(c) Abscheidung einer Polysiliciumschicht (d) Aufbringen und Strukturierung des Photolacks

(e) Strukturierung der ersten Polysiliciumschicht (f) Strukturierung des ONO-Stapels

Abb. 3.1:Herstellungsprozess eines Speicherarrays bestehend aus haftstellenbasierten,nichtflüchtigen Speicherzellen (Erster Teil)

3.1 Beschreibung der verwendeten Proben 39

(a) n-Dotierung der Bitlines (b) Isolation der Stege

(c) Abscheidung der zweiten Polysiliciumschicht (d) Aufbringen und Strukturierung des Photolacks

(e) Strukturierung der zweiten Polysiliciumschicht (f) Strukturierung des ONO-Stapels

Abb. 3.2:Herstellungsprozess eines Speicherarrays bestehend aus haftstellenbasierten,nichtflüchtigen Speicherzellen (Zweiter Teil)


verfahrens auf die ONO-Stege übertragen, so dass Oxid-Nitrid-Oxid-Polysilicium-Säulenentstehen, die mittels Polysiliciumbahnen, den sogenannten „Wordlines“, senkrecht zu den„Bitlines“ verbunden sind (Abb. 3.2f). Abschließend werden die Zwischenräume wieder mitisolierendem Material gefüllt, wodurch die Strukturen elektrisch voneinander getrennt sind.Die Säulen stellen den Gatestapel der späteren Speicherzelle dar. Somit befinden sich dieKanalgebiete direkt unterhalb dieser Säulen. Um eine Speicherzelle anzusprechen, sind dieentsprechend benachbarten „Bitlines“ sowie die zugehörige „Wordline“ zu kontaktieren unddie jeweiligen Spannungen anzulegen. In den verwendeten Proben wurden die Kontakte ei-ner zentral im Speicherarray liegenden Speicherzelle nachaußen geführt, so dass sie überKontaktplättchen mit Hilfe von Messnadeln kontaktiert werden kann. Durch die umgeben-den Speicherzellen im Speicherarray wird eine realistische Umgebung geschaffen, die denenin kommerziellen Produkten sehr nahe kommt.

Um den Einfluss der Abmessungen der Bauelemente auf deren Verhalten zu untersuchen,befinden sich auf jedem Chip mehrere Speicherzellen mit unterschiedlichen Geometrien.In Abb. 3.3 ist exemplarisch die Aufnahme einer Speicherzelle mit 90 nm Gatelänge ge-zeigt, die mittels eines Transmissionselektronenmikroskop (TEM) aufgenommen wurde.Da vor allem auch die Dimensionen des ONO-Stapels großen Einfluss auf das Speicher-

(a) Speicherzelle in lateraler Richtung (b) Speicherzelle in vertikaler Richtung

Abb. 3.3:Die verwendeten Speicherzellen unter dem Transmissionselektronenmikroskop

haltevermögen haben, wie in Abschnitt 2.2.4.2 beschrieben, standen Speicherzellen mit un-terschiedlichen Dicken des Tunneloxids zur Verfügung. Dabei handelte es sich um Dickenvon 1,5 nm, 2,0 nm und 3,0 nm. Um den Einfluss des Überlappungsbereiches zwischen Ga-te und Drain beziehungsweise zwischen Gate und Source untersuchen zu können, wurdenProben verwendet, die im Laufe ihrer Prozessierung unterschiedlichen thermischen Bud-gets ausgesetzt waren. Die Unterschiede resultieren aus den verschiedenen Realisierungendes Seitenwandoxids. Durch ein geringeres thermisches Budget verringert sich die Reich-weite der Diffusion der vorher eingebrachten n-dotierten Gebiete. Dadurch wird auch dieDiffusion unter den Gatestapel verringert, und somit auch der Überlapp zwischen Gate undDrain beziehungsweise Source.

3.2 Messplatz zur Durchführung von Charakterisierungen und Zyklentests 41

3.2 Messplatz zur Durchführung von Charakterisierungen undSchreib-/Löschzyklen an ladungsbasierten, nichtflüchtigenHalbleiterspeicherzellen

Für die Untersuchungen an Speicherzellen ist ein Aufbau nötig, der sowohl die Möglichkeiteiner flexiblen Charakterisierung als auch einer hohen Geschwindigkeit der Schreib- undLöschzyklen bietet. Kommerziell sind jedoch nur Systeme verfügbar, die über die Charak-terisierungsmöglichkeiten (Parameter Analyzer) oder eine hohe Zyklenrate (DSP-Systeme)verfügen. Daher wurde im Rahmen der Arbeit ein Aufbau realisiert, der beide Eigenschaftenin sich vereint.

3.2.1 Geräte und Aufbau des Messplatzes

Für den Aufbau wurden die in Tabelle 3.1 gelisteten, kommerziell erhältlichen Systemekombiniert, mit denen bei geeigneter Verschaltung und Ansteuerung die gegebenen An-forderungen zu erfüllen sind. Als Hauptkomponente diente hierbei einKeithley 4200-SCSParameter Analyzer. Dieser verfügt über vier Einheiten, die als Spannungs- oder Strom-versorgung dienen können. Die Besonderheit dabei ist, dassdabei gleichzeitig die Strömebeziehungsweise die Spannungen gemessen werden können. Solch eine Einheit wird imFolgenden als SMU (engl.Source-Measure-Unit) bezeichnet. Der Vorteil dieses Systemsist der bereits integrierte Steuerrechner, über den ein interner Zugriff auf die Messeinheitenmöglich ist. Für die Erzeugung von kurzen Spannungsimpulsen wurde in den Parameter-Analyzer einKeithley 4200-PG2Doppelimpulsgenerator integriert. Die Verschaltung mitdem zu untersuchenden Bauelement erfolgte über eine Schaltmatrix. Hier wurde eineKeith-ley 7152Schaltkarte mit fünf Eingängen und vier Ausgängen in einemKeithley 7002Main-frame verwendet. Zur Kontaktierung der verwendeten Probenwurde auf einenSüss PA300Prober zurückgegriffen, mit dem es möglich ist Halbleiterscheiben mit einem Durchmesservon bis zu 300 mm zu bearbeiten. Als Ergänzung stand außerdemein Tektronix TDS7104Oszilloskop zur Verfügung, um transiente Messungen bei kurzen Impulsdauern durchführenzu können.

Tab. 3.1:Geräte des Messplatzes zur Durchführung von Charakterisierungen und Schreib-/Löschzyklen an ladungsbasierten, nichtflüchtigen Halbleiterspeicherzellen

Gerätetyp GerätebezeichnungParameter Analyzer (PA): Keithley 4200-SCSImpulsgenerator (PG): Keithley 4200-PG2Schaltsystem (SM): Keithley 7002 (Mainframe)

+ Keithley 7152 (Schaltkarte)Prober: Süss PA300 (semiautomatisch)Oszilloskop: Tektronix TDS7104

Die Verschaltung der verwendeten Komponenten ist in Abb. 3.4 gezeigt. Die Ausgänge der


vier SMUs sowie ein Ausgang des Impulsgenerators sind an diefünf Eingänge der Schalt-matrix angeschlossen. Der zweite Ausgang des Impulsgenerators ist mit dem Triggerein-gang der Schaltmatrix verbunden. Von den vier Ausgängen derSchaltmatrix aus werdendie Bauelemente über Manipulatoren kontaktiert. Durch dasSchließen bestimmter Kno-ten in der Schaltmatrix können so die Anschlüsse der SMUs unddes Impulsgenerators aufdie Kontakte des zu charakterisierenden Bauelements geleitet werden. Zur Kommunikati-on zwischen dem Steuerrechner und der Schaltmatrix wird derGPIB-Bus verwendet. DieSteuereinheit des Probers wird über den seriellen Anschluss angesprochen.

Parameter-Analyzer

WindowsXPKITELabVIEW

GPIBPG1PG2

SMU1SMU2SMU3SMU4GNDRS232

GPIBTRIG.INTRIG.OUTIN.1IN.2IN.3IN.4IN.5

OU

T.1

OU

T.2

OU

T.3

OU

T.4

Sch

altm

atrix

Probersteuerung RS232

Abb. 3.4:Schematischer Aufbau des Messplatzes

3.2.2 Programmumgebung

Der Steuerrechner des Parameter Analyzers läuft unter dem Betriebssystem Windows XP.Für die Ansteuerung des 300mm Probers wurde die SteuersoftwareSüss Proberbenchin-stalliert. Diese erlaubt es, Steuerbefehle auch von externen Programmen an die Steuereinheitdes Probers weiterzugeben. Die standardmäßig mitgelieferte Software „KITE (Keithley In-tegrated Test Environment)“ dient zur Durchführung einfacher Charakterisierungen. Um diesehr komplexen Abläufe zur Charakterisierung von Schreib-und Löschzyklen realisieren zukönnen, wurde die SoftwareLabVIEW[Nat03] vonNational Instrumentszur Regelung desProgrammablaufes auf dem System installiert. Durch die Integration von Messplattform undSteuereinheit im Parameter Analyzer erfolgt die Kommunikation für Parametereinstellung,Messablaufsteuerung und Messdatentransfer über ein internes Bussystem. Die Nutzung die-ses Busses und die Steuerung des Probers wurde in LabVIEW durch einen direkten Zugriff

3.2 Messplatz zur Durchführung von Charakterisierungen und Schreib-/Löschzyklen 43

auf eine Dynamic Link Library (DLL) realisiert, was eine sehr geringe Zeitverzögerung zurFolge hat und die Besonderheit dieses Gerätes ausmacht. DieEinstellungen am Schaltsys-tem werden über die GPIB-Schnittstelle übertragen. Diese wird jedoch nur zur Initialisie-rung angesprochen, um das Schaltverhalten vorzugeben. DasSchalten erfolgt dann über dasAnlegen eines Triggerimpulses am dazu bestimmten Ausgang des Impulsgenerators. Durchdie Integration des Parameter Analyzers und des Impulsgenerators sowie der Entwicklungund Implementierung von hardwarenahen Treibern zur direkten Ansteuerung des ParameterAnalyzers aus LabVIEW heraus, konnte eine hohe Zyklenrate erst erreicht werden.

3.2.3 Routinen und Schaltdiagramme

Im Rahmen der Arbeit wurden folgende Routinen umgesetzt. Neben der Initialisierung unddem Selbsttests der verwendeten Geräten wurde die Möglichkeit geschaffen, sämtliche ein-zustellende Parameter zu setzen. Dies sind für die SMUs unter anderem die einzuprägen-den Spannungs- beziehungsweise Stromwerte, auch als Rampen, und die dazugehörigenSpannungs-, Strom- und Leistungsbegrenzungen zum Schutz des Bauelements. Parameter,die vor allem für die Aufnahme der Messung wichtig sind, sinddie Integrationszeit, die An-zahl der Messungen pro Messpunkt über die gemittelt wird, sowie ein einstellbarer Messbe-reich zur Erhöhung der Genauigkeit. Für den Doppelimpulsgenerator lassen sich sowohl De-layzeiten, Impuls- und Periodendauer, die Flankensteilheit, das „Low-“ und „High-Level“,als auch die Art des Impulses, das heißt Einzelimpuls, Doppelimpuls oder periodisches Si-gnal einstellen. Schließlich lassen sich über eine Routinedie zu schaltenden Schaltkno-ten definieren. Für umfangreiche Untersuchungen über ganzeHalbleiterscheiben wurde ei-ne Schnittstelle zur Steuersoftware des semiautomatischen Probers implementiert. Dadurchkann der Chuck gesteuert durch das Messprogramm zum nächsten zu charakterisierendenBauelement gefahren werden, ohne manuelle Einstellungen am System vorzunehmen.

Die hohe Zyklenrate konnte jedoch nicht allein durch die Verwendung des integriertenParameter Analyzers und der hardwarenahen Treiber erreicht werden. Hinzu kam die Ent-wicklung von neuartigen Verfahren zur Durchführung von Zyklentests, welche im Folgen-den beschrieben sind.

3.2.3.1 Adaptive Programmier- und Löschmethoden

Um die Einsatzspannungsverschiebung gezielt zu kontrollieren, werden Verfahren verwen-det, die es erlauben, die Einsatzspannung schrittweise zu erhöhen oder zu verringern. Hier-bei werden einige Grundparameter festgelegt. Eine Größe wird jedoch so gewählt, dass siedeutlich unter dem Wert liegt, der für die gewünschte Einsatzspannungsverschiebung nötigwäre. In Frage kommen dabei drei verschiedene Varianten. Für die Programmierung be-ziehungsweise Löschung mittels Fowler-Nordheim-Tunnelnverwendet man entweder dieGatespannung oder die Impulsdauer als variable Größe. Im ersten Fall werden die Source-spannungUS, die DrainspannungUD und SubstratspannungUB auf 0 V gelegt und eineImpulsdauertImp festgesetzt. Nun legt man einen Programmier- beziehungsweise Löschim-puls mit der StartspannungUstart

G an das Gate an. Anschließend wird die Einsatzspannungbestimmt. Hat diese den gewünschten Wert noch nicht erreicht, so wird die Amplitude für


den nächsten Impuls umUstepG erhöht. Dieser Spannungsimpuls wird wieder am Gate ange-

legt. Diese Prozedur wiederholt sich so lange, bis die Zieleinsatzspannung erreicht wurde.Abb. 3.5a zeigt den schematischen Verlauf dieses Vorgangs,der alsGate-Steppingbezeich-net wird. Zu beachten ist hier, dass bei Überschreiten einerzu hohen Spannung die Ladungen

UG

∆UTh(UG)

(a) Gate-Stepping

t

∆UTh(t)

(b) Time-Stepping

UD

∆UTh(UD)

(c) Drain-Stepping

Abb. 3.5:Programmier- und Löschmethoden

aus der Speicherschicht zur Gateelektrode gelangen und dieSpeicherzelle zu niedrigerenEinsatzspannungen gelöscht wird.

Eine weitere Möglichkeit besteht darin, die Gatespannung konstant zu lassen, jedoch dieDauer des Programmier- oder Löschimpulses zu erhöhen. Wieder werden die SpannungenUS, UD undUB auf 0 V festgesetzt, nun jedoch auch die GatespannungUG. Die Dauer desersten Impulseststart wird nun so gewählt, dass sie noch nicht für die gewünschte Verschie-bung der Einsatzspannung ausreicht. Nach dem Anlegen des Impulses wird wieder die Ein-satzspannung bestimmt. Bei nicht Erreichen des Zielwerteswird die Impulsdauer erhöht undein weiterer Impuls am Gate der Speicherzelle angelegt. Zu beachten ist, dass die Erhöhungder Impulsdauer exponentiell geschieht. Das Verfahren mitder schrittweisen Erhöhung derImpulsdauer wie in Abb. 3.5b nennt manTime-Stepping.

Die eben beschriebenen Verfahren finden hauptsächlich bei Speicherzellen Verwendung,die mittels Fowler-Nordheim-Tunneln beschrieben und gelöscht werden. Prinzipiell lassensich diese aber auch verwenden, um die Injektion von heißen Ladungsträgern zu kontrollie-ren. In der Praxis wird dafür jedoch fast ausschließlich dasDrain-SteppingVerfahren ver-wendet. Dabei bleiben die ImpulsdauertImp sowie die SpannungenUG, US undUB konstant.Bei genügend hohen Drainspannungen führt dies bei positiver Gatespannung zur Injekti-on heißer Elektronen. Bei negativer Gatespannung werden dagegen durch Band-zu-Band-Tunneln induzierte heiße Löcher in Speicherschicht injiziert. Um diese Injektion zu kon-trollieren wird der Startwert der Drainspannung so gewählt, dass dieser nicht ausreicht umdie gewünschte Einsatzspannungsverschiebung zu erreichen. Nach dem Anlegen des Im-pulses wird wieder die Einsatzspannung überprüft, und bei Nichterreichen der gewünschtenEinsatzspannung die Drainspannung für den nächsten Impulserhöht. Dieser Vorgang wirdwiederum so oft wiederholt, bis die Zieleinsatzspannung erreicht wurde. Der Verlauf derEinsatzspannung ist in Abb. 3.5c gezeigt.

Da die Verfahren der schrittweisen Erhöhung eines Programmier- oder Löschparametersdurch die teilweise recht hohe Anzahl an Impulsen sehr zeitaufwändig sind, werden dieses


Vorgänge in einem Zyklentest etwas modifiziert. Nach dem Durchlaufen eines Program-mier- oder Löschvorgangs erhält man aus dem letzten Impuls die ungefähren Parameter,um die gewünschte Einsatzspannungsverschiebung mit einemeinzelnen Impuls zu errei-chen. Um nun den Programmier- oder Löschvorgang zu verkürzen, wird nun der Startwertdes variablen Parameters für den nächsten Programmier- oder Löschschritt auf den letz-ten Wert des vorherigen Durchlaufs gesetzt. Für eine optimale Anpassung verringert mandiesen jedoch in der Regel um zwei oder drei Schrittweiten. Dadurch ist gesichert, dasssich im Laufe des Zyklentests die Startwerte nicht aufschaukeln, sondern sich stets auf demoptimalen Niveau befinden. Natürlich erhöht sich dadurch die Zeitdauer eines Programmier-/Löschzykluses, aber es ist ein Kompromiss aus hoher Zyklenrate und Schonung des Bau-elements.

3.2.3.2 Triggerung durch Doppelimpuls

Wie bereits oben erwähnt, wurde ein Ausgang des Doppelimpulsgenerators mit dem Trig-gereingang des Schaltsystems verbunden (vgl. Abb. 3.4). Legt man einen, dem TTL-Standardfolgenden Impuls mit einer Amplitude von 5,0 V an, so wird dasSchaltsystem in den nächs-ten Zustand versetzt. Im Schaltsystem wurden hierfür zwei Zustände, wie sie in Abb. 3.6adargestellt sind, hinterlegt. Der Grundzustand leitet dieAnschlüsse der Quell- und Messkar-

PG2SMU1SMU2SMU3SMU4

Gat

eS

ou

rce

Dra

inS

ub

stra

t

PG2SMU1SMU2SMU3SMU4

Gat

eS

ou

rce

Dra

inS

ub

stra

t

Charakterisierung Injektion

(a) Schaltzustände

t

∆UTh(t)

5 VTTL-Impuls

Programmierimpuls

tTTL tSwitch tPu f f er tPgm

(b) Impulsfolge

Abb. 3.6:Wechsel zwischen Injektions- und Charakterisierungszustand

ten an die Kontakte des zu untersuchenden Bauelements. Dieser Zustand wird im Folgendenals Charakterisierungszustand bezeichnet, da so sämtliche Strom-Spannungs-Beziehungenbestimmt werden können. Der zweite Zustand, hier als Injektionszustand bezeichnet, lei-tet nun den Ausgang des Impulsgenerators, je nach Injektionsart, an den jeweiligen Kon-takt des Bauelements. Für die Fowler-Nordheim-Injektion wird der Impulsgenerator an denGatekontakt und für die Injektion heißer Ladungsträger an den Drain- beziehungsweiseSourcekontakt geleitet. Die jeweils anderen Kontakte bleiben mit den Quell- und Mess-karten verbunden, die nun als Spannungsquelle fungieren. Kommt nun ein TTL-Signal am


Trigger-Eingang des Schaltsystems an, so schaltet dieses innerhalb der SchaltzeittSwitch inden nächsten Zustand. Da nur zwei Zustände initiiert wurden, schaltet das System bei An-kunft eines weiteren Triggersignals zurück in den ersten Zustand. Es ist also nicht mehrnötig, das System über eine Ansteuerung mittels Software ineinen anderen Zustand zubringen.

Der Impulsgenerator bietet die Möglichkeit, beide Ausgänge zeitlich zu koppeln. DieseEigenschaft wurde ausgenutzt, um dem eigentlichen Programmier- beziehungsweise Lö-schimpuls einen Triggerimpuls vorauslaufen zu lassen. Diezeitliche Versetzung der Im-pulse wurde so gewählt, dass sie die MindestzeittSwitch um einen SicherheitsfaktortPu f f er

überschreitet (siehe Abb. 3.6b). Somit ist gewährleistet,dass sich das Schaltsystem im In-jektionszustand befindet, bevor der Programmier- oder Löschimpuls angelegt wird. Der Im-pulsgenerator bietet weiter die Möglichkeit anzugeben, wie oft diese Impulsfolge wiederholtwerden soll. Werden hier zwei Impulsfolgen gewählt, so folgt auf den Programmier- bezie-hungsweise Löschimpuls wieder ein TTL-Signal, was das Schaltsystem veranlasst wieder inden Charakterisierungszustand zu schalten. Der nun folgenden zweite Programmier- bezie-hungsweise Löschimpuls stellt dabei kein Problem dar, da der Knoten im Schaltsystem, derden Impulsgenerator mit dem Bauelement verbunden hatte, nun geöffnet ist. Zusammen-gefasst lässt sich mit dem Auslösen eines zweifachen Doppelimpulses das Schaltsystem inden Injektionszustand schalten, die Injektion vornehmen und das Schaltsystem wieder in denAusgangszustand zurückversetzen. Dieses Verfahren brachte eine Verkürzung der Zeitdauerum den Faktor zehn.

3.2.3.3 Entscheidungskriterium für erfolgreiches Programmieren oder Löschen

Die Zyklenrate konnte durch eine weitere Modifikation des Ablaufes wesentlich erhöht wer-den. Um die minimale Zeitdauer eines Programmier- oder Löschvorgangs zu erreichen,wird nur bestimmt, ob eine gewünschte EinsatzspannungUZiel

Th erreicht wurde oder nicht.In Abb. 3.7 sind hierzu zwei Übertragungskennlinien dargestellt, die zwei unterschiedlicheProgrammierzustände einer Speicherzelle beschreiben. Dabei beschreibt Kennlinie1 einenZustand, in dem die Speicherzelle eine geringere EinsatzspannungU1

Th besitzt als die zuerzielende SpannungUZiel

Th , während die EinsatzspannungU2Th der Kennlinie2 größer als

UZielTh ist. Anstatt nun die tatsächliche Einsatzspannung mittelsobigen iterativen Verfahrens

zu bestimmen, ist hier nur von Interesse, ob die tatsächliche Einsatzspannung größer oderkleiner der Zieleinsatzspannung ist. Hierzu wird die gewünschte EinsatzspannungUZiel

Th ander Gateelektrode und die festgelegte Lesespannung am Drain angelegt, und der dabei flie-ßende Drainstrom gemessen. Fließt mehr Strom als der definierte SchwellstromITh, so wiedies bei Kennlinie1 der Fall ist, das heißtI1

D ist größer alsITh, bedeutet das, dass die tat-sächliche EinsatzspannungU1

Th kleiner als die gewünschte EinsatzspannungUZielTh ist. Im

Falle der Kennlinie2, ist der gemessene DrainstromI2D kleiner als der SchwellstromITh und

somit lässt sich folgern, dass die EinsatzspannungU2Th größer alsUZiel

Th ist. Der Nachteildieser Methode ist, dass man keinen expliziten Wert fürUTh erhält.

Für den Betrieb einer Speicherzelle ist ein minimales Spannungsfenster mit den GrenzenU pgm

Th undUersTh vorgegeben. Soll die Zelle programmiert werden, so werden solange Impul-

se an die Zelle angelegt, bis der gemessene Drainstrom bei der GatespannungU pgmTh unter


dem Schwellstrom liegt. Dann weiß man, dass die tatsächliche Einsatzspannung über demminimalen SchwellwertU pgm

Th liegt, der den programmierten Zustand repräsentiert. Für denLöschvorgang wird analog vorgegangen. Hier werden so oft Löschimpulse angelegt, bis derDrainstrom bei der GatespannungUers

Th größer alsITh ist. Nun ist sichergestellt, dass sich dieEinsatzspannung unterhalb des NiveausUers

Th des gelöschten Zustands befindet. Durch die-ses Verfahren konnte die Zyklenrate noch einmal um fast zweiGrößenordnungen verbessertwerden, jedoch auf Kosten der Bestimmung der Werte der erzielten Einsatzspannungen.

⇒U1Th < UZiel

Th

I1D > ITh

⇒U2Th > UZiel

Th

I2D < ITh

Gatespannung

Dra

inst

rom

U2ThUZiel

ThU1Th

I1D

ITh

I2D

Abb. 3.7:Schematische Darstellung der zu bestimmenden Größen zur Entscheidung überLage der tatsächlichen Einsatzspannung im Vergleich zur gewünschten Einsatz-spannung

3.2.3.4 Iterative Einsatzspannungsbestimmung

Für den Fall, dass die Einsatzspannung über die Schreib-/Löschzyklen bestimmt werdensoll, wurde eine Möglichkeit geschaffen, dies mit vertretbaren Zyklenraten zu realisieren.Das übliche Verfahren greift auf eine Auswertung von Kennlinien zurück. In der hier ein-geführten Methode wird die Einsatzspannung ähnlich einer Intervallschachtelung bestimmt.Dabei wurde das obige Verfahren zur Ermittlung der Lage einer Einsatzspannung erweitert.Abb. 3.8 zeigt ein Beispiel für den Vorgang über drei Iterationen. Vorzugeben ist dabei einSpannungsbereich in dem sich die Einsatzspannung befindet,in diesem Beispiel zwischen0 V und 16 V. Des Weiteren ist anzumerken, dass hier die Einsatzspannung nicht exakt be-stimmt wird, sondern ein Gatespannungswert bei einem Schwellstrom ITh. Nun wird dieLesespannung am Drain angelegt, bei der die Einsatzspannung bestimmt wird. Anschlie-ßend wird eine Spannung am Gate der Speicherzelle angelegt,die exakt in der Mitte des


Gatespannung

1.Iteration 2.Iteration 3.Iteration Rückgabewert0V

2V

4V

6V

8V

10V

12V

14V

16V

ID < ITh

ID < ITh

ID < ITh

ID < ITh

ID < ITh

ID < ITh

ID < ITh

15 V

13 V

11 V

9 V

7 V

5 V

3 V

1 V

wahr

falsch

wahr

falsch

wahr

falsch

wahr

falsch

wahr

falsch

wahr

falsch

wahr

falsch

Abb. 3.8:Schematische Darstellung der Vorgehensweise bei der iterativen Bestimmung derEinsatzspannung


Intervalls liegt (8 V). In diesem Zustand wird der Drainstrom gemessen. Liegt der Wert desDrainstroms oberhalb des vorgegebenen Schwellstroms, so liegt die Einsatzspannung unter-halb der angelegten Gatespannung oder umgekehrt. Angenommen der gemessen Drainstromist höher als der Schwellstrom, so weiß man, dass die Einsatzspannung zwischen 0 V und8 V liegt. Wieder legt man die Spannung in der Mitte des Intervals an, also bei 4 V. Wiederbestimmt man den fließenden Drainstrom und wählt das nächsteInterval. Diese Prozedurwiederholt man nun einige Male, bis man sich der gesuchten Einsatzspannung hinreichendangenähert hat. Die Einsatzspannung wird somit mit einer Genauigkeit von

Genauigkeit=Spannungsbereich

2(Iterationen−1)(3.1)

bestimmt. Um in diesem Beispiel die Einsatzspannung auf zwei Nachkommastellen genauzu bestimmen, sind nach Gl. (3.1) und der Umformung

Iterationen≥ log2

(

SpannungsbereichGenauigkeit

)

+1 = log2

(

16 V0,01

)

+1≈ 11,64 (3.2)

zwölf Iterationen und damit zwölf Messpunkte nötig. Dies ist sehr viel weniger als die üb-lichen 100 Messpunkte einer kompletten Kennlinie. In den meisten Fällen genügt es, dieEinsatzspannung auf eine Nachkommastelle genau zu bestimmen, was schon mit neun Ite-rationen erreicht wird.

3.2.4 Programmablauf eines Zyklentests

Die oben erwähnten Methoden wurden nun in ein Programm zur Durchführung von Zy-klentests integriert. Abb. 3.9 zeigt den schematischen Ablauf eines Zyklentest am Beispieleiner Speicherzelle, die im Zwei-Bit-Modus betrieben wird. Die Speicherzelle wird dabeimittels Drain-Stepping programmiert und gelöscht. Zu Beginn der Untersuchung werdensämtliche verwendeten Geräte initialisiert und einem Selbsttest unterzogen. Anschließendwerden über eine grafische Oberfläche die Parameter für den Zyklentest eingegeben be-ziehungsweise aus einer Datenbank oder einer Datei geladen. Anschließend beginnt derProgrammier-/Löschzyklus. Die Schleife wirdN mal wiederholt, wobeiN die Anzahl derdurchzuführenden Zyklen darstellt. Nach einer Charakterisierung des Grundzustands be-ginnt der Programmiervorgang. Hierfür wird die StartspannungU pgm

D,start am Drain eingestelltund ein entsprechender Programmierimpuls angelegt. Nach Bedarf erfolgt anschließend ei-ne Charakterisierung der Speicherzelle. Hier kann auf sämtliche vorgestellten Methodenzurückgegriffen werden. Nach der Charakterisierung wird bestimmt, ob die nötige Einsatz-spannung erreicht wurde. Ist diese nicht erreicht, das heißt der gemessene Drainstrom inder Übertragungskennlinie bei einer Gatespannung, die dergewünschten Einsatzspannungentspricht, ist höher als der definierte Schwellstrom, so wird der Programmiervorgang einweiteres Mal durchlaufen. Hierbei wird die ProgrammierspannungU pgm

D allerdings um denFaktorU pgm

D,step erhöht. Dies wird so oft wiederholt, bis die gewünschte Einsatzspannungerreicht ist. Der letzte Wert der Programmierspannung wirdanschließend um den FaktormcdotUpgm

D,step verringert und als Startspannung für den folgenden Zyklus gespeichert. Der


Start

Initialisierung

Eingabe der Parameter

i = 0. . .N

Charakterisierung

j = 0. . .

U pgmD = U pgm

D,start + j ·U pgmD,step

j = 0. . .Uers

D = UersD,start + j ·Uers

D,step

Programmierung Löschen

Charakterisierung Charakterisierung

ID < ITh ID > ITh

U pgmD,start = U pgm

D −m·U pgmD,step Uers

D,start = UersD −m·Uers

D,step

i < N

Ende

nein

ja

nein

ja

ja

nein

Abb. 3.9:Schematischer Ablauf eines Zyklentests, der mittels Drain-Stepping die zu unter-suchenden Speicherzellen im Zwei-Bit-Modus betreibt


Löschvorgang erfolgt analog zum Programmiervorgang mittels obigem adaptiven Drain-Stepping-Verfahrens. Zu erwähnen ist an dieser Stelle, dass die Zeitpunkte, zu denen dieSpeicherzellen charakterisiert werden, frei definiert werden können. Somit ist die Möglich-keit gegeben, das Verhalten von Speicherzellen während eines Zyklentests beliebig fein zuuntersuchen.

3.2.5 Modifikationen zur Durchführung dynamischer Charakterisierungen

Ein wichtiger Aspekt ist die dynamische Charakterisierungdes Schreibvorgangs, das heißteine transiente Analyse des Bauelements während eines Programmierimpulses. Für die Un-tersuchungen wurde der oben beschriebene Aufbau modifiziert. Es wurde hier ohne Schalt-system gearbeitet, um die Signalqualität zu erhöhen. Weiterhin wurde hier eine sogenannte„AC Current Probe“ verwendet, die den stromdurchflossenen Leiter wie eine Stromzan-ge umschließt und somit den Strom misst, ohne den eigentlichen Stromfluss zu beeinflus-sen. In Abb. 3.10 ist dieser modifizierte Aufbau dargestellt. Dabei ist zu erkennen, dass die

Parameter-Analyzer

WindowsXPKITELabVIEW

GPIBPG1PG2

SMU1SMU2SMU3SMU4GND

RS232

OSZI

CH1CH2CH3CH4GND

CP

Abb. 3.10:Versuchsaufbau zur dynamischen Charakterisierung von Schreibvorgängen

„Current Probe“ die Zuleitung zum Drain umschließt und dementsprechend der fließendenDrainstrom am Oszilloskop gemessen werden kann. Die Drainspannung des Programmie-rimpulses wird dabei über einen zweiten Kanal aufgenommen.Alle anderen Spannungenund Ströme werden mit Hilfe des Parameter-Analyzers bestimmt. Dies ist möglich, da dortdie Spannungen über einen deutlich längeren Zeitraum anliegen können, ohne die Zellcha-rakteristik zu beeinflussen. Erst durch den Spannungsimpuls am Drain wird die Speicher-zelle beschrieben. Da die Ladungen über den Strom von Sourcenach Drain in die Speicher-schicht gebracht werden, lassen sich mit dieser Messmethode Aussagen über das Verhaltender Speicherzelle während eines Programmiervorgangs treffen.


3.3 Verfahren zur Charakterisierung von haftstellenbasiertenSpeicherzellen

Um die Eigenschaften und das Verhalten der verwendeten Speicherzellen zu untersuchen,kamen unterschiedliche Verfahren zum Einsatz. Neben grundlegenden Charakterisierungen,wie die Bestimmung der Einsatzspannung und der Durchführung von Zyklentests, kamenVerfahren zum Einsatz, die tiefe Einblicke in das physikalische Verhalten der verwendetenBauelemente bieten. Insbesondere die Bestimmung von räumlichen Ladungsverteilungenerhielt besondere Beachtung.

3.3.1 Bestimmung der Einsatzspannung und Bit-zu-Bit-Übersprechen

Ein grundlegendes Verfahren zu Charakterisierung von ladungsbasierten, nichtflüchtigenSpeicherzellen ist die Bestimmung der Einsatzspannung. Der Wert der Einsatzspannungrepräsentiert den Zustand der Speicherzelle. Ein damit verbundener Effekt ist das Überspre-chen vor allem bei der Speicherung zweier physikalisch voneinander getrennt gespeicherterBits („Second-Bit-Effect“) [Cha04]. Es ist von großer Bedeutung, wie stark zwei Bits sichgegeneinander beeinflussen. Zum Beispiel wird durch das Speichern des drainseitigen Bitsund der damit verbundenen Einsatzspannung auch die Einsatzspannung des sourceseitigenBits leicht erhöht. Ist das Übersprechen der Bits jedoch zu stark, lässt sich unter Umständennicht mehr unterscheiden, ob sich das beeinflusste Bit im geschriebenen oder im gelöschtenZustand befindet. Daher ist auf ein genügend großes Programmierfenster zu achten.

3.3.2 Charakterisierung des Programmier- und Löschverhaltens

Ein weiterer wichtiger Aspekt ist die Untersuchung des Programmier- und Löschverhaltens.Durch eine Variation der Programmier- oder Löschbedingungen kann sich dieses Verhaltendramatisch ändern und es kommt zu unterschiedlichen Ladungsverteilung bei der Injekti-on heißer Kanalelektronen. Die Form der entstehenden Ladungsverteilungen hat direktenEinfluss auf das Speicherhaltevermögen [Jan04][Sha04b]. Die Untersuchung dieser Abhän-gigkeiten ist nötig, um die optimalen Betriebsbedingungenzu ermitteln und um den Einflusseinzelner Parameter nachzuweisen.

3.3.3 Durchführung von Zyklentests

Die beiden oben genannten Verfahren beziehen sich auf die Untersuchung eines Zustands.Es ist jedoch vor allem für Speicherzellen sehr wichtig unter Betriebsbedingungen unter-sucht zu werden. Laut ITRS 2007 (siehe Tabelle 1.1) ist eine Zyklenfestigkeit von 105

Schreib- und Löschzyklen zu garantieren. Mittels der Durchführung von Zyklentests erhältman Aufschluss darüber wie sich die Zuverlässigkeit der Speicherzellen unter diesem Stressentwickelt. Die Charakterisierung der Speicherzellen zu verschiedenen Zeitpunkten einesZyklentests bietet dabei die Möglichkeit, die Entwicklungder jeweiligen Zustände und desBauelementeverhaltens über den gesamten Zeitraum untersuchen zu können, um damit diephysikalischen Vorgänge in den Speicherzellen zu bestimmen.

3.3 Verfahren zur Charakterisierung von haftstellenbasierten Speicherzellen 53

3.3.4 Untersuchung von Ladungsverlustmechanismen

Nicht nur die Schädigung durch mehrfaches Schreiben und Löschen beeinflusst die Zuver-lässigkeit der Speicherzellen. Großen Einfluss hat hier auch der Ladungsverlust durch Tun-neln oder thermische Anregung, wie im Abschnitt 2.2.4.2 beschrieben, der auch bei aus-schließlicher Lagerung einer programmierten Speicherzelle auftritt [Wan05]. Da die Her-steller eine Speicherhaltezeit von zehn Jahren garantieren müssen, ist dieser Aspekt vongroßer Bedeutung, da die Speicherzellen ihren Zustand überdie gesamte Zeitspanne hal-ten müssen. Um den Einfluss des Ladungsverlustes zu untersuchen, wurden programmier-te Speicherzellen bei unterschiedlichen Temperaturen gelagert, um so den Ladungsverlustdurch thermische Anregung zu variieren und zu forcieren. Vergleichende Messungen an ein-malig programmierten Speicherzellen und Speicherzellen,die mehrmals beschrieben undwieder gelöscht wurden, geben Aufschluss über Schädigungen der Zellen und deren Ein-fluss auf die Speicherhaltezeit.

3.3.5 Messung von gateinduzierten Drainleckströmen

Für eine weitere Skalierung von ladungsbasierten, nichtflüchtigen Halbleiterspeichern, diehaftstellenbasierte Speicherschichten verwenden, ist esvon entscheidender Wichtigkeit, dieVerteilung injizierter Ladungen zu kennen. Anhäufungen von Ladungen können bei relativgroßen Bauelementeabmessungen noch ohne messbare Auswirkungen bleiben. Diese ma-chen sich jedoch bei kleineren Strukturen deutlich bemerkbar. In den Speicherschichtengibt es dabei zwei getrennt voneinander zu untersuchende Regionen. Einmal der Bereichüber dem Kanalgebiet und zum anderen die Regionen in den Überlappungsbereichen vonGate zu Drain beziehungsweise Source.

Ladungen, die über den n-dotierten Source- und Draingebieten eingefangen wurden, kön-nen indirekt über gateinduzierten Drainleckströme nachgewiesen werden [Sha04a]. Wie dieim Abschnitt 2.1.3 erläuterten Oxidladungen, beeinflussendie in der Speicherschicht ein-gefangenen Ladungen das elektrische Feld an der Grenzflächezwischen Silicium und Si-liciumdioxid im Gate-zu-Drain-Überlappungsbereich. MitHilfe von Gl. (2.34) lässt sichdie eine effektive Ladungsdichte errechnen, die der injizierten Speicherladung im Überlap-pungsbereich entspricht. Da der Effekt des Band-zu-Band-Tunnelns am Übergang von Sub-strat zum n-dotierten Gebiet stattfindet, ist es hier wiederum möglich Source- und Drainseitegetrennt voneinander zu untersuchen.

3.3.6 Untersuchung der Unterschwellencharakteristik

Wichtig vor allem für die Strom-Spannungs-Charakteristikist der Einfluss von Ladungenüber dem Kanalgebiet. Es ist bekannt, dass stark lokalisierte Ladungen über dem Kanalge-biet, wie es beim Speichern zweier getrennter Bits vorkommt, das Unterschwellenverhaltender Speicherzellen beeinflussen [Lus01][Per05]. Von A. Shappir [Sha03] wurde ein Modellvorgeschlagen, wonach der Swing von der Weite des Ladungspakets über dem Kanalgebietabhängt. Befindet sich die Speicherzelle im Unterschwellenbereich, so bildet sich unter demLadungspaket in der Siliciumnitridschicht eine Verarmungszone aus, während sich im Rest


des Kanalgebiets bereits eine Inversionsschicht ausgebildet hat, wie dies in Abb. 3.11 er-sichtlich ist. Nimmt man an, dass diese Inversionsschicht einen sehr kleinen Widerstand im

Ltrapped

α ·xd

xd

InversionVerarmung

Substrat (p)

Elektronen

TunneloxidPotentialfreie Elektrode

Blockoxid

Gateelektrode


Abb. 3.11:Schematische Darstellung der Verarmungszone unterhalb der eingefangenen La-dungsträgern [Sha03]

Vergleich zum Verarmungsbereich unter den Ladungen hat, wird in diesem Unterschwellen-bereich die Charakteristik der Zelle hauptsächlich von diesem Bereich bestimmt. Es ergibtsich somit eine modifizierte Beziehung zwischen Gatespannung und Oberflächenpotentialvon

U ′G ≡UG−UFB = φS+

qNB

CiLtrapped

(

xdLtrapped+αx2

d

2

)

, (3.3)

was zu einem linearen Koeffizienten vor dem Oberflächenpotential führt [Sha03]:

U ′G = φS+

αεSi

CiLtrappedφS+

qNBxd

Ci= (1+β )φS+

qNBxd

Ci(3.4)

mitβ =

αεSi

CiLtrapped. (3.5)

Der Swing ergibt sich nach Gl. (2.23) zu

S= ln10dU ′

G

d(ln ID)∼= 2,3

kTq

[

(1+β )Ci +Cd(φS)

Ci

]

, (3.6)

wobei ID näherungsweise als

ID ≈ IThexp[ q

nkT(UG−UTh

]

(3.7)

angenommen wird [Sha03].

3.4 Abgleich von Experimenten mit Bauelementesimulationen 55

Nach Gl. (3.6) ergibt sich eine Abhängigkeit des Swing von der Breite des eingefange-nen Ladungspakets. Ein Verbreiterung des Ladungspakets und damit der GrößeLtrapped,führt zu einer Verringerung des Swing. Das bedeutet, dass stark lokalisierte Ladungen inder Siliciumnitridschicht zu einer Erhöhung des Swing und damit zu einer Abflachung derUnterschwellencharakteristik führen.

Dieser Effekt wurde im Rahmen dieser Arbeit eingehender untersucht. Da bei den Di-mensionen der angenommenen Weiten der Ladungspakete die Ausbreitung der Raumla-dungszone zwischen Drain und Substrat nicht mehr vernachlässigt werden kann, wurde dieAbhängigkeit des Swing von der angelegten Drainspannung bestimmt.

3.4 Abgleich von Experimenten mit Bauelementesimulationen

Um ein besseres Verständnis des Einflusses von eingefangenen Ladungen auf das Bauele-menteverhalten zu entwickeln, wurden Bauelementesimulationen mit Hilfe vonSynopsysTCAD(engl.Technology Computer Aided Design) [Syn06] in der Version Y2006.06 durch-geführt. Hierbei handelt es sich um eine Sammlung verschiedener Programme, die die Ent-wicklung von Halbleiterbauelementen basierend auf Simulationen erlaubt. Angefangen vonProzesssimulationen, der manuellen Generation von Bauelementen mittels Editoren oderSkripten in der Programmiersprache TCL bis hin zu den Bauelementesimulationen sind hieralle nötigen Tools integriert. Um die Eigenschaften der verwendeten Speicherzellen quali-tativ nachzubilden, wurde eine exemplarische Bauelementegeometrie verwendet, die denmeisten verwendeten Speicherzellen entspricht. Eine quantitative Simulation der verschie-densten Speicherzellen war im Rahmen dieser Arbeit nicht vorgesehen. Außerdem ist einezweidimensionale Simulation bei den verwendeten kleinen Geometrien für eine quantitativeAuswertung aufgrund von Schmalkanaleffekten, dem Einflussder Kanten oder ähnlichemnicht mehr ausreichend. Die Ergebnisse der Simulationen erlauben dennoch tiefe qualitativeEinblicke in das reale Bauelementeverhalten.

Für die Nachbildung des physikalischen Aufbaus der Speicherzelle wurde das Programm„Mdraw“ aus oben genannten Softwarepakets verwendet, das es erlaubt mittels eines TCL-Skripts die Geometrie des Bauelements vorzugeben. Mit diesem Skript, wie es im An-hang B.1 zu finden ist, wird der Aufbau der Speicherzelle nachgebildet. Es werden die Geo-metrien und Materialien der Bestandteile der Speicherzelle definiert. Die Zelle besteht alssolche aus einem Siliciumsubstrat, dem Tunnel-, Block- undSeitenwandoxid, der Speicher-schicht aus Siliciumnitrid sowie der Gateelektrode und denKontakten von Source und Drainaus Polysilicium. Des Weiteren ermöglicht es den Import eines bereitgestelltes Dotierprofils.Dieses wurde basierend auf den Herstellungsparametern derin den Experimenten verwen-deten Speicherzellen simuliert. Abb. 3.12 zeigt das Bauelement wie es durch das TCL-Skript(siehe Anhang) erstellt wurde. Man sieht hier sowohl den Aufbau der Speicherzelle, wie erschon in Kapitel 2.2.3 erläutert wurde, als auch die hoch n-dotierte Source- und Drainge-biete, die Gateelektrode aus n-dotierten Polysilicium, sowie das Tunnel- und Blockoxid unddie Speicherschicht aus Siliciumnitrid. Des Weiteren befinden sich noch Spacer aus Silici-umdioxid an den Seitenwänden des Gatestapels zur Isolationder Source- beziehungsweiseDrainkontaktierung.


X

Y

-0.2 -0.15 -0.1 -0.05 0 0.05

-0.05

0

0.05

0.1

DopingConcentration2.0E+20

1.9E+17

1.8E+14

-1.3E+12

-1.6E+15

-1.7E+18

03: Synopsys/SONOS_Transfer/n168_mdr.grd : n168_mdr.dat

Abb. 3.12:Querschnitt des Modells einer haftstellenbasierten Speicherzelle für die Durch-führung der Bauelementesimulationen

Zur Beschreibung der Speicherladungen wurden fünf rechteckförmige Ladungsverteilun-gen in der Siliciumnitridschicht mit unterschiedlichen Weiten und Ladungsdichten model-liert. Vergleichssimulationen ergaben, dass diese Wahl ausreichend für die Nachbildung derlateralen Ladungsverteilungen ist. Eine schematische Darstellung dieser Ladungsverteilungist in Abb. 3.13 gezeigt. In diesem Fall wurde eine Ladungsverteilung modelliert wie sie

y

ρ(y)

Source Drain

y1l y2

l ym y2r y1

r

Abb. 3.13:Schematische laterale Ladungsträgerverteilung im Siliciumnitrid

in etwa durch die Injektion heißer Kanalelektronen (vgl. Abschnitt 2.2.2.3) entsteht. Dasbedeutet, dass über den Übergängen von Substrat zu Source und Drain eine sehr hohe La-dungsdichte entsteht, während an den Rändern der Speicherschicht, also über dem Drain-und Sourcegebiet, weniger Elektronen injiziert werden. Über dem Kanalgebiet findet prak-

3.4 Abgleich von Experimenten mit Bauelementesimulationen 57

tisch keine Injektion statt und somit ist hier die Ladungsdichte sehr gering.Die Bauelementesimulationen wurden mittelsSentaurus Device[Syn06] durchgeführt.

Das verwendete Skript ist ebenfalls im Anhang B.2 zu finden. Wie zu erkennen ist, wer-den hier erst die Ladungsdichten der eingebrachten Ladungspakete definiert. Das Simu-lationsprogramm bietet die Möglichkeit sowohl Strom-Spannungs-Beziehungen als auchzweidimensionale Verteilungen verschiedener Größen im Bauelement zu simulieren. Fürdie durchgeführten Untersuchungen wurden Beweglichkeiten, Dotierung, Raumladungen,die Verteilung des elektrischen Feldes, der Verlauf von Leitungs- und Valenzbandkantenund vor allem die fließenden Ströme simuliert. Insbesondereder Verlauf der Übertragungs-kennlinien bei einstellbaren Drainspannungen war hier vongroßem Interesse. Durch dieBauelementesimulationen konnten die auftretenden Effekte aus den Experimenten sehr gutnachgebildet werden und sind daher eine wichtige Ergänzungzu den durchgeführten Mes-sungen.

4 Ergebnisse der durchgeführten Arbeiten

Im folgenden Kapitel werden nun die Ergebnisse der Arbeitenvorgestellt. Dabei werdenzuerst grundlegende Bauelementesimulationen dargelegt,auf die im weiteren Verlauf zurModellierung des Bauelementeverhaltens zurückgegriffenwird. Anschließend werden dieexperimentellen Ergebnisse dargestellt, wie sie durch diein Kapitel 3 erläuterte Vorgehens-weise ermittelt wurden.

4.1 Ergebnisse der Bauelementesimulationen

Die Abhängigkeit des Drainstroms von der Gatespannung bei Drainspannungen von 1,5 V,2,0 V und 2,5 V ist in Abb. 4.1 dargestellt. Dabei zeigt Abb. 4.1a den linearen Verlauf des

2,5V2,0V1,5V

Gatespannung (V)

Dra

inst

rom

(mA

)

1086420

6

5

4

3

2

1

0

(a) lineare Auftragung

2,5V2,0V1,5V

Gatespannung (V)

Dra

inst

rom

(A)

1086420-2-4-6

10-3

10-6

10-9

10-12

10-15

(b) logarithmische Auftragung

Abb. 4.1:Simulierte Abhängigkeit des Drainstroms von der Gatespannung bei Drainspan-nungen von 1,5 V, 2,0 V und 2,5 V einer unbeschriebenen Speicherzelle

Drainstroms im positiven Gatespannungsbereich und stelltsomit die Übertragungskennli-nien bei unterschiedlichen Drainspannungen dar. Wie auch im MOSFET erkennt man dieZunahme des Drainstroms mit der Drainspannung sobald sich der Kanal in Inversion befin-det. In der logarithmischen Auftragung, wie in Abb. 4.1a dargestellt, erkennt man, dass derDrainstrom im Unterschwellenbereich unabhängig von der Drainspannung ist. Außerdemwurde in der logarithmischen Darstellung der Drainstrom auch über den negative Bereichder Gatespannung dargestellt. Deutlich ist hier der gateinduzierte Drainleckstrom zu erken-nen. Dieser nimmt mit zunehmend negativer Gatespannung undsteigender Drainspannungzu.

Wie bereits erwähnt, lassen sich auch Größen wie Potentialeoder Feldstärken innerhalbdes Bauelements simulieren. In Abb. 4.2 ist das zweidimensionale Bänderdiagramm einer

60 4 Ergebnisse der durchgeführten Arbeiten

Potential (V)

6

4

2

0

-2

-4

-6

y (nm)5 0 -5 -10 -15 -20x (nm)

0-50

-100-150

-200

EV

EC

poly-SiSiO2Si3N4SiO2p-Si

Abb. 4.2:Simulierter zweidimensionaler Verlauf der Bandkanten einer unbeschriebenenSpeicherzelle ohne angelegte Spannungen

unbeschriebenen Speicherzelle ohne angelegte Spannungengezeigt. Man erkennt deutlichdie Bandlücken der einzelnen Materialien, sowie die Potentialbarrieren für Elektronen undLöcher. Sehr gut zu erkennen ist der Potentialtopf, der durch die geringere Bandlücke vonSiliciumnitrid im Vergleich zu Siliciumdioxid und der Lageder Leitungs- und Valenzband-kanten der beiden Dielektrika entsteht. Dieser Potentialtopf existiert sowohl für Elektronen(Leitungsband) als auch für Löcher (Valenzband). Auch die pn-Übergänge von Substrat zuSource und Drain sind zu erkennen. Aufgrund der unterschiedlichen Dotierung von Substratund Gate und somit einer von null verschiedenen Flachbandspannung herrscht im Bauele-ment ein elektrisches Feld. Der Absolutbetrag dieses Feldes ist in Abb. 4.3 dargestellt undzeigt ein Feld von etwa 0,5 MV/cm im Siliciumdioxid. Weitausgeringer ist das elektrischeFeld im Siliciumnitrid was auf die niedrigere Dielektrizitätskonstante zurückzuführen ist.Außerdem ist das elektrische Feld in den pn-Übergängen von Substrat zu Source bezie-hungsweise Drain sowie die Abnahme des Feldes in Richtung der seitlichen Ränder derSpeicherzelle zu erkennen.

4.1.1 Simulationen zur Fowler-Nordheim-Injektion

Um die Auswirkungen homogener Ladungsdichten in der Speicherschicht zu untersuchen,wird für die Injektion der Elektronen der Fowler-Nordheim-Tunnelmechanismus herange-zogen. Hierbei gibt es zwei Möglichkeiten Elektronen in dieSpeicherschicht zu injizieren.Durch das Anlegen einer hohen positiven Gatespannung werden Elektronen aus dem Ka-nal in die Speicherschicht injiziert, während bei einer hohen negativen Gatespannung dieLadungen aus der Gateelektrode in das Siliciumnitrid gebracht werden.

4.1 Ergebnisse der Bauelementesimulationen 61

0,6

0,4

0,2

0

E-Feld (MV/cm)1

0,5

0

y (nm)5 0 -5 -10 -15 -20x (nm)

0-50

-100-150

-200


Abb. 4.3:Simulierter zweidimensionaler Verlauf des Absolutbetrages des elektrischen Fel-des einer unbeschriebenen Speicherzelle ohne angelegte Spannungen

Um den Vorgang der Fowler-Nordheim-Injektion und die Auswirkungen der injiziertenLadung zu erklären, wurden Bauelementesimulationen unbeschriebener Speicherzellen un-ter oben genannten Injektionsbedingungen durchgeführt. Die Injektion von Elektronen ausdem Kanal mittels positiver Gatespannung wurde hierbei füreine Gatespannung von +10 Vsimuliert. Am Verlauf der Leitungsbandkanten, wie in Abb. 4.4 dargestellt, kann man deut-lich die Entstehung der Dreiecksbarriere an der Grenzflächezwischen Substrat und Tunnel-oxid erkennen. Außerdem zeigt sich eine unterschiedliche Steigung im Siliciumnitrid imVergleich zum Siliciumdioxid, was auf die höhere Dielektrizitätskonstante zurückzuführenist. Folglich ergibt sich, wie in Abb. 4.5 dargestellt, einegeringere elektrische Feldstärke imSiliciumnitrid. Die Feldstärke von etwa 6 MV/cm, die im Fallder angelegten Gatespannungvon +10 V an der Grenzfläche zwischen Substrat und Tunneloxidherrscht, reicht dabei nochnicht aus um Fowler-Nordheim-Tunneln hervorzurufen. Ein wichtiger Aspekt lässt sich je-doch an den Kanalenden zum Source und Drain beobachten. Hiernimmt die Feldstärke inden Überlappgebieten ab, so dass man davon ausgehen muss, dass sich hier Auswirkungenauf das Injektionsverhalten, genauer gesagt in einem geringeren Injektionsstrom, bemerkbarmachen. Ebenso könnten die Feldspitzen an den Kanten der Gateelektrode zu einer weiterenEntleerung der Überlappungsbereiche führen, jedoch kann dieser Einfluss als eher geringangenommen werden.

Die zweite Möglichkeit, die Siliciumnitridschicht homogen mit Elektronen zu beschrei-ben, ist eine Injektion von Elektronen mittels Fowler-Nordheim-Tunneln aus der Gateelek-trode. Hierzu wird eine genügend hohe negative Gatespannung angelegt, die nun zu einerDreiecksbarriere an der Grenzfläche der Gateelektrode zum Blockoxid führt. Der Verlaufder Leitungsbandkanten ist in Abb. 4.6 gezeigt, während Abb. 4.7 die Verteilung des elektri-


Potential (V)

6420

-2-4-6-8

-10-12

y (nm)5 0 -5 -10 -15 -20x (nm)

0-50

-100-150

-200

EC


Abb. 4.4:Simulierter zweidimensionaler Verlauf der Leitungsbandkanten einer unbeschrie-benen Speicherzelle bei einer angelegten Gatespannung von+10 V

10

7,5

5

2,5

0

E-Feld (MV/cm)10

8

6

4

2

0

y (nm)5 0 -5 -10 -15 -20x (nm)

0-50

-100-150

-200


Abb. 4.5:Simulierter zweidimensionaler Verlauf des Absolutbetrages des elektrischen Fel-des einer unbeschriebenen Speicherzelle bei einer angelegten Gatespannung von+10 V


schen Feldes in der Speicherzelle darstellt. Wiederum ist eine Feldstärke von etwa 6 MV/cm

Potential (V)

1614121086420

-2

y (nm)5 0 -5 -10 -15 -20x (nm)

0-50

-100-150

-200

EC


Abb. 4.6:Simulierter zweidimensionaler Verlauf der Leitungsbandkanten einer unbeschrie-benen Speicherzelle bei einer angelegten Gatespannung von-10 V

an der für die Injektion bestimmenden Grenzfläche vom Gate zum Blockoxid zu erkennen.Auch im Falle der negative Gatespannung bilden sich an den Kanten der Gateelektrode Feld-spitzen aus. Diese sollten sich nun jedoch gravierend auf das Injektionsverhalten auswirken,da sich diese an der Injektionsgrenzfläche befinden. Es ist anzunehmen, dass in den Über-lappungsbereichen der Fowler-Nordheim-Tunnelmechanismus aufgrund der Feldstärke vonetwa 10 MV/cm schon einsetzt, während über dem Kanal aufgrund der niedrigen Feldstärkekaum Elektronen injiziert werden.

Die oben vorgestellten Bedingungen zur Injektion mittels Fowler-Nordheim-Tunneln undderen Auswirkungen auf das Bauelement können zu verschiedenen Ladungsverteilungenin der Siliciumnitridschicht führen. Deshalb wurden mögliche Endzustände simuliert, umdie späteren experimentellen Ergebnisse interpretieren zu können. Unter der Annahme, dasssich durch die Injektion von Elektronen eine homogene Ladungsverteilung über die gesam-te Speicherschicht ausbildet, wurde die Abhängigkeit der Strom-Spannungs-Charakteristikvon der eingebrachten Ladungsdichte simuliert. In Abb. 4.8ist daher der Drainstrom überder Gatespannung sowohl in den positiven als auch den negativen Gatespannungsbereichaufgetragen. Dadurch lassen sich die Auswirkungen der Ladungsdichte auf die Übertra-gungscharakteristik und auch auf die gateinduzierten Drainleckströme darstellen. Die Kenn-linien wurden hierbei bei Drainspannungen von 1,5 V, 2,0 V und 2,5 V simuliert. Die an-genommenen eingebrachten Ladungsdichten betrugen dabei 1· 1019 cm-3, 2 · 1019 cm-3 und3 · 1019 cm-3. Als Referenz wurde außerdem eine unbeschriebene Speicherzelle simuliert.Man erkennt deutlich den Einfluss der Drainspannung auf die gateinduzierten Drainleckströ-me. Auf den Swing und die Einsatzspannung hat sie kaum Einfluss, wie an den Übertra-


10

7,5

5

2,5

0

E-Feld (MV/cm)10

8

6

4

2

0

y (nm)5 0 -5 -10 -15 -20x (nm)

0-50

-100-150

-200


Abb. 4.7:Simulierter zweidimensionaler Verlauf des Absolutbetrages des elektrischen Fel-des einer unbeschriebenen Speicherzelle bei einer angelegten Gatespannung von-10 V

2,5 V2,0 V1,5 V

Drainspannung

3·1

019cm

-3

2· 1

019cm

-3

1· 1

019cm

-3

0· 1

019cm

-3

Gatespannung (V)

Dra

inst

rom

(A)

1086420-2-4-6

10-2

10-4

10-6

10-8

10-10

10-12

10-14

Abb. 4.8:Simulierter Drainstrom in Abhängigkeit der Gatespannung bei Drainspannungenvon 1,5 V, 2,0 V und 2,5 V einer leeren Speicherzelle und mit homogen injiziertenLadungsdichten von 1 · 1019 cm-3, 2 · 1019 cm-3 und 3 · 1019 cm-3


gungskennlinien zu erkennen ist. Durch die äquidistante Zunahme der Ladungsdichte wer-den die Kennlinien jeweils um einen konstanten Faktor zu höheren Spannungen verschoben,was nach Gl. (2.53) auch so zu erwarten war. Der prinzipielleVerlauf der Kennlinien bleibtdabei jedoch bestehen.

Am Beispiel einer Ladungsdichte von 2 · 1019 cm-3 wurde der Einfluss der Speicherla-dungen auf den zweidimensionalen Verlauf der Bandkanten sowie der Verteilung des elek-trischen Feldes in der Speicherzelle simuliert. Die Ergebnisse der Simulation des Leitungs-bandkantenverlaufs ist in Abb. 4.9 dargestellt. Die Leitungsbandkanten werden aufgrund der

Potential (V)

7

6

5

4

3

2

1

0

-1

y (nm)5 0 -5 -10 -15 -20x (nm)

0-50

-100-150

-200

EC


Abb. 4.9:Simulierter zweidimensionaler Verlauf der Leitungsbandkanten einer homogenbeschriebenen Speicherzelle ohne angelegte Spannungen

Elektronen im Siliciumnitrid zur Mitte der Speicherschicht hin nach oben gezogen, was vorallem in den Oxiden zu erhöhten elektrischen Feldern führt,wie dies in Abb. 4.10 deutlichwird. Diese erreichen für die simulierte Ladungsdichte von2 · 1019 cm-3, was einer Einsatz-spannungsverschiebung von 2,3 V entspricht, Feldstärken im Bereich von 2 MV/cm. Diesist vor allem für die Speicherhaltezeit von Bedeutung, da essich hier um den Ruhezustandeiner beschriebenen Speicherzelle handelt, deren Einsatzspannungsverschiebung noch nichteinmal sehr groß ist, und hier schon recht hohe Felder in der Speicherzelle herrschen.

Mit Beginn des Programmiervorgangs durch hohe positive Gatespannungen werden La-dungen in der Siliciumnitridschicht eingefangen, die das weitere Injektionsverhalten be-einflussen. In Abb. 4.11 ist der Verlauf der Leitungsbandkanten einer Speicherzelle beieiner Gatespannung von +10 V gezeigt, der bereits eine Speicherladung der Dichte von2 · 1019 cm-3 injiziert wurde. Im Vergleich zu einer unbeschriebenen Zelle (siehe Abb. 4.4)erkennt man, dass der Potentialverlauf im Tunneloxid flacher und im Blockoxid wesentlichsteiler ist. Dies zeigt sich auch in den simulierten elektrischen Feldern, wie sie in Abb. 4.12dargestellt sind. Im Tunneloxid herrscht jetzt ein niedrigeres Feld, was zu einer Reduktion


3

2

1

0

E-Feld (MV/cm)3

2

1

0

y (nm)5 0 -5 -10 -15 -20x (nm)

0-50

-100-150

-200


Abb. 4.10:Simulierter zweidimensionaler Verlauf des Absolutbetrages des elektrischen Fel-des einer homogen beschriebenen Speicherzelle ohne angelegte Spannungen

Potential (V)

6420

-2-4-6-8

-10-12

y (nm)5 0 -5 -10 -15 -20x (nm)

0-50

-100-150

-200

EC


Abb. 4.11:Simulierter zweidimensionaler Verlauf der Leitungsbandkanten einer homogenbeschriebenen Speicherzelle bei einer angelegten Gatespannung von +10 V


121086420

E-Feld (MV/cm)121086420

y (nm)5 0 -5 -10 -15 -20x (nm)

0-50

-100-150

-200


Abb. 4.12:Simulierter zweidimensionaler Verlauf des Absolutbetrages des elektrischen Fel-des einer homogen beschriebenen Speicherzelle bei einer angelegten Gatespan-nung von +10 V

des Fowler-Nordheim-Tunnelns führt. Durch das jetzt erhöhte Feld im Blockoxid steigt je-doch die Wahrscheinlichkeit Ladungen wieder aus der Speicherschicht Richtung Gateelek-trode zu verlieren. Es entsteht mit der Zeit ein Gleichgewichtszustand, in dem die gleicheAnzahl an Ladungen in Speicherschicht injiziert und wiederzu Gateelektrode emittiert wird.

Nicht nur die vertikale Feldverteilung hat eine Einfluss aufdie Injektion der Elektronen.Die in Abb. 4.5 zu erkennenden Abschwächung des elektrischen Feldes an den Kanalendenbei der Injektion von Elektronen aus dem Kanal, könnte dazu führen, dass sich die ho-mogene Ladungsverteilung nicht bis in die Überlappungsbereiche erstreckt. Daher wurdenweitere Simulation durchgeführt, die diese Möglichkeit inBetracht ziehen. In der folgen-den Simulation wurden Ladungspakete verschiedener Weite und einer Ladungsdichte von2 · 1019 cm-3 zentral und symmetrisch über dem Kanal positioniert. Dabeiwurde der Ab-stand des Ladungspakets zum Ende der Speicherschicht variiert. Die Weite des Ladungs-pakets ergibt sich aus der Differenz der Länge der Speicherschicht und dem zweifachenAbstand des Pakets zum Rand der Speicherschicht. Abb. 4.13 zeigt die Auswirkungen die-ses Abstands, im Folgenden Gap genannt, auf die Strom-Spannungs-Charakteristik. Es zeigtsich, dass mit Zunahme des Gaps die Kennlinien zu negativeren Gatespannungen verscho-ben werden. Allerdings verschieben sich die Kurven nicht gleichmäßig, sondern es gibteinen starken Zusammenhang zwischen verschiedenen Bereichen der Kennlinien und demGap. Es ist zu erkennen, dass bis zu einem Gap von 20 nm die Übertragungskennlinie na-hezu unverändert bleibt, während die Kurven des gateinduzierten Drainleckstroms stetig zunegativeren Spannungen verschoben werden. Ab 20 nm hat die GIDL-Kurve den Verlaufeiner unbeschriebenen Zelle erreicht, und es werden nun nurnoch die Übertragungskennli-


Leere Zelle50 nm40 nm30 nm20 nm16 nm12 nm8 nm4 nmVoller Überlapp

Gap

Gatespannung (V)

Dra

inst

rom

(A)

1086420-2-4-6

10-2

10-4

10-6

10-8

10-10

10-12

10-14

Abb. 4.13:Simulierter Drainstrom in Abhängigkeit der Gatespannung bei abnehmendemÜberlapp der injizierten Ladung mit den Draingebieten bei einer Ladungsdichtedes zentral positionierten Ladungspakets von 2 · 1019 cm-3 und einer Drainspan-nung von 1,5 V

nien verschoben. Der Effekt von Ladungen über den n-Gebieten und über dem Kanal lässtsich somit sehr scharf voneinander trennen.

Aufgrund der Feldspitzen an den Kanten der Gateelektrode bei einer Injektion über dasGate (vgl. Abb. 4.7) ist es aber auch möglich, dass sich an denRändern der Siliciumni-tridschicht eine erhöhte Ladungsdichte ausbildet. Hierzuwurde obige Simulation wieder-holt mit dem Unterschied, dass die Ladungsdichte des zentral positionierten Ladungspakets1 · 1019 cm-3 beträgt und die Bereiche an den Rändern der Speicherschichtmit einer La-dungsdichte von 3 · 1019 cm-3 aufgefüllt wurden. Somit ergibt sich an den Rändern einehöhere Ladungsdichte als zentral über dem Kanalgebiet. DieAuswirkungen auf die Strom-Spannungs-Charakteristik solcher Ladungsverteilungen sind in Abb. 4.14 gezeigt. Es ist zuerkennen, dass sich mit Zunahme der Weite der Bereiche mit der erhöhten Ladungsdichtevon 3 · 1019 cm-3 die Kennlinien zu positiveren Gatespannungen verschieben. Die Kurvender gateinduzierten Drainleckströme verschieben sich dabei sofort, während die Einsatz-spannung für Weiten bis 10 nm auf gleichem Niveau bleiben undsich erst ab Weiten vongrößer 10 nm verschieben. Für Weiten größer 20 nm stagniert die Verschiebung der gatein-duzierten Drainleckströme, während die Einsatzspannungen stetig weiter verschoben wer-den, bis sie letztlich den Wert einer mit 3 · 1019 cm-3 homogen beschriebenen Speicherzelleerreichen.


Gesamte Zelle30 nm20 nm18 nm16 nm14 nm12 nm10 nm8 nm6 nm4 nm2 nm0 nm

Gap

Gatespannung (V)

Dra

inst

rom

(A)

1086420-2-4-6

10-2

10-4

10-6

10-8

10-10

10-12

10-14

Abb. 4.14:Simulierter Drainstrom in Abhängigkeit der Gatespannung bei zunehmendemÜberlapp der erhöhten injizierten Ladungsdichte von 3 · 1019 cm-3 mit denDraingebieten und eines zentral positionierten Ladungspakets von 1 · 1019 cm-3

bei einer Drainspannung von 1,5 V

4.1.2 Simulationen zur Injektion heißer Ladungsträger

Die Injektion heißer Kanalelektronen basiert auf dem Energiegewinn von Elektronen im Ka-nal durch eine genügend hohe positive Drainspannung. Gleichzeitig ist eine hohe positiveGatespannung nötig, die einerseits für die Ausbildung des Kanals und somit für die Bereit-stellung der Elektronen verantwortlich ist, andererseitszu einer vertikalen Ablenkung derElektronen führt, die durch die laterale Beschleunigung aufgrund der Drainspannung einegenügend hohe Energie erreicht haben, um die Barriere des Tunneloxids zu überwinden. Diein Abschnitt 2.2.2 dargestellte Energieverteilung an Elektronen im Kanal zeigt, dass sich nurin einem sehr scharfen Bereich nahe dem Drain Elektronen befinden, die genügend Energieaufgenommen haben um die Oxidbarriere zu überwinden. Dies führt zu einer sehr lokalisier-ten Ladungsverteilung im Siliciumnitrid. Zur Beschreibung dieser Speicherladungen, wiesie durch die Injektion von heißen Kanalelektronen entstehen können, wurden rechteckför-mige Ladungsverteilungen am drainund sourceseitigen Rand der Siliciumnitridschicht mitunterschiedlichen Weiten und Ladungsdichten modelliert.Die Auswirkungen einer solchenLadungsverteilung auf des Potential und den Feldverlauf innerhalb des Bauelements sind inAbb. 4.15 und Abb. 4.16 für zwei Ladungspakete der Weite 20 nmbei einer Ladungsdich-te von 2 · 1019 cm-3 nahe Drain und Source gezeigt. Am Leitungsbandkantenverlauf siehtman, dass durch die lokalisierten Ladungspakete das Potential an dieser Stelle stark nachoben gezogen wird. Dadurch entsteht in lateraler Richtung ein nicht homogener Verlauf, derdas Verhalten des Bauelements deutlich beeinflusst. Die resultierenden Felder zeigen eine


Potential (V)

6

5

4

3

2

1

0

-1

y (nm)5 0 -5 -10 -15 -20x (nm)

0-50

-100-150

-200

EC


Abb. 4.15:Simulierter zweidimensionaler Verlauf der Leitungsbandkanten einer Speicher-zelle nach der Injektion heißer Elektronen in die Speicherschicht nahe demDrain- und Sourcegebiet ohne angelegte Spannungen

starke Überhöhung von etwa 3,5 MV/cm im Tunneloxid im Bereich der Ladungspakete. Esherrschen also wiederum starke elektrische Felder im Ruhezustand einer programmiertenSpeicherzelle. Die Verteilung dieser Felder ist zudem stark inhomogen.

Im nächsten Schritt wurde eine einseitig programmierte Speicherzelle simuliert. Dazuwurde in der Speicherschicht ein Ladungspaket mit einer Weite von 20 nm bei einer La-dungsdichte von 2 · 1019 cm-3 nahe dem Draingebiet modelliert. Die daraus resultierendenÜbertragungskennlinien wurden bei Drainspannungen zwischen 0,1 V und 1,3 V sowohlin Vorwärtsrichtung (S-Bit) als auch in Rückwärtsrichtung(D-Bit) simuliert und sind inAbb. 4.17 aufgetragen. Man erkennt hier sehr schön das Verhalten, wie es in der NROM-Technologie ausgenutzt wird. Die Kennlinien in Vorwärtsrichtung werden durch eine Er-höhung der Drainspannung zu deutlich geringeren Einsatzspannungen, nahe der einer un-beschriebenen Speicherzelle, verschoben, während in Rückwärtsrichtung die Einsatzspan-nungen auf gleichem Niveau bleiben. Dieser Effekt entspricht der ausgenutzten Zwei-Bit-Separation. Ebenfalls zu erkennen ist eine Abnahme des Swing bei höheren Drainspannun-gen. Dieser Effekt tritt bei homogen beschriebenen Speicherzellen, wie sie im vorherigenKapitel beschrieben wurden, nicht auf, so dass davon auszugehen ist, dass dies auf starklokalisierte Speicherladungen zurückzuführen ist.

Für die Untersuchungen von Ladungspaketen mit unterschiedlichen Weiten und Ladungs-dichten werden im Folgenden die Einsatzspannungen und die Swingwerte bei Drainspan-nungen von 0,1 V und 1,3 V jeweils in Vorwärts- und Rückwärtsrichtung extrahiert. DieAbhängigkeit der Einsatzspannung von der Weite des Ladungspakets bei unterschiedlichenLadungsdichten ist in Abb. 4.18 gezeigt. Dabei zeigt Abb. 4.18a die simulierten Werte der


4

3

2

1

0

E-Feld (MV/cm)4

3

2

1

0

y (nm)5 0 -5 -10 -15 -20x (nm)

0-50

-100-150

-200


Abb. 4.16:Simulierter zweidimensionaler Verlauf des Absolutbetrages des elektrischen Fel-des einer Speicherzelle nach der Injektion heißer Elektronen in die Speicher-schicht nahe dem Drain- und Sourcegebiet ohne angelegte Spannungen

D-BitS-BitUD

UD = 0,1 V. . . 1,3 VWeite Ladungspaket: 20 nmLadungsdichte: 2 · 1019 cm-3

Gatespannung (V)

Dra

inst

rom

(A)

6543210

10-3

10-4

10-5

10-6

10-7

10-8

10-9

10-10

Abb. 4.17:Simulierte Übertragungskennlinien bei Drainspannungen von 0,1 V bis 1,3 V miteinem drainseitigen Ladungspaket der Breite 20 nm bei einerLadungsdichte von2 · 1019 cm-3


4 · 1019 cm-3 (D)3 · 1019 cm-3 (D)2 · 1019 cm-3 (D)1 · 1019 cm-3 (D)4 · 1019 cm-3 (S)3 · 1019 cm-3 (S)2 · 1019 cm-3 (S)1 · 1019 cm-3 (S)

Weite des Ladungspakets (nm)

Ein

satz

span

nung

(V)

120100806040200

11

10

9

8

7

6

5

4

3

2

1

(a) Abhängigkeit der Einsatzspannung bei einer Lesespannung von 0,1 V



Ein

satz

span

nung

(V)

120100806040200

11

10

9

8

7

6

5

4

3

2

1

(b) Abhängigkeit der Einsatzspannung bei einer Lesespannung von 1,3 V

Abb. 4.18:Abhängigkeit der Einsatzspannung von der Weite des Ladungspakets bei einerLesespannung von 0,1 V und 1,3 V in Vorwärts- und Rückwärtsrichtung


Einsatzspannung in Vorwärts- und Rückwärtsrichtung bei einer Lesespannung von 0,1 V amDrain, während Abb. 4.18b die Ergebnisse für eine Drainspannung von 1,3 V darstellt. Manerkennt, dass die Einsatzspannungsverschiebung stark vonder Breite der Ladungsverteilungabhängt und für eine homogene Verteilung über der gesamten Siliciumnitridschicht maxi-mal ist. Die maximalen Werte hängen dabei, wie bereits bekannt, von der angenommenenLadungsdichte ab. Bei niedrigen Drainspannungen, also beiWerten, bei denen noch keineZwei-Bit-Separation auftritt, verlaufen die Kurven für beide Richtungen identisch. Dies än-dert sich jedoch für höhere Drainspannungen, wie an den Kurven für 1,3 V zu erkennen ist.Hier setzt eine Verschiebung der Einsatzspannung beim Lesen in Vorwärtsrichtung erst beibreiteren Ladungspaketen ein als beim Lesen in der Rückwärtsrichtung, was die Grundlageder Trennung der zwei Bits ist.

Um eine zuverlässige Trennung der beiden Bits zu erzielen, ist eine große Differenz zwi-schen den Einsatzspannungswerten in Vorwärts- und Rückwärtsrichtung erforderlich. DieDifferenz der Einsatzspannungen wurde aus Abb. 4.18b für eine Drainspannung 1,3 V ex-trahiert und in Abb. 4.19 aufgetragen. Wie zu erwarten, ist eine höhere Ladungsdichte in

4 · 1019 cm-33 · 1019 cm-32 · 1019 cm-31 · 1019 cm-3


Pro

gram

mie

rfen

ster

(V)

120100806040200

2,5

2,0

1,5

1,0

0,5

0,0

Abb. 4.19:Abhängigkeit des Programmierfensters von der Weite des Ladungspakets bei ei-ner Auslesespannung von 1,3 V

der Siliciumnitridschicht notwendig, um höhere Einsatzspannungsdifferenzen zu erhalten.Um von der höheren Ladungsdichte profitieren zu können, ist es notwendig schmalere La-dungspakete nahe dem Drain und auch der Source zu erzielen, da die Unterschiede der Ein-satzspannungen in Vorwärts- und Rückwärtsrichtung für breitere Verteilungen unabhängigvon der Ladungsdichte zusammenlaufen. Außerdem ist es bemerkenswert, dass die maximalerreichbare Einsatzspannungsdifferenz für hohe Ladungsdichten in Sättigung geht.

Zusätzlich zu den Einsatzspannungen wurde auch der Swing der Übertragungskennlinien


in Rück- und Vorwärtsrichtung extrahiert. Abb. 4.20 zeigt den Zusammenhang zwischenSwing und der Breite der Ladungsverteilung bei Drainspannungen von 0,1 V und 1,3 V.Beginnend mit der Überlappung zwischen Ladungspaket und Kanalgebiet ist eine starkeErhöhung des Swing zu beobachten. Diese zeigt ein Maximum, welches abhängig von derjeweiligen Ladungsdichte ist. Für breite Ladungsverteilungen gleichen sich die Werte fürden Swing an, ähnlich wie dies für die Einsatzspannungsdifferenzen in Abb. 4.19 gilt. Füreine Drainspannung von 0,1 V, wie in Abb. 4.20a dargestellt,ist auch für schmale Ladungs-verteilungen eine gute Übereinstimmung des Swing in Vorwärts- und Rückwärtsrichtungzu erkennen. Dieses Verhalten ändert sich für höhere Drainspannungen, wie in Abb. 4.20bzu sehen ist. Hier kann der Effekt der Ladungsverteilung aufden Swing in Vorwärtsrich-tung bis zu einem bestimmten Wert, abhängig von der Weite derLadungsverteilung, un-terdrückt werden. In Rückwärtsrichtung ist schon für schmale Ladungsverteilungen eineSwing-Abhängigkeit von der Weite erkennbar, wie sie auch inAbb. 4.20a zu sehen ist. Diemaximale Breite der Ladungsverteilung, deren Effekt auf den Swing in Vorwärtsrichtungunterdrückt werden kann, hängt von der Dichte der eingefangenen Ladung ab. So sind hö-here Spannungen erforderlich, um die Degradation des Swingzu unterdrücken.

Um die Abhängigkeit des Swing von der Weite des Ladungspakets, der Ladungsdich-te, sowie der angelegten Drainspannung zu bestimmen, wurden Simulationen der Über-tragungskennlinien einseitig programmierter Speicherzellen bei Weiten der Ladungsvertei-lung von 15 nm, 20 nm und 25 nm und Ladungsdichten von 2 · 1019 cm-3, 3 · 1019 cm-3 und4 · 1019 cm-3, bei Drainspannungen von 0,1 V bis 1,3 V durchgeführt. Schließlich wurdendie Werte des Swing in Abhängigkeit der Drainspannung für alle Kombinationen von Wei-te und Dichte extrahiert. Die Ergebnisse für den Swing in Vorwärtsrichtung sind dabei inAbb. 4.21 dargestellt. Wie oben erwähnt, wird der Maximalwert des Swing durch die La-dungsdichte bestimmt. Der Einfluss der Weite der Ladungsverteilung zeigt sich in der Ände-rung des Swing mit zunehmender Drainspannung. Das bedeutet, dass der Einfluss schmalerVerteilungen effektiver unterdrückt werden kann als bei breiteren, was zu einer stärkerenAbnahme des Swing mit zunehmender Drainspannung führt. Anzumerken ist, dass die Stei-gung des Verlaufs des Swing in Abhängigkeit von der Drainspannung zwar stark von derWeite des Ladungspakets, nicht aber von der Ladungsdichte abhängt. So kann der Verlaufdes Swing in Abhängigkeit von der Drainspannung verwendet werden, um die Ladungs-dichte und die Weite des eingefangenen Ladungspakets zu bestimmen.




Sw

ing

(V/d

ec)

120100806040200

0,6

0,5

0,4

0,3

0,2

0,1

(a) Lesespannung 0,1 V



Sw

ing

(V/d

ec)

120100806040200

0,50

0,45

0,40

0,35

0,30

0,25

0,20

0,15

0,10

(b) Lesespannung 1,3 V

Abb. 4.20:Abhängigkeit des Swing von der Weite des Ladungspakets bei einer Auslesespan-nung von 0,1 V und 1,3 V


4 · 1019 cm-3 (25 nm)3 · 1019 cm-3 (25 nm)2 · 1019 cm-3 (25 nm)4 · 1019 cm-3 (20 nm)3 · 1019 cm-3 (20 nm)2 · 1019 cm-3 (20 nm)4 · 1019 cm-3 (15 nm)3 · 1019 cm-3 (15 nm)2 · 1019 cm-3 (15 nm)

Drainspannung (V)

Sw

ing

(V/d

ec)

1,41,21,00,80,60,40,20,0

0,6

0,5

0,4

0,3

0,2

0,1

Abb. 4.21:Abhängigkeit des Swing von Ladungsdichte und Weite des Ladungspakets, sowieder angelegten Drainspannung

4.2 Verhalten von Speicherzellen während des Programmierens

Entscheidend für einen zuverlässigen Betrieb der Speicherzellen ist eine hohe Kontrolle derProgrammier- und Löschvorgänge. Das Verhalten der Speicherzellen lässt sich dabei durchdie Wahl der Programmier- und Löschbedingungen stark beeinflussen. Im Folgenden sollendaher die Abhängigkeiten des Verhaltens von einzelnen Parametern sowie der zeitlichenVerlauf einer Programmierung untersucht werden.

4.2.1 Modifikation der Programmier- und Löschbedingungen

4.2.1.1 Einfluss von Flanken und Plateau des Programmierimpulses

Für die Messungen wurden Zellen mit Gatelänge von 240 nm und einer Weite von 110 nmverwendet. Diese Zellen wurden mit unterschiedlichen Impulsformen mittels Drain-Steppingauf eine Einsatzspannungsverschiebung von 2,0 V programmiert. Die dabei verwendetenImpulsformen waren einem Rechteck, einem Trapez und einem Dreieck nachempfunden,wie sie in siehe Abb. 4.22 in idealer Form dargestellt sind. Zusätzlich wurde eine Ausgangs-kennlinie bei einer Gatespannung von 9 V, welche ebenfalls als Monitor für das Beschreibenvon Zellen verwendet werden kann, aufgenommen. Betrachtetman die gemessenen Impuls-formen, dargestellt in Abb. 4.23, so könnten Überschwingerdie Ursache für ein früheresEinsetzen der Programmierung sein. Das bedeutet, dass im Drain-Stepping-Verfahren dasEinsetzen der Ladungsspeicherung scheinbar bei niedrigerer Drainimpulshöhen einsetzt, dazwar nominell eine Programmierspannung von hier 3,0 V angelegt wird, kurzzeitig aber eine

4.2 Verhalten von Speicherzellen während des Programmierens 77

Zeit (ns)

Impu

lsam

plitu

de(V

)

250200150100500

5

4

3

2

1

0

(a) Rechteck: Plateau 250ns

Zeit (ns)

Impu

lsam

plitu

de(V

)250200150100500

5

4

3

2

1

0

(b) Trapez: Plateau 150ns

Zeit (ns)

Impu

lsam

plitu

de(V

)

250200150100500

5

4

3

2

1

0

(c) Dreieck: Plateau 10ns

Abb. 4.22:Ideale Impulsformen für die Programmierung mittels Drain-Stepping zur Bestim-mung der Abhängigkeit der Programmiercharakteristik von der Programmierim-pulsform (a) Rechteck, (b) Trapez, (c) Dreieck

Zeit (ns)

Impu

lsam

plitu

de(V

)

300250200150100500-50

4,5

4,0

3,5

3,0

2,5

2,0

1,5

1,0

0,5

0,0

-0,5

-1,0

-1,5

Abb. 4.23:Gemessene Spannungsamplituden der drei Programmierimpulsformen mit einemZielwert von 3,0 V für das Impulsplateau


höhere Spannung von fast 4 V erreicht wird.

Abb. 4.24 zeigt die während des Drain-Stepping-Verfahrensgemessenen Einsatzspan-nungsverschiebungen. Es ist deutlich zu erkennen, dass dieSpannung, bei der das Program-mieren einsetzt, bei der Rechteckform und der Trapezform inetwa identisch ist. Da das

DreiecksformTrapezform

RechteckformAusgangskennlinie (UG = 9 V)

S-Bit

D-Bit

Drainspannung (V)

Ein

satz

span

nung

(V)

Dra

inst

rom

(A)

4,5

4,0

3,5

3,0

2,5

2,0

1,5

1,04,54,03,53,02,52,01,51,00,50,0

1,2 · 10-4

1,0 · 10-4

8,0 · 10-5

6,0 · 10-5

4,0 · 10-5

2,0 · 10-5

0,0 · 100

Abb. 4.24:Programmiercharakteristiken von Speicherzellen, die mitverschiedenen Impuls-formen programmiert wurden, sowie eine Ausgangskennliniebei einer Gatespan-nung von 9 V als Programmiermonitor

Überschwingen durch den Übergang zur Trapezform, das heißtdurch die Wahl längererAnstiegs- und Abfallzeiten, weitgehend unterdrückt wird,kann damit der Einfluss des Ein-schwingvorgangs auf ein früheres Einsetzen der Programmierung ausgeschlossen werden.Einzig die Steigung der zum Trapezimpuls gehörenden Programmiercharakteristik flachtetwas ab, was durch die geringere Plateauzeit erklärt wird.Vergleicht man die Werte derProgrammierschwellspannung von Rechteck- und Trapezformmit dem Spannungswert, andem der Sättigungsdrainstrom der Ausgangskennlinie zu sinken beginnt (gestrichelte Li-nie), so ist hier eine sehr gute Übereinstimmung zu finden. Dies bestätigt die Ergebnisse derImpulsprogrammierung. Beim Dreiecksimpuls ist ebenfallseine Änderung in der Steigungzu erkennen, allerdings erhöht sich hier nun die Programmierschwellspannung. Ein Grunddafür ist, dass in diesem Fall das Zeitintervall, in dem der Programmierimpuls über dem kri-tischen Wert liegt, sehr kurz ist, so dass nur wenige Ladungsträger injiziert werden. Es zeigtsich also, dass die Programmiercharakteristik stark von der Form des angelegten Impulsesabhängt.


4.2.1.2 Iteratives Programmieren

Um das Verhalten der Speicherzellen beim Schreib- beziehungsweise Löschvorgang bes-ser zu verstehen, wurde ein iterativer Programmiervorgangdurchgeführt. Hierbei wird dieEinsatzspannung erst um 2 V zu höheren und nachher wieder um 1,5 V zu niedrigeren Span-nungen verschoben. Diesen Vorgang wiederholt man solange,bis der zurück geschriebeneZustand die gleiche Einsatzspannungsverschiebung aufweist wie der erste programmierteZustand (siehe Abb. 4.25). Wird zu jedem Zustand die Übertragungskennlinie aufgenom-

Messung von initialerÜbertragungskennlinieund Einsatzspannung

Programmieren∆UTh = +2,0 V

Messung derÜbertragungskennlinie im

geschriebenen Zustand

Löschen∆UTh = -1,5 V

Messung derÜbertragungskennlinie im

gelöschten Zustand

(a) Schematischer Ablauf

Ein

satz

span

nu

ng

sver

sch

iebu

ng

3,5 V

3,0 V

2,5 V

2,0 V

1,5 V

1,0 V

0,5 V

0,0 V

(b) Einsatzspannungsniveaus

Abb. 4.25:Schematische Darstellung des iterativen Programmieralgorithmus

men, so erkennt man, dass die programmierten Zustände einendeutlich größeren Swingaufweisen als die gelöschten Zustände (siehe Abb. 4.26). Insbesondere erkennt man, dassdie letzte gelöschte Kennlinie, bei in etwa gleicher Einsatzspannungsverschiebung wie eineeinmalig auf die gleiche Einsatzspannung programmierte Zelle, einen wesentlich kleinerenSwing besitzt. Dies lässt darauf schließen, dass durch die Löcherinjektion beim Löschen ei-ne Ladungsverteilung in der Siliciumnitridschicht entstanden ist, die sich weiter, aber flacherüber das Kanalgebiet erstreckt und sich damit deutlich von einer Ladungsverteilung durchreine Elektroneninjektion unterscheidet, die zu einer sehr scharfen Verteilung hauptsächlichüber dem n-Gebiet führt.


GelöschtProgrammiertFrische Zelle

Gatespannung (V)

Dra

inst

rom

(A)

6543210

10-4

10-5

10-6

10-7

10-8

10-9

10-10

10-11

Abb. 4.26:Übertragungskennlinien nach den iterativen Programmier-beziehungsweiseLöschvorgängen

4.2.2 Dynamische Charakterisierung von Schreibvorgängen

Da die Speicherzellen während der Schreib- und Löschvorgänge ihre Charakteristik ändern,ist die zeitaufgelöste Messung der für die Speicherung benötigten Ströme ein wichtiger Be-standteil für das vollständige Verständnis des Bauelementverhaltens. Da die entsprechendenSchreib- und Lesezeiten jedoch sehr kurz sind und die Strömemit dem Parameter Analy-zer nicht erfasst werden können, wurde für die experimentelle Ermittlung ein alternativerMessaufbau konzipiert, wie in er in Abb 3.10 abgebildet ist.Nachdem hierbei nur mit einergeringen Anzahl an Ladungsträgern geschrieben wird, darf die Strommessung den eigentli-chen Schreibvorgang nicht beeinflussen.

Die nun folgenden Ergebnisse zeigen einen mit dieser Messmethode aufgenommenenSchreibvorgang. Abb. 4.27 zeigt den Programmierstrom beimdrainseitigen Beschreibeneiner Speicherzelle mittels heißer Kanalelektronen, wobei die Nulllage nicht als absolutanzusehen ist, sondern den Drainstrom vor dem Programmieren wiedergibt. Man sieht zuBeginn und Ende des Impulses jeweils einen Überschwinger, der auf parasitäre Elemente imMessaufbau, in erster Linie sind dies Zuleitungskapazitäten, zurückzuführen ist. Gut zu er-kennen ist jedenfalls die Abnahme des Stroms während des 250ns langen Schreibimpulses,was dadurch zu erklären ist, dass durch den Einfang von Ladungsträgern im Siliciumnitriddie Kennlinie zu höheren Einsatzspannungen verschoben wird. Da die Gatespannung beimProgrammieren konstant bei 9 V gehalten wird, spiegelt sichdie Einsatzspannungserhö-hung in einer Abnahme des Stroms wieder (siehe Abb. 4.28, Pfeil „2“). Außerdem erkenntman eine Verringerung des Stroms nach dem Programmieren, was ebenfalls durch die Ein-


0,34 µA/ns

Zeit (ns)

Dra

inst

rom

(mA

)

300250200150100500-50

1,0

0,8

0,6

0,4

0,2

0,0

-0,2

-0,4

-0,6

-0,8

-1,0

Abb. 4.27:Zeitlicher Verlauf des Programmierstroms während eines 250ns dauerndenDrainspannungsimpulses

26,6 µA

3

2

1

Gatespannung (V)

Dra

inst

rom

(uA

)

10987654321

200

150

100

50

0

Abb. 4.28:Auswirkungen eines Programmierimpulses auf die Übertragungskennlinie mitder Erhöhung der Drainspannung von der Lese- zur Programmierspannung (1),der Programmierung der Speicherzelle (2) und der Rückkehr zur Lesespannung(3)


satzspannungsverschiebung zu erklären ist. Für die Untersuchung des Löschvorgangs istdiese Methode nicht praktikabel, da der Strom, der unter Löschbedingungen durch die Na-del fließt um nochmals drei Größenordnungen unter dem des Programmierens liegt. DieserStrombereich lies sich durch die zur Verfügung stehenden Messgeräte nicht detektieren.

4.3 Einfluss lokalisierter Ladungen auf dieUnterschwellencharakteristik

In Abb. 4.29a-d sieht man den Einfluss lokalisiert eingefangener Ladungen auf die Übertra-gungskennlinien bei Drainspannungen von 0,1 V bis 1,3 V bei einer Sourcespannung von0 V. Die gestrichelten Kurven stellen die Kennlinien in Rückwärtsrichtung dar, das heißtbeim Auslesen des programmierten Bits nahe dem Drain. Deutlich ist die Verschiebung derKennlinienschar zu höheren Einsatzspannungen mit zunehmender Programmierung erkenn-bar (von (b) nach (d)). Außerdem ergibt sich durch die Erhöhung der Lesespannung eineVerschiebung zu niedrigeren Einsatzspannungen, das heißtein zunehmendes Ausblendendes geschriebenen Bits und auch der Swing nimmt etwas ab. Diedurchgezogenen Kurvenzeigen die Kennlinien in Vorwärtsrichtung, das heißt beim Auslesen des ungeschriebenenBits nahe Source. Hier ist deutlich zu erkennen, dass sich die Kurven mit niedriger Lesespan-nung genauso verhalten wie die des geschriebenen Bits. Durch Erhöhung der Lesespannungwerden diese jedoch wieder nahezu zu ihrer ursprünglichen Einsatzspannung verschoben.

Dieses Ausblenden des drainseitig gespeicherten Bits bei Auslesen der gegenüberliegen-den Sourceseite ist genau der Effekt, der in der NROM-Technologie ausgenutzt wird. Erstbei einer sehr stark programmierten Zelle setzt auch eine Verschiebung der Kennlinien beihoher Lesespannung ein, was dem sogenannten „Second Bit Effect“ entspricht. Besondersdeutlich ist an den Kennlinien in Vorwärtsrichtung, das heißt beim Auslesen des unprogram-mierten sourceseitigen Bits, die Änderung des Swing auf seinen ursprünglichen Wert zu er-kennen, was dem vollständigen Ausblenden des Ladungspakets entspricht. Dieses Verhaltenwird bei der Auswertung im folgenden Kapitel genauer untersucht. Aus den in Abb. 4.29dargestellten Kennlinien sowie weiteren Zwischenschritten des Programmierzyklus wurdendie Einsatzspannungen (Abb. 4.30 und Abb. 4.31) sowie die Werte des Swing (Abb. 4.32und Abb. 4.33) jeweils für das geschriebene und das ungeschriebene Bit bei unterschiedli-chen Lesespannungen ermittelt. Es ist deutlich zu erkennen, dass die Einsatzspannung beiniedriger Lesespannung sowohl beim geschriebenen Bit, alsauch beim ungeschriebenen Bitstetig zunimmt. Zwar lässt sich durch Erhöhung der Lesespannung die Einsatzspannung desungeschriebenen Bits deutlich weiter zu niedrigeren Spannung zurückdrängen als beim ge-schriebenen Bit (entspricht dem Effekt der Zwei-Bit-Separation), allerdings ist dieses Aus-blenden ab einer bestimmten Programmierstufe nicht mehr bis auf den ursprünglichen Wertmöglich („Second Bit Effekt“).

Anders sieht es dagegen beim Swing aus. Auch hier nimmt der Wert bei niedrigen Lese-spannungen mit zunehmender Programmierung stetig zu, lässt sich allerdings beim Ausle-sen des ungeschriebenen Bits, je nach Menge beziehungsweise Breite der injizierten Ladungauf den Wert der frischen Zelle reduzieren. An diesem Punkt ist also der Einfluss der gegen-überliegend gespeicherten Ladung auf den Swing vollständig ausgeblendet.

4.3 Einfluss lokalisierter Ladungen auf die Unterschwellencharakteristik 83

D-BitS-Bit

Drainspannung (V)

Ein

satz

span

nung

(V)

5,04,54,03,53,02,5

6,0

5,5

5,0

4,5

4,0

3,5

3,0

2,5

(a) Entwicklung der Einsatzspannung

D-BitS-Bit

UD

Gatespannung (V)

Dra

inst

rom

(A)

6543210

10-4

10-5

10-6

10-7

10-8

10-9

10-10

(b) ∆UTh = 0,0 V

D-BitS-Bit

UD

Gatespannung (V)

Dra

inst

rom

(A)

6543210

10-4

10-5

10-6

10-7

10-8

10-9

10-10

(c) ∆UTh = 0,65 V

D-BitS-Bit

UD

Gatespannung (V)

Dra

inst

rom

(A)

6543210

10-4

10-5

10-6

10-7

10-8

10-9

10-10

(d) ∆UTh = 1,90 V

Abb. 4.29:Entwicklung der Einsatzspannung und Übertragungskennlinien des geschriebe-nen D-Bits und ungeschriebenen S-Bits mit zunehmender Programmierung beiEinsatzspannungsverschiebungen von 0 V, 0,65 V und 1,90 V


∆UTh = 2,95 V∆UTh = 2,36 V∆UTh = 1,68 V∆UTh = 1,01 V∆UTh = 0,46 V∆UTh = 0,00 V

Drainspannung (V)

Ein

satz

span

nung

(V)

1,41,21,00,80,60,40,20,0

7,5

7,0

6,5

6,0

5,5

5,0

4,5

4,0

3,5

3,0

2,5

Abb. 4.30:Abhängigkeit der Einsatzspannung von injizierter Ladung und Lesespannungbeim Auslesen des geschriebenen drainseitigen Bits


Drainspannung (V)

Ein

satz

span

nung

(V)

1,41,21,00,80,60,40,20,0

7,5

7,0

6,5

6,0

5,5

5,0

4,5

4,0

3,5

3,0

2,5

Abb. 4.31:Abhängigkeit der Einsatzspannung von injizierter Ladung und Lesespannungbeim Auslesen des ungeschriebenen sourceseitigen Bits

4.3 Einfluss lokalisierter Ladungen auf die Unterschwellencharakteristik 85


Drainspannung (V)

Sw

ing

(V/d

ec)

1,41,21,00,80,60,40,20,0

0,40

0,35

0,30

0,25

0,20

0,15

Abb. 4.32:Abhängigkeit der Swing von injizierter Ladung und Lesespannung beim Auslesendes geschriebenen drainseitigen Bits


Drainspannung (V)

Sw

ing

(V/d

ec)

1,41,21,00,80,60,40,20,0

0,40

0,35

0,30

0,25

0,20

0,15

Abb. 4.33:Abhängigkeit der Swing von injizierter Ladung und Lesespannung beim Auslesendes ungeschriebenen sourceseitigen Bits


4.4 Nachweis von Ladungen über Drain- und Source-Gebiet

Für die Untersuchung von Inhomogenitäten der Speicherladungsdichte über den Kanal-zu-Source/Drain-Übergängen wurden Vergleichsexperimente zwischen einer Injektion vonElektronen in die Speicherschicht aus dem Substrat mittelspositiver (15 V) und über das Ga-te mittels negativer (-12 V) Gatespannung durchgeführt. Die Substratinjektion entspricht da-bei dem üblicherweise verwendeten Verfahren zum Beschreiben der Speicherschicht, wäh-rend die Injektion von Elektronen aus dem Gate einen Effekt zweiter Ordnung darstellt,der beim Löschen der Zellen unerwünscht auftreten kann, dassogenannte Nachtunneln vonElektronen aus der Gateelektrode. Für detaillierte Untersuchungen wurden unterschiedlichprozessierte Speicherzellen verwendet. Durch die unterschiedliche Herstellung des Seiten-wandoxids waren die Proben verschiedenen thermischen Budgets ausgesetzt. Damit ergibtsich ein Unterschied in der Weite der Unterdiffusion der n-Gebiete unter den Gatestapel.

Im Experiment wurden die Speicherzellen bei gleichzeitiger Erdung von Source, Drainund Substrat jeweils für 10 s beschrieben. Hierbei ergab sich eine Einsatzspannungsver-schiebung von etwa +2,0 V bei der Substratinjektion und etwa+2,3 V bei der Gateinjek-tion. Bei der Injektion aus dem Substrat wurden die Übertragungskennlinien zu höherenSpannungen hin verschoben, ohne dass sich dabei ihr prinzipieller Verlauf veränderte (sieheAbb. 4.34a). Es lassen sich eine geringfügige Erhöhung des Unterschwellenanstiegs (Swing)sowie, aus der stärkeren Auffächerung der Kennlinien bei Variation der Drainspannung, ei-ne leichte Zunahme der draininduzierten Barrierenerniedrigung (DIBL: engl.Drain InducedBarrier Lowering) im Sourcebereich feststellen. Beide Effekte deuten auf eine leichte Ver-ringerung der Speicherladungsdichte im Gate-zu-Source/Drain-Überlappungsbereich hin.

programmierte Zellefrische Zelle

UDUD

Gatespannung (V)

Dra

inst

rom

(A)

76543210

10-5

10-6

10-7

10-8

10-9

10-10

10-11

(a) Injektion aus dem Substrat


UDUD

Gatespannung (V)

Dra

inst

rom

(A)

76543210

10-5

10-6

10-7

10-8

10-9

10-10

10-11

(b) Injektion aus dem Gate

Abb. 4.34:Übertragungskennlinien bei Drainspannungen von 0,1 V bis 1,5 V vor und nachder Injektion von Elektronen aus dem Substrat und über das Gate

Im Gegensatz dazu ändert sich das Verhalten der Übertragungskennlinien nach der Injek-tion von Elektronen über das Gate in einigen Ausprägungen (siehe Abb. 4.34b) deutlich.

4.4 Nachweis von Ladungen über Drain- und Source-Gebiet 87

Zum einen weist die geringere Auffächerung der Kennlinien durch unterschiedliche Drain-spannungen auf eine Verringerung des DIBL-Effektes in den Übertragungskennlinien hin,was auf eine lokal erhöhte Ladungsdichte im Source-zu-Gate-Überlappungsgebiet schlie-ßen lässt. Zum anderen sind höhere Leckströme bei Gatespannungen unterhalb von 4 Vzu beobachten, die mit zunehmender Drain- und abnehmender Gatespannung zunehmen.Hierbei handelt es sich um GateInduzierte DrainLeckströme(GIDL), die aus einer erhöhtenLadungsdichte im Gate-Drain-Überlappungsbereich resultieren.

In einer detaillierten Untersuchung wurden die gateinduzierten Drainleckströme an, ausdem Gate beziehungsweise aus dem Substrat, programmiertenZellen analysiert. Die ver-wendeten Drainspannungen lagen bei 1,5 V und 2,0 V. Für höhere Drainspannungen wurdedurch die Messung die Zellcharakteristik verändert, für niedrigere Drainspannungen ver-schlechterte sich das Signal-Rausch-Verhältnis deutlich.

Nach der Injektion von Elektronen über das Substrat zeigt sich eine, im Vergleich zur Ein-satzspannungsänderung von etwa 2,0 V, nur leichte Verschiebung der GIDL-Charakteristikvon ca. 0,6–0,7 V (siehe Abb. 4.35a). Eine deutlich stärkereVerschiebung ergibt sich bei derInjektion über das Gate. Abb. 4.35b zeigt die GIDL-Kurven vor und nach der Injektion. Es


Gatespannung (V)

Dra

inst

rom

(A)

0-1-2-3-4-5-6-7

10-8

10-9

10-10

10-11



Gatespannung (V)

Dra

inst

rom

(A)

0-1-2-3-4-5-6-7

10-8

10-9

10-10

10-11


Abb. 4.35:Gateinduzierte Drainleckströme bei Drainspannungen von 1,5 V und 2,0 V vorund nach der Injektion von Elektronen aus dem Substrat und über das Gate

ist eine Verschiebung von über 10 V sowohl bei einer Drainspannung von 1,5 V als auch beieiner Drainspannung von 2,0 V zu erkennen. Dies ist deutlichmehr als die Änderung derEinsatzspannung. Das bedeutet, dass nach der Injektion über das Gate eine sehr viel höhereLadungsdichte im Gate-zu-Drain-Überlappungsbereich zu finden ist als über dem Kanalge-biet. Nach der Substratinjektion ist die Ladungsdichte im Vergleich zum Kanalgebiet eherverringert, was die oben wiedergegebenen Erkenntnisse ausden DIBL-Betrachtungen stützt.

Die entwickelten Verfahren lassen sich nicht nur nutzen, umunterschiedliche Injektions-bedingungen oder Programmierzustände zu analysieren. In einer weiteren Untersuchungwurde das Verhalten der oben genannten unterschiedlich prozessierten Speicherzellen bei


vergleichbaren Programmierzuständen verglichen. Neben den Zellen aus dem Referenzpro-zess wurden hierfür Bauelemente herangezogen, welche durch den Ersatz eines Hochtem-peratur- durch einen Niedertemperatur-Abscheideprozessein geringeres thermisches Bud-get besitzen. Die Prozessvariation bewirkt im Bauelement eine geringere Unterdiffusion derSource-/Drainbereiche unter die Gateelektrode und damit eine Reduzierung der Gate-zu-Source/Drain-Überlappungsbereiche um etwa 3 nm. Die GIDL-Messungen vor und nachder Gateinjektion (siehe Abb. 4.36b) zeigen die gleiche Verschiebung der GIDL-Kurven umetwa 10 V. Das deutet daraufhin, dass die GIDL-Messung in erster Linie nicht sensitiv aufdas drainseitige Kanalende ist, sondern eher den kompletten Drain/Gate-Überlapp-Bereichanalysiert. Ein deutlich verändertes Verhalten weisen jedoch die Übertragungskennlinienbei variierter Drainspannung auf. Während bei Drainspannung größer 0,5 V eine Einsatz-spannungsverschiebung von etwa 2,5 V vergleichbar den Standardzellen zu erkennen ist,nimmt diese Verschiebung mit abnehmender Drainspannung auf Werte um bis zu 4 V nochweiter zu. Durch die um 3 nm geringere laterale Ausdehnung des Drain- und damit auchdes Sourcegebiets unter die Gateelektrode ergibt sich einedeutlich veränderte Charakteris-tik der Übertragungskennlinien und die hohe Ladungsdichteüber dem Kanal in Drainnähelässt sich nachweisen.


UDUD

Gatespannung (V)

Dra

inst

rom

(A)

76543210

10-5

10-6

10-7

10-8

10-9

10-10

10-11



Gatespannung (V)

Dra

inst

rom

(A)

0-1-2-3-4-5-6-7

10-8

10-9

10-10

10-11


Abb. 4.36:Übertragungskennlinien und gateinduzierte Drainleckströme bei unterschiedli-chen Drainspannungen vor und nach der Injektion von Elektronen über das Gatebei Zellen mit geringerem thermischen Budget

4.5 Zyklenfestigkeit der verwendeten Speicherzellen 89

4.5 Zyklenfestigkeit der verwendeten Speicherzellen

4.5.1 Einfluss der Zyklenzahl auf die laterale Ladungsverteilung

Um zu untersuchen, wie sich die Ladungsverteilung in geschriebenen Bits nach mehrmali-gem Schreiben und Löschen verändert, wurden Zyklentests durchgeführt. Im folgenden Bei-spiel wurde eine Speicherzelle im Zwei-Bit-Modus mittels der adaptiven Programmier- undLöschmethode (siehe Abschnitt 3.2.3.1) 105 mal beschrieben und gelöscht. Während desZyklentests wurde die Zelle mittels den vorgestellten Methoden charakterisiert. Die Charak-terisierung fand nach der ersten Programmierung der frischen Zelle, einem weiteren Lösch-und Programmierschritt und anschließend nach 10, 100, 1000, 104 und 105 Durchläufenstatt (siehe Abb. 4.37-4.43).

Gatespannung (V)

Dra

inst

rom

(A)

65432

10-4

10-5

10-6

10-7

10-8

10-9

(a) Kennlinienfeld in Vorwärtsrichtung

Gatespannung (V)

Dra

inst

rom

(A)

65432

10-4

10-5

10-6

10-7

10-8

10-9

(b) 1Kennlinienfeld in Rückwärtsrichtung

Abb. 4.37:Übertragungskennlinienfelder bei unterschiedlichen Drainspannungen einereinmalig drainseitig programmierten Speicherzelle

Gatespannung (V)

Dra

inst

rom

(A)

65432

10-4

10-5

10-6

10-7

10-8

10-9


Gatespannung (V)

Dra

inst

rom

(A)

65432

10-4

10-5

10-6

10-7

10-8

10-9


Abb. 4.38:Übertragungskennlinienfelder bei unterschiedlichen Drainspannungen einerdrainseitig programmierten Speicherzelle nach einem Schreib-Lösch-Durchlauf


Gatespannung (V)

Dra

inst

rom

(A)

65432

10-4

10-5

10-6

10-7

10-8

10-9


Gatespannung (V)D

rain

stro

m(A

)

65432

10-4

10-5

10-6

10-7

10-8

10-9


Abb. 4.39:Übertragungskennlinienfelder bei unterschiedlichen Drainspannungen einerdrainseitig programmierten Speicherzelle nach 10 Schreib-Lösch-Durchläufen

Gatespannung (V)

Dra

inst

rom

(A)

65432

10-4

10-5

10-6

10-7

10-8

10-9


Gatespannung (V)

Dra

inst

rom

(A)

65432

10-4

10-5

10-6

10-7

10-8

10-9




Gatespannung (V)

Dra

inst

rom

(A)

65432

10-4

10-5

10-6

10-7

10-8

10-9


Gatespannung (V)D

rain

stro

m(A

)

65432

10-4

10-5

10-6

10-7

10-8

10-9



Gatespannung (V)

Dra

inst

rom

(A)

65432

10-4

10-5

10-6

10-7

10-8

10-9


Gatespannung (V)

Dra

inst

rom

(A)

65432

10-4

10-5

10-6

10-7

10-8

10-9




Gatespannung (V)

Dra

inst

rom

(A)

65432

10-4

10-5

10-6

10-7

10-8

10-9


Gatespannung (V)

Dra

inst

rom

(A)

65432

10-4

10-5

10-6

10-7

10-8

10-9



Es ist deutlich zu erkennen, dass die Steigung der Kurven im Unterschwellenbereich beihalblogarithmischer Auftragung nach etwa 1000 Durchläufen deutlich abnimmt. Dies giltsowohl in Vorwärts-, als auch in Rückwärtsrichtung. Weniger deutlich scheinen die Aus-wirkungen auf das Verhalten der Einsatzspannung zu sein, die über den Zyklentest nur ge-ring variiert. Dies ist zumindest für das geschriebene Bit nahe dem Drain nachvollziehbar,da die Einsatzspannung das Kriterium für den Abbruch des adaptiven Schreibens darstellt.Nach 105 Durchläufen zeigt sich eine starke Schädigung der Zelle, was an den zunehmendverrauschten Kennlinien zu erkennen ist. Abb. 4.44 zeigt die Extraktion der Einsatzspan-nungen aus den obigen Kennlinien. Bis auf geringe Abweichungen ist dabei keine Verände-rung der Abhängigkeit von der Drainspannung zu erkennen. Esist somit nicht möglich überdie Einsatzspannung Informationen über eine veränderte Ladungsverteilung zu erhalten. InAbb. 4.45 sind die entsprechende Werte des Swing in Vorwärtsrichtung (S-Bit) aufgetragen.Wie schon an den Kennlinien zu erkennen war, nimmt der Swing mit steigender Zyklen-zahl zu und auch der Kurvenverlauf ändert sich ab einer Zyklenzahl von 1000 sehr stark.Betrachtet man diesen Verlauf und vergleicht ihn mit den Simulationen, so entspricht dieseinem Auseinanderlaufen des Ladungspakets.

4.5.2 Einfluss der Zyklenzahl auf den Ladungsverlust

Ein wichtiger Aspekt, um das Speicherhaltevermögen bewerten zu können, ist das Ver-ständnis von Speicherladungsverlustmechanismen. Hierzuwurden Vergleichsmessungen anfrischen, das heißt einmalig programmierten und 1000-fachgelöschten und programmier-ten Speicherzellen im Zwei-Bit-Betrieb durchgeführt. Dabei wurden die Zellen in den ge-wünschten Zustand geschrieben und nach dem oben erläuterten Verfahren charakterisiert,das heißt Einsatzspannung und Swing über einen weiten Drainspannungsbereich bestimmt.Anschließend wurden die Zellen über 60 Stunden bei einer Temperatur von 180◦C heißge-lagert und wiederum mit dem gleichen Verfahren charakterisiert.

Die einmalig programmierte Zelle zeigt dabei keine Veränderung der Einsatzspannung


D-Bit: 104 ZyklenD-Bit: 103 ZyklenD-Bit: 1 DurchlaufD-Bit: Einfach progr.S-Bit: 104 ZyklenS-Bit: 103 ZyklenS-Bit: 1 DurchlaufS-Bit: Einfach progr.

Drainspannung (V)

Ein

satz

span

nung

(V)

1,41,21,00,80,60,40,20,0

7,0

6,5

6,0

5,5

5,0

4,5

4,0

3,5

3,0

Abb. 4.44:Entwicklung der Abhängigkeit der Einsatzspannung von der Lesespannung imLaufe eines Zyklentests an einer sourceseitig beschriebenen Speicherzelle

S-Bit: 104 ZyklenS-Bit: 103 ZyklenS-Bit: 1 DurchlaufS-Bit: Einfach progr.

Drainspannung (V)

Sw

ing

(V/d

ec)

1,41,21,00,80,60,40,20,0

0,50

0,45

0,40

0,35

0,30

0,25

0,20

0,15

Abb. 4.45:Entwicklung der Abhängigkeit des Swing in Vorwärtsrichtung (S-Bit) von derLesespannung im Laufe eines Zyklentests an einer sourceseitig beschriebenenSpeicherzelle


des programmierten Bits bei hohen Lesespannungen am Drain,während sich diese für dasungeschriebene Bit verringert (siehe Abb. 4.46). Der Swing(siehe Abb. 4.47) weist keinerleiVeränderungen nach der Heißlagerung auf, wodurch auf einenLadungsverlust hauptsäch-lich über das Tunneloxid geschlossen und eine laterale Umverteilung vernachlässigt werdenkann.

D-Bit: nach HLGS-Bit: nach HLGD-Bit: vor HLGS-Bit: vor HLG

Drainspannung (V)

Ein

satz

span

nung

(V)

1,41,21,00,80,60,40,20,0

7,0

6,5

6,0

5,5

5,0

4,5

4,0

3,5

3,0

Abb. 4.46:Abhängigkeit der Einsatzspannung von der angelegten Drainspannung vor undnach der Heißlagerung (180◦C; 60 h) einer einmalig sourceseitig programmier-ten Speicherzelle

Anders verhält sich eine 1000-fach gezykelte Zelle. Hier verringert sich ebenso die Ein-satzspannung des programmierten Bits, jedoch ist ein Anstieg der Einsatzspannung des un-geschriebenen Bits zu erkennen (siehe Abb. 4.48), was eine laterale Umverteilung in Rich-tung der Kanalmitte vermuten lässt. Und auch die Veränderung des Swing (siehe Abb. 4.49)ist ein deutliches Zeichen für diese Annahme. Im Fall des Auslesens in Rückwärtsrichtung(D-Bit) ist eine deutliche Abnahme des Swing zu erkennen. Vergleicht man die Ergebnisseaus der Simulation (siehe Abb. 4.21), so entspricht dies einer breiteren Ladungsverteilung.Die Abnahme des Maximalwertes in Vorwärtsrichtung (S-Bit)zeigt außerdem eine Verrin-gerung der Ladungsdichte, die eine laterale Umverteilung zur Folge hätte.

Aufgrund dieser Ergebnisse kann man darauf schließen, dassbei mehrfach programmier-ten und gelöschten Zellen der Anteil der lateralen Umverteilung an Bedeutung gewinnt, wassehr wahrscheinlich auf den unterschiedlichen Injektionsorten der heißen Elektronen undLöcher basiert, wodurch es in der Speicherschicht zur Ausbildung von positiven und ne-gativen Raumladungen kommt, die sich bei erhöhter Temperatur durch Diffusion und Driftausgleichen können. Der Mechanismus dieses Ladungstransports wurde in Abschnitt 2.2.4.1erläutert.



Drainspannung (V)

Sw

ing

(V/d

ec)

1,41,21,00,80,60,40,20,0

0,50

0,45

0,40

0,35

0,30

0,25

0,20

0,15

Abb. 4.47:Abhängigkeit des Swing von der angelegten Drainspannung vor und nach derHeißlagerung (180◦C; 60 h) einer einmalig sourceseitig programmierten Spei-cherzelle


Drainspannung (V)

Ein

satz

span

nung

(V)

1,41,21,00,80,60,40,20,0

6,5

6,0

5,5

5,0

4,5

4,0

Abb. 4.48:Abhängigkeit der Einsatzspannung von der angelegten Drainspannung vor undnach der Heißlagerung (HLG: 180◦C; 60 h) einer sourceseitig 1000-fach ge-löschten und programmierten Speicherzelle



Drainspannung (V)

Sw

ing

(V/d

ec)

1,41,21,00,80,60,40,20,0

0,50

0,45

0,40

0,35

0,30

0,25

0,20

0,15

Abb. 4.49:Abhängigkeit des Swing von der angelegten Drainspannung vor und nach derHeißlagerung (HLG: 180◦C; 60 h) einer sourceseitig 1000-fach gelöschten undprogrammierten Speicherzelle

5 Diskussion der Ergebnisse und Wertung

5.1 Sättigung des Programmierfensters im Zwei-Bit-Modus

Die in Abschnitt 4.1.2 gezeigten Simulationen zur Injektion heißer Ladungsträger zeigenden Einfluss lokalisiert eingefangener Ladungen auf das Bauelementeverhalten. Bemerkens-wert sind hierbei die Ergebnisse zur Abhängigkeit der Einsatzspannungen des drain- undsourceseitigen Bits von der injizierten Ladungsverteilung, wie dies in Abb. 5.1 nochmalsdargestellt ist. Um ein möglichst großes Programmierfenster zwischen dem beschriebenen

4 · 1019 cm-33 · 1019 cm-32 · 1019 cm-31 · 1019 cm-3


Pro

gram

mie

rfen

ster

(V)

120100806040200

2,5

2,0

1,5

1,0

0,5

0,0

Abb. 5.1:Abhängigkeit des Programmierfensters von der Weite des Ladungspakets bei einerLesespannung von 1,3 V

Bit und dem gegenüberliegenden unbeschriebenen zweiten Bit zu erreichen, dürfen sichdie injizierten Ladungspakete nicht allzu weit über das Kanalgebiet erstrecken. Die opti-male Weite, bei der das maximale Programmierfenster erreicht wird, ist dabei stark vonder Ladungsdichte des injizierten Ladungspakets abhängig. Mit steigender Ladungsdichteist dabei eine immer kürzere Ausdehnung über das Kanalgebiet nötig, um das maximaleProgrammierfenster zu erreichen. Bemerkenswert ist jedoch, dass das maximale Program-mierfenster nicht durch immer höhere Ladungsdichten beliebig vergrößert werden kann.Das Programmierfenster sättigt bei den simulierten Speicherzellen bei etwa 2,5 V. Auch diestarke Abhängigkeit des Programmierfensters von der Weitedes Ladungspakets begrenzt

98 5 Diskussion der Ergebnisse und Wertung

die Möglichkeiten im Betrieb der Speicherzelle. Ist es beispielsweise nicht möglich die La-dung so nahe wie nötig am Kanalende zu injizieren, so kann mannicht von höheren La-dungsdichten profitieren, da sich die Verläufe der Programmierfenster bei unterschiedlichenLadungsdichten bei größeren Weiten schnell annähern (siehe Abb. 5.1).

Ausschlaggebend für dieses Verhalten ist die Geometrie derSpeicherzelle. Je kürzer dieKanallänge gewählt wird, umso stärker ist die gegenseitigeBeeinflussung der beiden Bits,wodurch das maximale Programmierfenster sinkt. Möchte mandie Speicherzellen mit vierBit pro Zelle betreiben, das heißt eine Kombination aus zweiphysikalisch getrennten La-dungspaketen und dem Betrieb im Multilevel Modus, so ist diegegenseitige Beeinflussungder Bits schon beim Entwurf zu beachten. Zum einen müssen innerhalb des Programmier-fensters zwei zusätzliche Einsatzspannungsniveaus definiert werden, welche die nötige To-leranz aufweisen den üblichen Einsatzspannungsdrift auffangen zu können. Zum anderendarf ein, mit maximaler Verschiebung der Einsatzspannung,programmiertes Bit das gegen-überliegende Bit nicht so weit beeinflussen, dass es auf ein höher liegendes Einsatzspan-nungsniveau gezogen wird. Da der gegenseitige Einfluss der Bits mit sinkender Gatelängesteigt, ist ein Betrieb im Vier-Bit-Modus nicht mehr möglich. Dadurch verringert sich dieSpeicherdichte deutlich, obwohl die Dichte an Speicherzellen pro Fläche gestiegen ist. Esexistiert daher eine minimale Gatelänge, bei der ein Betrieb mit vier Bit pro Zelle möglichist und damit eine maximal effektive Speicherdichte erreicht werden kann. Erst bei deutlichniedrigeren Gatelängen kann ein Rückschritt von vier auf zwei Bit pro Zelle kompensiertund eine höhere effektive Speicherdichte erreicht werden.

5.2 Extraktion der lateralen Verteilung eingefangener Ladungen

Durch den Vergleich der experimentellen Daten in Abschnitt4.3 und den simulierten Ergeb-nissen aus Abschnitt 4.1.2 lässt sich die Weite des injizierten Ladungspakets bestimmen.Hierzu werden die Werte des Swing bei einer Lesespannung von1,3 V in Vorwärtsrich-tung, das heißt beim Lesen des sourceseitigen Bits, herangezogen. Der Verlauf des Swingmit zunehmender Programmierung, wie in Abb. 4.33 dargestellt, wird mit den simuliertenSwingwerten für unterschiedliche und wahrscheinliche Ladungspakete aus Abb. 4.21 ver-glichen. Dabei ist zu erkennen, dass für eine programmierteEinsatzspannungsverschiebungvon 2,36 V eine sehr gute Übereinstimmung für eine laterale Ladungsverteilung, mit einerWeite von 15 nm und einer Ladungsdichte von etwa 3 · 1019 cm-3, zu finden ist. Zur Ver-deutlichung sind in Abb. 5.2 die experimentell gefundenen Swingwerte zusammen mit densimulierten Daten für Ladungspakete der Weite 15 nm und den Ladungsdichten 2 · 1019 cm-3

und 3 · 1019 cm-3 dargestellt.Die Achse der Graphen der simulierten Daten wurden dabei um einen konstanten Fak-

tor von 40 mV pro Dekade gegenüber den experimentellen Datenverschoben, um im Dia-gramm eine gemeinsame Basis zu erhalten. Der Unterschied inden absoluten Werten istdabei auf Unterschiede in den simulierten und den tatsächlichen Schichtdicken im Gates-tapel der Speicherzelle aufgrund von Prozessschwankungenund auf Randeffekte zurück-zuführen. Die Bauelementesimulation ergibt, dass ein Ladungspaket mit einer Weite von15 nm und einer Ladungsdichte von 3 · 1019 cm-3 ein Programmierfenster von etwa 2 V be-

5.3 Inhomogene Fowler-Nordheim-Injektion 99

∆UTh = 2,95 V∆UTh = 2,36 V∆UTh = 1,68 V∆UTh = 1,01 V∆UTh = 0,46 V∆UTh = 0,00 V3 · 1019 cm-3 (15 nm)2 · 1019 cm-3 (15 nm)

Drainspannung (V)

Sim

.Sw

ing

(V/d

ec)

Exp

.Sw

ing

(V/d

ec)

0,34

0,32

0,30

0,28

0,26

0,24

0,22

0,20

0,18

0,16

0,14

1,41,21,00,80,60,40,20,0

0,38

0,36

0,34

0,32

0,30

0,28

0,26

0,24

0,22

0,20

0,18

Abb. 5.2:Vergleich von experimentell über einen Programmiervorgang ermittelten Swing-werten und simulierten Daten

wirkt. Dies steht in guter Übereinstimmung mit der Differenz der Einsatzspannungen desprogrammierten und unprogrammierten Bits bei einer Einsatzspannungsverschiebung desprogrammierten Bits von 2,36 V (vgl. Abb. 4.29a).

Da unterschiedliche Ladungsverteilungen zu gleichen Swingwerten bei unterschiedlichenDrainspannungen führen können (siehe Abb. 4.21), erlaubt die Untersuchung des Swingüber einen weiten Bereich der Drainlesespannung eine exaktere Bestimmung der Ladungs-verteilung über dem Kanalgebiet. Geringe Unterschiede in der Weite oder der Ladungsdichteführen zu signifikanten Änderungen der Abhängigkeit des Swing von der Drainspannung.Somit wird die Genauigkeit zur Bestimmung der Ladungsverteilung im Vergleich zu Me-thoden die den Swing bei nur einer Drainspannung auswerten,deutlich verbessert. Die Un-tersuchungen ergeben außerdem eine sehr kurze Weite der injizierten Ladungspakete vonetwa 15 nm, so dass die simulierten maximalen Programmierfenster zu erreichen sind.

5.3 Inhomogene Fowler-Nordheim-Injektion

Anhand der vergleichenden Messungen der gateinduzierten Drainleckströme vor und nachder Injektion von Elektronen mittels Fowler-Nordheim-Tunneln aus dem Substrat und überdas Gate waren deutliche Unterschiede dieser beiden Injektionsmechanismen zu erken-nen. Während bei der Injektion aus dem Substrat kaum Ladungen in die Gate-zu-Drain-Überlappungsbereiche injiziert wurden, war dieser Effektbei der Injektion aus dem Ga-te sehr stark ausgeprägt. Dieses Verhalten war auf Spannungsspitzen an den Kanten derGateelektrode zurückzuführen, die mittels Bauelementesimulationen nachgewiesen werden


konnten und mit den experimentellen Beobachtungen übereinstimmt.Die Untersuchungen an den Speicherzellen mit geringerem thermischen Budget zeigen

außerdem, dass die Ladungsinjektion aus dem Gate, wie sie imBetrieb der Zellen beim Lö-schen vorkommt, das Bauelementeverhalten deutlich beeinflussen kann, sobald der Über-lapp zwischen Gate und Drain nicht mehr groß genug ist. Dies hat vor allem Einfluss aufzukünftige Speichergenerationen, die deutlich geringereStrukturgrößen aufweisen werden.Hier müssen durch einen geeigneten Herstellungsprozess die Kanten der Gateelektrode ab-gerundet werden, um die oben beschriebenen Spannungsspitzen zu vermeiden.

5.4 Zyklenfestigkeit der verwendeten Speicherzellen

Die Untersuchungen zur Zyklenfestigkeit aus Abschnitt 4.5zeigen, dass sich das Verhal-ten der verwendeten Speicherzellen im Betrieb deutlich verändert. Gründe dafür sind in derSchädigung des Materialsystems zu suchen. Durch das wiederholte Beschreiben und Lö-schen werden einerseits neue zusätzliche Haftstellen generiert, andererseits können durchdie Zunahme der Haftstellendichte können eingefangene Ladungen leichter in benachbar-te Haftstelle wandern (vgl. Abb. 2.15). Dadurch laufen die Ladungspakete in mehrfachprogrammiert und gelöschten Speicherzelle auseinander, was die Untersuchung der Un-terschwellencharakteristik zeigt. Die durchgeführten Bauelementesimulation haben jedochgezeigt, dass das erreichbare Programmierfenster stark von der Weite der Ladungspake-te abhängt (siehe Abb. 4.19). Dieses Verhalten ist für den Betrieb der Speicherzellen inkommerziellen Produkten von großer Bedeutung. Um die nötigen Anforderungen an Flash-Speichern zu erfüllen, sind hier spezielle Korrekturalgorithmen nötig. Im schlimmsten Fallkönnte eine Zelle, die anfangs mit vier Bit pro Zelle betrieben wurde in einen Drei- be-ziehungsweise Zwei-Bit-Modus versetzt werden. Dies hättejedoch eine Verringerung desGesamtspeichers zur Folge, was bedeutet, dass der Speichernicht voll beschrieben werdendarf, da sonst Datenverluste zu befürchten sind. Der Versuchsaufbau, wie er im Rahmender Arbeit entwickelt wurde, bietet die Möglichkeit das Verhalten der Bauelemente überden gesamten Zyklentest zu verfolgen. Somit lassen sich deutlich genauere Aussagen überauftretenden Effekte treffen als durch den Vergleich des Anfangs- und Endzustand wie diesbisher üblich war.

5.5 Anwendung der Ergebnisse auf zukünftigeSpeichertechnologien

Die in der vorliegenden Arbeit untersuchten haftstellenbasierten, nichtflüchtigen Speicher-zellen werden die Anforderungen an Flash-Speicher in den nächsten Jahren gut erfüllenkönnen. Laut ITRS sind mittelfristig neue Ansätze nötig, wie dies in Tabelle 1.1 zu sehenist. Zum einen ist die Entwicklung von dreidimensionalen Speicherstrukturen vorgesehen,zum anderen existieren noch erhebliche Probleme bei dünnenOxiden. Letzteres versuchtman durch den Einsatz neuer Materialen zu kompensieren. Im Folgenden sind zwei Bei-spiele für die jeweiligen Ansätze dargestellt. Weiter wirddiskutiert in wie weit die in der

5.5 Anwendung der Ergebnisse auf zukünftige Speichertechnologien 101

vorliegenden Arbeit entwickelten Untersuchungsmethodenauf diese neuartigen Technolo-gien angewendet werden können.

5.5.1 Dreidimensionale Speicherstrukturen

Als Ansatz für die Realisierung dreidimensionaler Speicherstrukturen präsentierte Tanakaet. al. [Tan07] 2007 den sogenannten BiCS-Flash-Speicher (BiCS: engl.Bit-Cost Scala-ble technology). Diese Technologie realisiert ein mehrschichtiges Speicherarray mit einerkonstanten Anzahl an Lithographieschritten, unabhängig von der Anzahl der gestapeltenSchichten. In Abb. 5.3a ist die dreidimensionale Ansicht dieser Speicherstruktur sowie dieDraufsicht auf das Speicherarray gezeigt. Man erkennt sehrgut den mehrschichtigen Aufbauder alternierenden Schichten aus elektrisch leitenden Polysilicium und den in der Darstel-lung nicht angezeigten isolierenden Schichten. Dieser Schichtstapel wird nun so strukturiert,dass senkrechte Röhren entstehen. An die Seitenwände dieser Röhren wird ein ONO-Stapelaufgebracht, deren Siliciumnitridschicht als Speicherschicht fungiert. Anschließend werdendie Röhren mit dotiertem Silicium aufgefüllt. Die leitenden Schichten aus Polysilicium um-

(a) BiCS-Flash-Speicher aus der Vogelperspek-tive sowie Draufsicht auf ein BiCS-Flash-Speicherarray

(b) Querschnitt einer BiCS-Flash-Speicher-strings und einer entsprechenden vertikalenSONOS-Speicherzelle beziehungsweiseeines vertikalen Feldeffekttransistors

Abb. 5.3:Aufbau und Funktionsweise des dreidimensionalen BiCS-Flash-Speichers[Tan07]

schließen diese Röhren und stellen damit für die Speicherzellen die Gateelektrode dar. Wiein Abb. 5.3b zu sehen, ergeben sich so Speicherstrings, die im Gegensatz zur Planartechno-logie senkrecht zur Oberfläche der Siliciumscheibe orientiert sind. Diese Speicherstrings be-sitzen jeweils zwei Auswahltransistoren am oberen und unteren Ende. Die Funktionsweisedes BiCS-Flash-Speichers ist dabei identisch mit herkömmlichen NAND-Flash-Speichern.Die Zellen werden mittels Fowler-Nordheim-Tunneln beschrieben und gelöscht.

Da die vertikalen Größen deutlich geringer sind als die in lateraler Richtung ist hier einebesonders gute Kontrolle des Injektionsvorgangs nötig. Etwaige Kanteneffekte, wie sie inAbschnitt 4.4 nachgewiesen wurden, können in diesem Fall die Charakteristik der Nach-


barzellen stark beeinflussen. Daher stellt die in dieser Arbeit angewandte Methode zur Un-tersuchung der Kanteneffekte eine gute Grundlage für eingehende Charakterisierungen derBiCS-Flash-Speichertechnologie dar.

5.5.2 Speicherzellen mit Schichten hoher Dielektrizitätskonstante

Um den Problemen, die dünne Oxide mit sich bringen aus dem Wegzu gehen, wird Silici-umdioxid durch Materialien mit hoher Dielektrizitätskonstante ersetzt. Dadurch können di-ckere Schichten bei gleicher oder sogar geringerer effektiver Oxiddicke verwendet werden.Als Beispiel sei hier die sogenannte TANOS-Technologie genannt [Lee03]. Hier wird dasBlockoxid durch Aluminiumoxid (Al2O3) ersetzt. Durch die höhere Dielektrizitätskonstantevon Aluminiumoxid (ca. 9,8) im Vergleich zu Siliciumdioxid (3,9) herrscht im Blockoxidein geringeres elektrisches Feld als im Tunneloxid. Damit lässt sich der Effekt des Nach-tunnelns deutlich verringern (vgl. Abb. 5.4a). Ein weiterer Ansatz um das Nachtunneln zu

Al2O3

Je

Jh

SiO2

φB

(a) Blockoxid mit hoher Dielektrizitätskonstante

Al2O3

Je

Jh

φM

(b) Metallelektrode

Abb. 5.4:Einfluss von Schichten hoher Dielektrizitätskonstante alsBlockoxid und einerMetallelektrode auf die Feldverteilung im Gatestapel einer TANOS-Speicherzelle[Lee03]

minimieren ist der Ersatz der Gateelektrode aus Polysilicium durch eine Metallelektrode.Im Falle des TANOS wird Tantalnitrid (TaN) verwendet. Durchdie Verwendung einer Me-tallelektrode bildet sich keine Raumladungszone an der Grenzfläche zum Blockoxid aus.Zusammen mit den Materialeigenschaften von Tantalnitrid ergibt sich dadurch eine höhe-re Austrittsarbeit, was die Tunnelwahrscheinlichkeit aufgrund der größeren Tunnelbarriereverringert (vgl. Gl. (2.47)).

Da in den TANOS-Speicherzellen der gleiche Mechanismus zurProgrammierung ver-wendet wird wie in den in dieser Arbeit verwendeten haftstellenbasierten, nichtflüchtigenSpeicherzellen, lassen sich sämtliche Verfahren auf dieseneue Technologie übertragen. So-mit stehen umfangreiche Untersuchungsmethoden zur Verfügung, um Speicherzellen dieserneuartigen Technologie zu charakterisieren.

6 Zusammenfassung und Ausblick

6.1 Zusammenfassung

Gegenstand der Arbeit waren Untersuchungen zur Charakterisierung und Modellierung vonLadungseinfangmechanismen in dielektrischen Speicherschichten, wie sie in zukünftigenFlash-Speichern vorkommen. Für die Realisierung der experimentellen Untersuchungenwurde ein eigenes Messsystem entwickelt, welches im Gegensatz zu kommerziell erhältli-chen Geräten, die Möglichkeit bietet Zyklentests mit ausreichend hohen Zyklenraten durch-zuführen, bei gleichzeitig maximaler Flexibilität hinsichtlich der Bauelementecharakteri-sierung. Für das Messsystem wurden diverse Standardkomponenten in geeigneter Weiseverschaltet, so dass mit dem selbstentworfenem Steuerprogramm die Anforderungen erfülltwerden konnten. Des Weiteren wurden neuartige Verfahren zur Durchführung von Zyklen-tests entwickelt, um diese hohen Zyklenrate zu erreichen. Ebenso wurde ein neuartiges Cha-rakterisierungsverfahren entwickelt, mit dessen Hilfe die laterale Ladungsverteilung einge-fangener Ladungen über dem Kanalgebiet mit größerer Genauigkeit bestimmt werden kann,als dies mit bisher üblichen Verfahren möglich war. Das Verfahren wertet den Anstieg desUnterschwellenstroms bei unterschiedlichen Drainspannungen aus. Die sich daraus erge-benden Abhängigkeiten des Swing von der Weite und der Ladungsdichte des eingefangenenLadungspakets geben Aufschluss über die injizierte Ladungsverteilung.

Das Verhalten der Speicherzellen wurde mittels Bauelementesimulationen nachgebildet.Dabei wurden Größen wie die elektrische Feldverteilung sowie der Potentialverlauf im Bau-element berechnet. Ebenso wurden Strom-Spannungs-Kennlinien, insbesondere die Über-tragungskennlinien, simuliert. Die daraus resultierenden Ergebnisse gaben Aufschluss überden Einfluss eingefangener Ladungen auf das Bauelementeverhalten und bestätigten die An-nahmen zu obigem entwickelten Messverfahren. Durch die Anwendung dieser Methode inden experimentellen Untersuchungen und durch den Abgleichmit den Bauelementesimu-lationen konnte die Injektion von heißen Kanalelektronen eingehend untersucht werden.Dabei ergaben die Untersuchungen eine Weite des eingebrachten Ladungspakets von 15 nmüber dem Kanalgebiet. Ebenso wurde der Einfluss der Impulsform des Programmierimpul-ses auf die Programmiercharakteristik, der mittels Drain-Stepping und damit mit heißenKanalelektronen beschriebenen Speicherzellen, bestimmt. Wie zu erwarten war, war einestarke Abhängigkeit vom Impulsplateau zu erkennen. Schließlich wurde der zeitliche Ver-lauf eines Programmierimpulses und die damit verbundene zeitliche Änderung des Bauele-menteverhalten bestimmt. Die Homogenität der Fowler-Nordheim-Injektion wurde mittelsgateinduzierten Drainleckströmen untersucht. Die dabei auftretenden Inhomogenitäten überden Drain- beziehungsweise Sourcegebieten deuten auf eineModifikation der Injektionsbe-dingungen in den Gate-zu-Drain/Source-Bereichen hin. Dabei war festzustellen, dass nacheiner Elektroneninjektion aus dem Substrat weniger Ladungen in den Überlappungsbereichvon Gate und Drain beziehungsweise Source eingebracht wurden als über dem Kanal. Die

104 6 Zusammenfassung und Ausblick

Injektion über das Gate, die im Produkt dem Löschvorgang entspricht, führt hingegen zueiner extremen Ladungsanhäufung in diesen Überlappungsbereichen. Die Ursache für dieseinhomogene Injektion, die so nicht zu erwarten war, wurde mittels der Bauelementesimu-lation eindeutig nachgewiesen. Für die geringere Ladungsdichte über Source und Drain imFalle der Injektion aus dem Substrat ist eine Abschwächung des elektrischen Feldes an derGrenzfläche zwischen dem Source- beziehungsweise Draingebiet zum Tunneloxid verant-wortlich. Gleichzeitig entstehen an den Kanten der Gateelektrode Feldspitzen, welche dazuführen, dass Ladungen wieder aus dem Überlappungsbereich tunneln. Ähnliche Feldspitzenentstehen bei der Injektion von Elektronen aus dem Gate. In diesem Fall führen sie jedochzu einer Verstärkung des elektrischen Feldes an der für die Injektion relevanten Grenzflächevon Gate und Blockoxid.

6.2 Ausblick

Die in dieser Arbeit gefundenen Ergebnisse zeigen, dass ladungsbasierte, nichtflüchtigeHalbleiterspeicher, die auf den Ladungseinfang in Haftstellen basieren die Nachfolge derheute aktuelle ladungsbasierten, nichtflüchtigen Halbleiterspeicher mit potentialfreier Elek-trode antreten können. Sie zeigen aber auch, dass in einigenPunkten noch Entwicklungsbe-darf besteht. Insbesondere die Speicherhaltezeit von mehrfach programmiert und gelöschtenSpeicherzellen im Zwei-Bit-Modus bereitet hier noch Probleme. Mit zunehmender Skalie-rung ergeben sich viele Ansätze für weitgehende Untersuchungen, die auf den vorgestelltenErgebnissen aufbauen. In erster Linie können Randeffekte,wie sie schon in dieser Arbeitnachgewiesen wurden, in den Bauelementen nicht mehr vernachlässigt werden. Dadurchwerden dreidimensionale Simulationen zwingend notwendig. Da in absehbarer Zeit neueMaterialien in die Flash-Speichertechnologie Einzug erhalten werden, genannt seien an die-ser Stelle Schichten mit hoher Dielektrizitätskonstante,können diese neuartigen Speicher-zellen mittels der in dieser Arbeit vorgestellten Verfahren vollständig auf deren Tauglichkeitcharakterisiert werden.

Betrachtet man die Zukunftsaussichten der haftstellenbasierten, nichtflüchtigen Speicher-zellen so lässt sich feststellen, dass diese die nächsten Jahre den Markt für nichtflüchtigeSpeicher dominieren werden. Neuartige Speicherkonzepte befinden sich jedoch in der End-phase der Entwicklung, so dass hier eine starke Konkurrenz zum Flash-Speicher zu erwar-ten ist. Diese Technologien, wie zum Beispiel FeRAM (engl.Ferroelectric Random Ac-cess Memory), MRAM (engl. Magnetoresistive Random Access Memory) oder PCM (engl.Phase-Change Memory), werden deutlich günstiger herzustellen sein oder höhereSpeicher-dichten bieten können als konventionelle Flash-Speicher.Dadurch könnten diese neuartigenTechnologie den Flash-Speicher als reinen Massenspeicherablösen. Jedoch könnte durchdie Einführung von dreidimensionalen Speicherstrukturendieser Trend abgefangen werden.Ein weiterer nicht zu vernachlässigender Vorteil der Flash-Speichertechnologie ist derenKompatibilität zur bestehenden CMOS-Technologie. Dadurch ist der Flash-Speicher prä-destiniert für die Anwendung als eingebetteter Speicher (engl. embedded flash) in Logik-schaltungen. Gerade durch die große Erfahrung auf dem Gebiet der CMOS-Technologiewird der Flash-Speicher seinen Platz in der Welt der nichtflüchtigen Speicher behalten.

7 Literaturverzeichnis

[Aoz99] H. Aozasa, I. Fujiwara, A. Nakamura, Y. Komatsuxoexo,Analysis of Carrier Trapsin Si3N4in Oxide/Nitride/Oxide for Metal/Oxide/Nitride/Oxide/Silicon NonvolatileMemory, Jpn. J. Appl. Phys., Part 138(3A), 1441 (1999)

[Blo01] I. Bloom, P. Pavan, B. Eitan,NROM™– A New Non-Volatile Memory Technology:From Device to Products, Microelectron. Eng.59(1-4), 213 (2001)

[Bou97] A. Bouhdada, S. Bakkali, A. Touhami,Modelling of gate-induced drain leakagein relation to technological parameters and temperature, Microelectron. Reliab.37(4), 649 (1997)

[Bro98] W. D. Brown, J. E. Brewer (Hg.),Nonvolatile Semiconductor Memory Technology,IEEE Press, New York, 1998

[Cap99] P. Cappelletti, C. Golla, P. Olivo, E. Zanoni (Hg.),Flash Memories, Kluwer Aca-demic Publishers, Boston, 1999

[Cha87] T. Chan, J. Chen, P. Ko, C. Hu,The Impact of Gate-Induced Drain Leakage Cur-rent on MOSFET Scaling, IEDM Tech. Dig. 718 (1987)

[Cha04] Y.-W. Chang, T.-C. Lu, S. Pan, C.-Y. Lu,Modeling for the 2nd-bit effect of anitride-based trapping storage flash EEPROM cell under two-bit operation, IEEEElectron Device Lett.25(2), 95 (2004)

[Che87] J. Chen, T. Chan, I. Chen, P. Ko, C. Hu,Subbreakdown drain leakage current inMOSFET, IEEE Electron Device Lett.8(11), 515 (1987)

[Cot79] P. Cottrell, R. Troutman, T. Ning,Hot-electron emission in n-channel IGFETs,IEEE J. Solid-State CircuitsSC-14(2), 442 (1979)

[Eit00] B. Eitan, P. Pavan, I. Bloom, E. Aloni, A. Frommer, D.Finzi, NROM: A NovelLocalized Trapping, 2-bit Nonvolatile Memory Cell, IEEE Electron Device Lett.21(11), 543 (2000)

[Erl08] T. Erlbacher,Schichten hoher Dielektrizitätskonstante für den Einsatzin la-dungsbasierten nichtflüchtigen Speicherzellen, Dissertation, Universität Erlangen-Nürnberg: Lehrstuhl für Elektronische Bauelemente, Erlangen (2008)

[Fow28] R. Fowler, L. Nordheim,Electron emission in intense electric fields, Proc. R. Soc.London, Ser. A.119, 173 (1928)

106 7 Literaturverzeichnis

[Gri98] V. Gritsenko, J. Xu, R. Kwok, Y. Ng, I. Wilson,Short Range Order and the Natureof Defects and Traps in Amorphous Silicon Oxynitride Governed by the Mott Rule,Phys. Rev. Lett.81(5), 1054 (1998)

[Hof85] K. Hofmann, C. Werner, W. Weber, G. Dorda,Hot-electron and hole-emissioneffects in short n-channel MOSFET’s, IEEE Trans. Electron Devices32(3), 691(1985)

[ITR07] International Roadmap of Semiconductors, 2007, URLhttp://www.itrs.net

[Jan04] M. Janai, B. Eitan, A. Shappir, E. Lusky, I. Bloom, G.Cohen,Data retention re-liability model of NROM nonvolatile memory products, IEEE Trans. Device Mater.Reliab.4(3), 404 (2004)

[Kam90] Y. Kamigaki, S.-I. Minami, H. Kato,A new portrayal of electron and hole trapsin amorphous silicon nitride, J. Appl. Phys.68(5), 2211 (1990)

[Lar04] L. Larcher, P. Pavan, B. Eitan,On the Physical Mechanism of the NROM MemoryErase, IEEE Trans. Electron Devices51(10), 1593 (2004)

[Lee02] Y. Lee, J. Sim, S. Sung, C. Lee, T. Kim, J. Leeand, B. Park, D. Lee, Y. Kim,Multilevel Vertical-Channel SONOS Nonvolatile Memory on SOI, IEEE ElectronDevice Lett.23(11), 664 (2002)

[Lee03] C. Lee, K. Choi, M. Cho, Y. Song, K. Park, K. Kim,A Novel SONOS Structure ofSiO2/SiN/Al2O3with TaN metal gate for multi-giga bit flash memories, IEDM Tech.Dig. 613 (2003)

[Lin02] S.-Y. Lin, Electronic and Vibrational Properties of Hydrogenated Amorphous Sili-con Nitride, J. Optoelectron. Adv. Mater.4(3), 543 (2002)

[Lus01] E. Lusky, Y. Shacham-Diamand, I. Bloom, B. Eitan,Characterization of ChannelHot Electron Injection by the Subthreshold Slope of NROM™Device, IEEE Elec-tron Device Lett.22(11), 556 (2001)

[Nai04] M. Naich, G. Rosenman, Y. Roizin, M. Molotskii,Exoelectron emission studies oftrap spectrum in ultrathin amorphous Si3N4films, Solid-State Electron.48(3), 477(2004)

[Nat03] National Instruments,LabVIEW 7 Express(2003)

[Per05] L. Perniola, S. Bernardini, G. Iannaccone, P. Masson, B. De Salvo, G. Ghibaudo,C. Gerardi,Analytical model of the effects of a nonuniform distribution of sto-red charge on the electrical characteristics of discrete-trap nonvolatile memories,IEEE Trans. Nanotechnol.4(3), 360 (2005)

[Rob81] J. Robertson,The electronic properties of silicon nitride, Philos. Mag. B44(2),215 (1981)

7 Literaturverzeichnis 107

[Rys06] H. Ryssel,Halbleiterbauelemente, Universität Erlangen-Nürnberg: Lehrstuhl fürElektronische Bauelemente, 2006, Manuskript zur gleichnamigen Vorlesung

[Sha03] A. Shappir, Y. Shacham-Diamand, E. Lusky, I. Bloom,B. Eitan,Subthreshold slopedegradation model for localized-charge-trapping based non-volatile memory devi-ces, Solid-State Electron.47(6), 937 (2003)

[Sha04a] A. Shappir, D. Levy, Y. Shacham-Diamand, E. Lusky,Bloom, I., B. Eitan,SpatialCharacterization of Localized Charge Trapping and Charge Redistribution in theNROM Device, Solid-State Electron.48(9), 1489 (2004)

[Sha04b] A. Shappir, E. Lusky, G. Cohen, I. Bloom, M. Janai, B. Eitan,The two-bit NROMreliability, IEEE Trans. Device Mater. Reliab.4(3), 397 (2004)

[Spi89] A. Spitzer, R. Baunach,The Physics of ONO Layer Dielectrics, Appl. Surf. Sci.39,192 (1989)

[Syn06] Synopsys,Sentaurus Workbench Y2006.06(2006)

[Sze81] S. Sze,Physics of Semiconductor Devices, John Wiley & Sons, New York, 1981

[Tan07] H. Tanaka, M. Kido, K. Yahashi, M. Oomura, R. Katsumata, M. Kito, Y. Fukuzu-mi, M. Sato, Y. Nagata, Y. Matsuoka, Y. Iwata, H. Aochi, A. Nitayama,Bit CostScalable Technology with Punch and Plug Process for Ultra High Density FlashMemory, Symp. on VLSI Tech. 14 (2007)

[Wan98] T. Wang, T.-E. Chang, L.-P. Chiang, C.-H. Wang, N.-K. Zous, C. Huang,Inves-tigation of oxide charge trapping and detrapping in a MOSFETby using a GIDLcurrent technique, IEEE Trans. Electron Devices45(7), 1511 (1998)

[Wan05] Y. Wang, M. White,An analytical retention model for SONOS nonvolatile memorydevices in the excess electron state, Solid-State Electron.49(1), 97 (2005)

[Yan00] Y. Yang, M. White,Charge retention of scaled SONOS nonvolatile memory devicesat elevated temperatures, Solid-State Electron.44(6), 949 (2000)

[Zou04] N. Zous, M. Lee, W. Tsai, A. Kuo, L. Huang, T. Lu, C. Liu, T. Wang, W. Lu,W. Ting, J. Ku, C.-Y. Lu,Lateral Migration of Trapped Holes in a Nitride StorageFlash Memory Cell and its Qualification Methodology, IEEE Electron Device Lett.25(9), 649 (2004)

A Symbole und Abkürzungen

Symbole von dimensionsbehafteten Größen sind mit Einheit aufgeführt.Zu jedem Eintrag ist die Seitenzahl des erstmaligen Auftretens angegeben.

Lateinische Symbole

CD Kapazität zwischen potentialfreier Elektrode und Drain F 15CG Kapazität zwischen potentialfreier Elektrode und Gate F 15CHL Halbleiterkapazität (spannungsabhängig) F 10CIS Isolatorkapazität F 8CS Kapazität zwischen potentialfreier Elektrode und Source F 15CSub Kapazität zwischen potentialfreier Elektrode und Substrat F 15EC Energieniveau der Leitungsbandkante eV 7EF Ferminiveau eV 7EFi Intrinsisches Ferminiveau eV 7Eg Bandabstand eV 7EOx Elektrische Feldstärke in Siliciumdioxidschicht V/cm 18ENi Elektrische Feldstärke in Siliciumnitridschicht V/cm 20ES Oberflächenfeldstärke V/cm 13EV Energieniveau der Valenzbandkante eV 7EVak Vakuumniveau eV 7ID Drainstrom A 11ITh Drainstrom beiUG = UTh A 46L Kanallänge m 11LD Debyelänge m 10m∗

e,Ox Effektive Elektronenmasse in Siliciumdioxid kg 18m∗

e,Ni Effektive Elektronenmasse in Siliciumnitrid kg 20NA Akzeptorkonzentration im p-Typ-Halbleiter 1/cm3 7ni Intrinsische Ladungsträgerkonzentration 1/cm3 8n0 Gleichgewichtskonzentration von Elektronen im Halbleiter 1/cm3 10p0 Gleichgewichtskonzentration von Löchern im Halbleiter 1/cm3 8QFG Ladung auf der potentialfreien Elektrode As 16QHL Ladung in der Verarmungszone im Halbleiter As 10QIS Isolatorladung As 8QSS Ladung an der Halbleiter/Isolator Grenzfläche As 8QOT Effektive Isolatorladung im Volumen As 8T Temperatur K 8UB Substratspannung V 43

110 A Symbole und Abkürzungen

UD Drainspannung V 11UDG Spannungsdifferenz zwischen Drain- und Gatespannung V 13UFB Flachbandspannung V 8UG Gatespannung V 7US Sourcespannung V 43UTh Einsatzspannung V 10W Kanalweite m 11xBOx Dicke des Blockoxids m 22xc Kanaltiefe m 12xIS Isolatordicke m 8xML Dicke der Speicherschicht m 22xNi Dicke der Siliciumnitridschicht m 30xT Ort einer eingefangenen Ladung m 22xTOx Dicke des Tunneloxids m 22

Griechische Symbole

αC Koppelfaktor 1 16β Transkonduktanz A/V2 11qχHL Elektronenaffinität des Halbleiters eV 7εHL Dielektrizitätskonstante des Halbleiters 1 10εIS Dielektrizitätskonstante des Isolators 1 10εML Dielektrizitätskonstante der Speicherschicht 1 22φB Bulkpotential V 7φHL Austrittspotential des Halbleiters V 7φM Austrittspotential der Metallelektrode V 7φMHL Austrittspotentialdifferenz V 8φS Oberflächenpotential V 10φe

Si/Ox Barrierenhöhe für Elektronen von Silicium zu Siliciumdioxid V 18

φeNi/Ox Barrierenhöhe für Elektronen von Siliciumnitrid zu Silicium-

dioxidV 20

φT Haftstellenpotential V 28µn Ladungsträgerbeweglichkeit cm2/Vs 11ρOT(x) Raumladungsdichte der Isolatorladung As/cm3 8

111

Konstanten

ε0 Elektrische Feldkonstante (8,85418781762 · 10-14 F/m) 10εOx Dielektrizitätskonstante von Siliciumdioxid (3,9) 20εNi Dielektrizitätskonstante von Siliciumnitrid (7,5) 20h Planksches Wirkungsquantum (6,626176 · 10-34 Js) 28h̄ Reduziertes Planksches Wirkungsquantum 18

(h̄ = h2π = 1,05458 · 10-34 Js)

k Boltzmannkonstante (1,380685 · 10-23 J/K) 8me Ruhemasse des Elektrons (9,1093897 · 10-31 kg) 18q Elementarladung (1,60217733 · 10-19 As) 7

Indizes

e Elektron (engl.Electron) 28HL Halbleiter 7IS Isolator 8M Metall 7Ni Nitrid 28Ox Oxid 28T Haftstelle (engl.Trap) 28

Abkürzungen

BOx Steuer- beziehungsweise Blockoxid (engl.Blocking Oxide) 15D-Bit Drainseitig gespeichertes Bit 34FG Potentialfreie Gateelektrode (engl.Floating Gate) 15GIDL Gateinduzierter Drainleckstrom (engl.Gate Induced Drain Leakage) 13MLC Multilevel-Speicherzelle (engl.Multi Level Cell) 17MOSFET Metall-Oxid-Silicium-Feldeffekttransistor 5S-Bit Sourceseitig gespeichertes Bit 34SLC Einzellevel-Speicherzelle (engl.Single Level Cell) 17SMU Messkarte (engl.Source Measure Unit) 41TOx Tunneloxid (engl.Tunneling Oxide) 15

B Quelldateien der Bauelementesimulationen

B.1 MDRAW TCL-Script

# ########################################################################################### The scheme o f t h e d e v i c e ## ########################################################################################### X ( 0 ) X ( 1 ) X ( 2 ) X ( 3 ) X ( 4 ) X ( 5 ) ## . . . . . . ## . . . . . . ## Y ( 0 ) *−−−−−*−−−−−−−−−−*−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−*−−−−−−−−−−*−−−−−* ## | | | | | | ## | | | | | | ## | | | | | | ## | | | | | | ## | | | | | | ## | | | | | | ## | | | | | | ## Y ( 1 ) | | *−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−* | | ## | | | | ## Y ( 2 ) | | *−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−* | | ## | | | | | | ## Y ( 3 ) | | *−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−* | | ## | | R ( 4 ) R ( 5 ) | | ## Y ( 4 ) *−−−−−*−−−−−−−−−−*−−−−−−−−−−−−*−−−−−*−−−−−−−−−−−−*−−−−−−−−−−*−−−−−*−−−> X ## | | | | ## | | | | ## | | | | ## | | | | ## Y ( 5 ) *−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−* ## | ## | ## | ## | ## | ## | ## \ / ## Y ## ## Region names: ## S i_R eg , GOx_Reg, GNi_Reg, GatePoly_Reg, SourceP o ly_R eg, DrainPoly_Reg ## GNiTrap_Reg1L, GNiTrap_Reg2L, GNiTrap_RegM, GNiTrap_Reg2R, GNiTrap_Reg1R ## ## ##########################################################################################

# ########################################################################################### Sen tau rus Workbench ## ##########################################################################################s e t N n@node@

# ########################################################################################### D e f i n i t i o n s ## ##########################################################################################

# Read D i r e c t i o n (0 : fo rward / 1 : r e v e r s e )s e t d i r @Direction@

B.1 MDRAW TCL-Script 113

# Width o f Trapped Charge Packagess e t w1l @w1l@s e t w2l @w2l@s e t w2r @w2r@s e t w1r @w1r@

# C h a r a c t e r i s t i c Gr id C e l l S i z es e t de l taX 0 . 05s e t de l taY 0 . 01

puts " D i r e c t i o n (0 : fwd /1 : r e v ) : $ d i r "puts " Widths of t r a p p e d charge p a c k a g e s : $w1l um / $w2l um / $w2r um/ $w1r um"puts " C h a r a c t e r i s t i c g r i d c e l l s i z e (X/Y) : $de l taX um / $de l taY um"

# ########################################################################################### Geometr ic P o in t D e f i n i t i o n s# ##########################################################################################s e t X( 0 ) −0.196s e t X( 1 ) −0.186s e t X( 2 ) −0.15754929s e t X( 3 ) −0.038450826s e t X( 4 ) −0.0082500003s e t X( 5 ) 0 . 0

s e t Y( 0 ) −0.064999999s e t Y( 1 ) −0.016561444s e t Y( 2 ) −0.0075538554s e t Y( 3 ) −0.0025479235s e t Y( 4 ) 0 .000074505278s e t Y( 5 ) 0 .70000002

s e t RX( 4 ) $X ( 2 )s e t RY( 4 ) $Y ( 4 )s e t RX( 5 ) $X ( 3 )s e t RY( 5 ) $Y ( 4 )

# ########################################################################################### Generate MDRAW BND F i l e# ##########################################################################################NewBndFile

# ########################################################################################### Layer Sys tem:# ##########################################################################################

# ########################################################################################### S u b s t r a t e# ##########################################################################################AddRectangu larReg ion $X ( 0 ) $Y ( 4 ) $X ( 5 ) $Y ( 5 ) S i l i c o nSetRegionNameByPoint [expr 0 . 5* ($X ( 0 ) + $X ( 5 ) ) ] [ expr 0 . 5* ($Y ( 4 ) + $Y ( 5 ) ) ] Si_Reg

# S e t s e p e r a t i o n p o i n tAddPoint $X ( 1 ) $Y( 4 )AddPoint $X ( 4 ) $Y( 4 )

# ########################################################################################### Gate ox ide# ##########################################################################################AddMu l t i l i ne $X ( 1 ) $Y ( 4 ) $X ( 1 ) $Y ( 0 ) $X ( 2 ) $Y( 0 ) $X( 2 ) $Y( 1) $X ( 3 ) $Y ( 1 ) \

$X ( 3 ) $Y ( 0 ) $X( 4 ) $Y( 0 ) $X( 4 ) $Y ( 4 ) $X ( 1 ) $Y ( 4 ) OxideSetRegionNameByPoint [expr 0 . 5* ($X ( 1 ) + $X ( 2 ) ) ] [ expr 0 . 5* ($Y ( 0 ) + $Y ( 4 ) ) ] GOx_Reg

# ########################################################################################### Gate n i t r i d e

114 B Quelldateien der Bauelementesimulationen

# ##########################################################################################AddRectangu larReg ion $X ( 2 ) $Y ( 2 ) $X ( 3 ) $Y ( 3 ) OxideSetRegionNameByPoint [expr 0 . 5* ($X ( 2 ) + $X ( 3 ) ) ] [ expr 0 . 5* ($Y ( 2 ) + $Y ( 3 ) ) ] GNi_RegChangeMate r ia l GNi_Reg N i t r i d e

# ########################################################################################### Gate , d ra in and sou rce po ly# ##########################################################################################AddRectangu larReg ion $X ( 2 ) $Y ( 0 ) $X ( 3 ) $Y ( 1 ) Po lyS iSetRegionNameByPoint [expr 0 . 5* ($X ( 2 ) + $X ( 3 ) ) ] [ expr 0 . 5* ($Y ( 0 ) + $Y ( 1 ) ) ] GatePoly_Reg

AddRectangu larReg ion $X ( 0 ) $Y ( 0 ) $X ( 1 ) $Y ( 4 ) Po lyS iSetRegionNameByPoint [expr 0 . 5* ($X ( 0 ) + $X ( 1 ) ) ] [ expr 0 . 5* ($Y ( 0 ) + $Y ( 4 ) ) ] SourcePoly_Reg

AddRectangu larReg ion $X ( 4 ) $Y ( 0 ) $X ( 5 ) $Y ( 4 ) Po lyS iSetRegionNameByPoint [expr 0 . 5* ($X ( 4 ) + $X ( 5 ) ) ] [ expr 0 . 5* ($Y ( 0 ) + $Y ( 4 ) ) ] D ra inPo ly

# ########################################################################################### C o n t a c t s :# ##########################################################################################i f { $ d i r } {

# ( d i r=1 ) −> ReverseAddContact SourceSw i tchCon tac tReg ion [expr 0 . 5* ($X ( 0 ) + $X ( 1 ) ) ] [ expr 0 . 5* ($Y ( 0 ) + $Y ( 4 ) ) ]

AddContact Dra inSw i t chCon tac tReg ion [expr 0 . 5* ($X ( 4 ) + $X ( 5 ) ) ] [ expr 0 . 5* ($Y ( 0 ) + $Y ( 4 ) ) ]

} e l s e {# ( d i r=0 ) −> ForwardAddContact Dra inSw i t chCon tac tReg ion [expr 0 . 5* ($X ( 0 ) + $X ( 1 ) ) ] [ expr 0 . 5* ($Y ( 0 ) + $Y ( 4 ) ) ]

AddContact SourceSw i tchCon tac tReg ion [expr 0 . 5* ($X ( 4 ) + $X ( 5 ) ) ] [ expr 0 . 5* ($Y ( 0 ) + $Y ( 4 ) ) ]

}

AddContact GateSw i tchCon tac tReg ion [expr 0 . 5* ($X ( 2 ) + $X ( 3 ) ) ] [ expr 0 . 5* ($Y ( 0 ) + $Y ( 4 ) ) ]

AddContact S u b s t r a t eSwi tchContac tEdge [expr 0 . 5* ($X ( 0 ) + $X ( 5 ) ) ] $Y ( 5 )

# ########################################################################################### Trapped charge# ########################################################################################### R eg ion : GNiTrap_Reg1Li f { [ expr $w1l ! =0 ] } {

AddPoint [expr $X(2 )+ $w1l ] $Y ( 2 )AddPoint [expr $X(2 )+ $w1l ] $Y ( 3 )AddRectangu larReg ion [expr $X ( 2 ) ] $Y ( 2 ) [ expr $X(2 )+ $w1l ] $Y ( 3 ) N i t r i d eSetRegionNameByPoint [expr $X(2 )+0 .5* $w1l ] [ expr 0 . 5* ($Y ( 2 ) + $Y ( 3 ) ) ] GNiTrap_Reg1L

}

# R eg ion : GNiTrap_Reg2Li f { [ expr $w2l ! =0 ] } {

AddPoint [expr $X(2 )+ $w1l+$w2l ] $Y ( 2 )AddPoint [expr $X(2 )+ $w1l+$w2l ] $Y ( 3 )AddRectangu larReg ion [expr $X(2 )+ $w1l ] $Y ( 2 ) [ expr $X(2 )+ $w1l+$w2l ] $Y ( 3 ) N i t r i d eSetRegionNameByPoint [expr $X(2 )+ $w1l +0 .5* $w2l ] [ expr 0 . 5* ($Y ( 2 ) + $Y ( 3 ) ) ] GNiTrap_Reg2L

}

# R eg ion : GNiTrap_Reg1Ri f { [ expr $w1r ! =0 ] } {

AddPoint [expr $X ( 3 )−$w1r ] $Y ( 2 )AddPoint [expr $X ( 3 )−$w1r ] $Y ( 3 )AddRectangu larReg ion [expr $X ( 3 ) ] $Y ( 2 ) [ expr $X( 3 )−$w1r ] $Y ( 3 ) N i t r i d e

B.1 MDRAW TCL-Script 115

SetRegionNameByPoint [expr $X( 3 )−0.5* $w1r ] [ expr 0 . 5* ($Y ( 2 ) + $Y ( 3 ) ) ] GNiTrap_Reg1R}

# R eg ion : GNiTrap_Reg2Ri f { [ expr $w2r ! =0 ] } {

AddPoint [expr $X ( 3 )−$w1r−$w2r ] $Y ( 2 )AddPoint [expr $X ( 3 )−$w1r+$w2r ] $Y ( 3 )AddRectangu larReg ion [expr $X( 3 )−$w1r ] $Y ( 2 ) [ expr $X ( 3 )−$w1r−$w2r ] $Y ( 3 ) N i t r i d eSetRegionNameByPoint [expr $X( 3 )−$w1r−0.5* $w2r ] [ expr 0 . 5* ($Y ( 2 ) + $Y ( 3 ) ) ] GNiTrap_Reg2R

}

# R eg ion : GNiTrap_RegMSetRegionNameByPoint [expr $X(2 )+ $w1l+$w2l +0 . 5* ($X ( 3 )−$X( 2 )−$w1l−$w2l−$w2r−$w1r ) ] \

[ expr 0 . 5* ($Y ( 2 ) + $Y ( 3 ) ) ] GNiTrap_RegM

# ########################################################################################### Save MDRAW BND F i l e :# ##########################################################################################SaveBndFi leAs ${N} _mdr.bnd $DFISE_FORMAT

# ########################################################################################### Doping P r o f i l e# ########################################################################################### Obta ined from P rocess s i m u l a t i o n o u t p u t f i l e−> see Meshing

# ########################################################################################### Meshing# ##########################################################################################Add2DRefinementBox " Body " \$X ( 0 ) $Y ( 4 ) $X ( 5 ) $Y ( 5 ) \$de l taX $de l taY [expr $de l taX / 4 ] [expr $de l taY / 4 ] \1 " T r a n s d i f f " " Dop ingConcen t ra t i on " 0 . 1

Add2DRefinementBox " Channel " \$RX( 4 ) $RY( 4 ) $RX( 5 ) [expr $RY( 5 ) + 0 . 02 ] \[ expr $de l taX /100 . 0 ] 0 . 002 [expr $de l taX /200 . 0 ] 0 . 001 \1 " " " " 1

Add2DRefinementBox " Channel1 " \$RX( 4 ) [ expr $RY( 4 ) − 0 . 001 ] $RX( 5 ) [expr $RY( 5 ) + 0 . 001 ] \[ expr $de l taX /100 . 0 ] 0 .0005 [expr $de l taX /200 . 0 ] 0 .0001 \1 " " " " 1

Add2DRefinementBox " S tack " \[ expr $X ( 0 )−0.001 ] [expr $Y ( 1 ) − 0 . 005 ] [expr $X(5 )+0 . 001 ] [expr $Y ( 4 ) + 0 . 01 ] \[ expr $de l taX /100 . 0 ] 0 .0005 [expr $de l taX /200 . 0 ] 0 .0001 \1 " " " " 1

# Add Doping P r o f i l eAddSubMesh " new_mesh " " n026 . n rom . m ed i . g rd " " n026 . n rom .m e d i . d a t "

# ########################################################################################### Save Command and Mesh F i l e s# ##########################################################################################BuildMeshSaveCmdFileAs ${N}_mdr.cmdSaveMesh " ${N}_mdr "

116 B Quelldateien der Bauelementesimulationen

B.2 Sentaurus Device Script

# ########################################################################################### F i l e D e f i n i t i o n s# ##########################################################################################F i l e {

Gr id ="@grid@ "Doping ="@doping@ "P l o t ="@dat@"C u r r e n t ="@plot@ "o u t p u t = " ou t "save = " sav "

}

# ########################################################################################### E l e c t r o d e D e f i n i t i o n s# ##########################################################################################E l e c t r o d e {

{ name = " Source " vo l tage=0 }{ name = " Gate " voltage=@ < V _ g a t e _ s t a r t >@ b a r r i e r = 0 }{ name = " Dra in " voltage=@ <V_drain >@ }{ name = " S u b s t r a t e " v o l t a g e = 0 . 0 0 }

}

# ########################################################################################### P l o t D e f i n i t i o n s# ##########################################################################################P l o t {

e M o b i l i t yDopingSpaceChargeE l e c t r i c F i e l d / VectorC u r r e n t / Vectore C u r r e n t / VectorConduct ionBandEnergyValenceBandEnergy

}

# ########################################################################################### P h y s i c s D e f i n i t i o n s# ##########################################################################################Phys ics {

AreaFactor=1Temperature=300M o b i l i t y ( DopingDependence Enormal )Recombinat ion ( SRH ( DopingDependence ) Band2Band )

}

# C o n c e n t r a t i o n o f Trapped Charge PackagesPhys ics ( reg ion= " GNiTrap_Reg1L" ) { Charge ( Uniform Conc=@<q1l >@) }Phys ics ( reg ion= " GNiTrap_Reg2L" ) { Charge ( Uniform Conc=@<q2l >@) }Phys ics ( reg ion= " GNiTrap_RegM " ) { Charge ( Uniform Conc=@<qm>@) }Phys ics ( reg ion= " GNiTrap_Reg2R " ) { Charge ( Uniform Conc=@<q2r >@) }Phys ics ( reg ion= " GNiTrap_Reg1R " ) { Charge ( Uniform Conc=@<q1r >@) }

# ########################################################################################### math D e f i n i t i o n s# ##########################################################################################math {

e x t r a p o l a t ed e r i v a t i v e sD i g i t s = 4I t e r a t i o n s = 2 0ErRef ( e l e c t r o n ) =1.e10ErRef ( ho le ) =1.e10

B.2 Sentaurus Device Script 117

R e l E r r C o n t r o lNotDamped=30

}

# ########################################################################################### s o l v e D e f i n i t i o n s# ##########################################################################################s o l v e {

po issoncoup led { po isson e l e c t r o n ho le }Q u a s i S t a t i o n a r y (

I n i t i a l S t e p = @ < s tep >@ MaxStep=@< s tep >@ MinStep=1e−3Goal {name= " Gate " voltage=@ < V_gate_s top >@}

) {coup led { po isson e l e c t r o n ho le }p l o t ( t ime= ( 0 ; 1) NoOverwr i te )

}}

C Stichwortverzeichnis

C Stichwortverzeichnis

A

Abschnürpunkt . . . . . . . . . . . . . . . . . . . . . 11Akkumulation . . . . . . . . . . . . . . . . . . . . . . . 8Anreicherung . . . . . . . . . . . . . . . . . . . . . . . . 8Ausblick . . . . . . . . . . . . . . . . . . . . . . . . . . 104Austrittspotential . . . . . . . . . . . . . . . . . . . . . 7Austrittspotentialdifferenz. . . . . . . . . . . . .8

B

Bänderdiagramm . . . . . . . . . . . . . . . 6, 9, 59Band-zu-Band-Tunneln . . . . . . . . . . . . . . 13Bandverbiegung. . . . . . . . . . . . . . . . . . . . . .6Barrierenhöhe . . . . . . . . . . . . . . . . . . . 18, 28Bauelementesimulation . . . . . . . 55, 60, 69Besetzungsfunktion . . . . . . . . . . . . . . . . . 28Bit-zu-Bit-Übersprechen . . . . . . . . . . . . . 52Blockoxid . . . . . . . . . . . . . . . . . . . . . . . . . . 15Bulkpotential . . . . . . . . . . . . . . . . . . . . . . . . 7

D

D-Bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34Debyelänge. . . . . . . . . . . . . . . . . . . . . . . . .10Dielektrizitätskonstante . . . . . . . . . . . . . . 10Direktes Tunneln . . . . . . . . . . . . . . . . . . . . 19Drain-Stepping . . . . . . . . . . . . . . . . . . . . . 44Dreidimensionale Speicherstrukturen 101Dynamische Charakterisierung . . . . 51, 80

E

Einfang . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24Einsatzspannung . . . . . . . . . . . . . 10, 47, 52Einzellevel-Speicherzelle (SLC) . . . . . . 17Emission . . . . . . . . . . . . . . . . . . . . . . . . . . . 24Entscheidungskriterium. . . . . . . . . . . . . . 46

F

Feldspitzen . . . . . . . . . . . . . . . . . . . . . . . . . 63Feldverlauf. . . . . . . . . . . . . . . . . . . . . .61, 65Ferminiveau . . . . . . . . . . . . . . . . . . . . . . . . . 7Flachbandfall . . . . . . . . . . . . . . . . . . . . . . . . 7Flachbandspannung . . . . . . . . . . . . . . . 8, 60Floating Gate . . . . . . . . . . . . . . . . . . . . . . . 15Fowler-Nordheim-Tunneln . . . . . . . . . . . 17

G

Gate-Stepping . . . . . . . . . . . . . . . . . . . . . . 44Gateinduzierter Drainleckstrom13, 53, 86

H

Haftstelle-zu-Band-Tunneln . . . . . . . . . . 28Haftstellen

Einfangmechanismen . . . . . . . . . . . . 24Emissionsmechanismen . . . . . . . . . . 24Morphologie . . . . . . . . . . . . . . . . . . . . 23

Haftstellenbasierte Speicherzellen . . . . 20Heiße Ladungsträger . . . . . . . . . . . . . . . . 20Herstellungsprozess . . . . . . . . . . . . . . . . . 37

I

Impulsgenerator. . . . . . . . . . . . . . . . . . . . .41Inhomogenität . . . . . . . . . . . . . . . . . . . . . . 99Injektion

Fowler-Nordheim- . . . . . . . . . . . 17, 60heißer Elektronen . . . . . . . . . . . . 20, 69

Injektionsmechanismen . . . . . . . . . . . . . . 17Inversion

schwache . . . . . . . . . . . . . . . . . . . . . . . . 9starke . . . . . . . . . . . . . . . . . . . . . . . . . . 10

Isolatorladung . . . . . . . . . . . . . . . . . . . . . . . 8ITRS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2

119

120 C Stichwortverzeichnis

K

Koppelfaktor . . . . . . . . . . . . . . . . . . . . . . . 16

L

Löschverhalten . . . . . . . . . . . . . . . . . . . . . 52Ladungsträger

Einfang . . . . . . . . . . . . . . . . . . . . . . . . 24Emission . . . . . . . . . . . . . . . . . . . . . . . 24Transport . . . . . . . . . . . . . . . . . . . . . . . 26

LadungsverlustMechanismen . . . . . . . . . . . . . . . 26, 53Untersuchung . . . . . . . . . . . . . . . . . . . 53Zeitkonstanten . . . . . . . . . . . . . . . . . . 28

Ladungsverteilungenhomogen . . . . . . . . . . . . . . . . . . . . 60, 99lokalisiert . . . . . . . . . . . . . . . . . . . 69, 98

Linearer Bereich . . . . . . . . . . . . . . . . . . . . 11

M

Messplatz . . . . . . . . . . . . . . . . . . . . . . . . . . 41Modifiziertes F.-N.-Tunneln . . . . . . . . . . 19MOS-Feldeffekttransistor

Aufbau . . . . . . . . . . . . . . . . . . . . . . . . . . 5Betriebszustände . . . . . . . . . . . . . . . . 11

MOS-Kondensator . . . . . . . . . . . . . . . . . . . 6Multilevel-Speicherzelle (MLC) . . . . . . 17

N

Nachtunneln von Elektronen . . . . . . . . . 86Nichtflüchtige Speicherzellen . . . . . 15, 20NROM. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

O

Oberflächenpotential . . . . . . . . . . . . . . . . . 9

P

Parameter-Analyzer . . . . . . . . . . . . . . . . . 41Poole-Frenkel-Effekt . . . . . . . . . . . . . . . . 28Potentialbarriere . . . . . . . . . . . . . 15, 18, 28Potentialfreie Gateelektrode . . . . . . . . . . 15Potentialtopf . . . . . . . . . . . . . . . . . . . . . . . . 15

Potentialverlauf. . . . . . . . . . . . . . . . . .61, 65Proben . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37Programm

Ablauf . . . . . . . . . . . . . . . . . . . . . . . . . 49Umgebung. . . . . . . . . . . . . . . . . . . . . .42

Programmierfenster . . . . . . . . . . . . . . 46, 97Programmierverhalten . . . . . . . . 52, 76, 80

R

Roadmap . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2

S

S-Bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34Sättigungsbereich . . . . . . . . . . . . . . . . . . . 11Schaltmatrix . . . . . . . . . . . . . . . . . . . . . . . . 41Simulation. . . . . . . . . . . . . . . . . . . 55, 60, 69SONOS. . . . . . . . . . . . . . . . . . . . . . . . .20, 26Source-Measure-Unit (SMU) . . . . . . . . . 41Speicherhaltezeit . . . . . . . . . . . . . . . . 26, 53Speicherzelle

Aufbau . . . . . . . . . . . . . . . . . . . . . . . . . 15Blockoxid . . . . . . . . . . . . . . . . . . . . . . 15Funktionsprinzip . . . . . . . . . . . . . . . . 15Löschen. . . . . . . . . . . . . . . . . . . . .17, 35Ladungsverlust . . . . . . . . . . . . . . . . . . 53Lesen . . . . . . . . . . . . . . . . . . . . . . . . . . 34NROM . . . . . . . . . . . . . . . . . . . . . . . . . 33Potentialfreie Gateelektrode . . . . . . 15Programmieren . . . . . . . . . . . . . . 17, 33SONOS . . . . . . . . . . . . . . . . . . . . . 20, 26Steueroxid . . . . . . . . . . . . . . . . . . . . . . 15TANOS . . . . . . . . . . . . . . . . . . . . . . . 102Tunneloxid . . . . . . . . . . . . . . . . . . . . . 15

Steueroxid. . . . . . . . . . . . . . . . . . . . . . . . . .15Swing . . . . . . . . . . . . . . . . . . . . . . . 12, 53, 82

T

TANOS . . . . . . . . . . . . . . . . . . . . . . . . . . . 102Teststrukturen . . . . . . . . . . . . . . . . . . . . . . 37Thermische Anregung . . . . . . . . . . . . . . . 28Time-Stepping . . . . . . . . . . . . . . . . . . . . . . 44Trigger . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45Triodenbereich. . . . . . . . . . . . . . . . . . . . . .11

C Stichwortverzeichnis 121

TunnelnBand-zu-Band- . . . . . . . . . . . . . . . . . .13direktes . . . . . . . . . . . . . . . . . . . . . . . . 19Fowler-Nordheim-. . . . . . . . . . . . . . .17Haftstelle-zu-Band- . . . . . . . . . . . . . .28modifiziertes Fowler-Nordheim- . . 19

Tunneloxid . . . . . . . . . . . . . . . . . . . . . . . . . 15

U

Unterschwellenbereich . . . . . . . . . . . . . . 12Unterschwellencharakteristik . . . . . 53, 82Unterschwellenstrom . . . . . . . . . . . . . . . . 12

V

Verarmung . . . . . . . . . . . . . . . . . . . . . . . . . . 8

Z

Zusammenfassung . . . . . . . . . . . . . . . . . 103Zwei-Bit-Modus . . . . . . . . . . . . . . . . . . . . 33Zyklenfestigkeit . . . . . . . . . . . . . . . . . . . 100Zyklentest . . . . . . . . . . . . . . . . . . . 44, 52, 89

Danksagung

Bei allen Mitarbeitern des Lehrstuhls für Elektronische Bauelemente und des FraunhoferInstituts für Integrierte Systeme und Bauelementetechnologie möchte ich mich für die guteZusammenarbeit und das stets hervorragende Betriebsklimabedanken.

Mein besonderer Dank gilt Herrn Professor Dr. Heiner Rysselfür die Überlassung des The-mas und für die Möglichkeit die Arbeiten am Lehrstuhl für Elektronische Bauelemente inZusammenarbeit mit dem Fraunhofer Institut für Integrierte Systeme und Bauelementetech-nologie durchführen zu können.

Außerdem danke ich Herrn Professor Dr. Thomas Mikolajick für die Erstellung des Zweit-gutachtens sowie für die gute Zusammenarbeit im Rahmen zweier Forschungsprojekte.

Des Weiteren danke ich Herrn Professor Dr. Lothar Frey für die Erstellung seines Gutach-tens sowie Herrn Dr. Anton Bauer für seine Unterstützung in meiner Zeit am Lehrstuhl fürElektronische Bauelemente.

Ebenfalls danke ich Herrn Dr. Michael Jank für die Anregungen während der Durchfüh-rungen der Untersuchungen und besonders für seinen fachlichen Rat bei schwierigen Frage-stellungen.

Des Weiteren danke ich Herrn Dr. Tobias Erlbacher für die angenehme gemeinsame Büro-zeit, die ergiebigen Diskussionen, sowie für die Bereitstellung des SimulationsprogrammsSOKOS-SIM.

Für die Bereitstellung der verwendeten Speicherzellen unddie Zusammenarbeit im Rahmenvon Kooperationsprojekten danke ich allen beteiligten Mitarbeitern der Infineon Techno-logies AG und Qimonda AG, insbesondere jedoch Herrn Dr. Florian Beug und Herrn Dr.Torsten Müller für die persönliche Unterstützung.

Charakterisierung und Modellierung von ... · Kurzzusammenfassung Ladungsbasierte, nichtﬂüchtige...

Documents

Transcript of Charakterisierung und Modellierung von ... · Kurzzusammenfassung Ladungsbasierte, nichtﬂüchtige...