HAN-University

CMOS Technologie

HAN-University 2

Onderwerpen:

Doel: prestaties en niet-functionele eigen-schappen van het ontwerp kunnen inschatten

• De transistoren voor IC’s

• NMOS, PMOS en CMOS

• Technologie en werking van een CMOS transistor.

• PMOS, NMOS en CMOS Invertor

• CMOS Poortmodellen met

HAN-University

Isolator SiO2

Ugs = UthUgs > Uth

• Waarom een CMOS transistor?Veldeffect heeft geen dynamische dissipatie.

Technologie voor digitale IC’s: De CMOS transistor

Een elektronische schakelaar met NMOS wordt opgebouwd uit halfgeleidermaterialen:

P substraat

Source n+ Drain n+

Metal MetalGate

polysiliciumUgs < Uth

HAN-University 4

Elektrische eigenschappen:

NMOS geleiding: gate-source spanning min de drempelspanning spanning is positief: Ugate,source > Uthreshold

PMOS geleiding: gate-source spanning min de drempelspanning spanning is negatief: Ugate,source < Uthreshold

Symbolen: D

DS

G G

S

Drie gebieden:

Cut-off: isolator

Lineair: regelbare weerstand

Saturation: geleiding

HAN-University 5

PMOS, NMOS en CMOS Invertor

VOHmin

VOLmax

VILmax VIHmin

VO

VI

Spanningsnivo’s voor CMOS ciruits met voedingsspanning van 2.5V

Parameter

Beschrijving Typische CMOS waarde

VIHmax Maximale spanning herkent als logic ‘1’ 2.50 V

VIHmin Minimale spanning herkent als logic ‘1’ 1.35 V

VILmax Maximale spanning herkent als logic ‘0’ 1.05 V

VILmin Minimale spanning herkent als logic ‘0’ 0.00 V

VOHmax Maximale spanning gegenereerd als logic ‘1’ 2.50 V

VOHmin Minimale spanning gegenereerd als logic ‘1’ 1.75 V

VOLmax Maximale spanning gegenereerd als logic ‘0’ 0.75 V

VOLmin Minimale spanning gegenereerd als logic ‘0’ 0.00 V

HAN-University 6

Full adder

OR

Logische bouwstenen in CMOSVoorbeelden van logische poorten:

HAN-University 7

Elektrische eigenschappen CMOS

Wat is de FAN OUT van een CMOS (driver)? Wordt bepaald door de capaciteit tussen gate en substraat en de maximale schakel-frequentie van het ontwerp.

Voorbeeld: Twee invertors in serie (buffer), eerste is de driver, tweede is de bestuurde invertor. Bereken de maximale schakelfrequentie bij FAN-OUT van 1, 2 en 10.

Ontladen kost: VA = Vdd (-t/RnCg)

Bereken tijd dat uitgang onbepaald is: Rn = 100Ω, Vdd = 2.5V, CG = 100pF. VOHmin = 1.35 V en VOLmax = 1,05V

VA

Cg

Rp

Rn

t1 t2

VOHmin

VOLmax

HAN-University 8

Timing: Static 1/0 hazard §2.4

Ontstaan van onbedoelde signaalveranderingen:

• Implementatie van HW functie: netwerk van poorten

• Poort heeft een eindige delay: y = f(a) na een delaytijd

• Meerdere paden hebben vaak verschillende delay tijd wat problemen kan veroorzaken.

• Veel problemen kunnen voorkomen worden door sequentiele schakeling te bouwen: alle veranderingen gebeuren op een systeemklok.

1. Race conditie: twee ingangssignalen die niet gelijktijdig aankomen, hierdoor kan bv de situatie ontstaan dat een state diagram anders doorlopen wordt, boek → § 12.3; voornamelijk bij asynchrone schakelingen.

2. Static hazard: spike die ontstaat door verschillende looptijden van interne signalen:

Voorbeeld logische schakeling: F = AC + BC’

HAN-University 9

Timing: Static 1/0 hazard §2.4

Static hazard

1 0

AND-OR, NAND-NAND OR-AND, NOR-NOR

SOP functie POS functie

• Static hazard ontstaat doordat er in iedere term van een SOP dezelfde variabele of zijn complement voorkomt

• Oplossen door redundancy toe te voegen waarin variabele niet voorkomt.

• Dynamic hazards: 3 of meer signaal paden met ongelijke looptijd

THUIS OPDRACHT: gebruik modelsim om bovenstaande static hazard te laten zien.