Digitaltechnik für Elektroniker im 3....

DDiiggiittaalltteecchhnniikk

ffüürr EElleekkttrroonniikkeerr iimm

33.. LLeehhrrjjaahhrr

von

Alexander Wenk

2006, Alexander Wenk, 5079 Zeihen

Inhaltsverzeichnis

Sequentielle Digitaltechnik – Repetiton Flipflops________________________________ 1

Anwendungen von Flipflops ___________________________________________________ 4 Teiler ___________________________________________________________________________ 4 Labor Digitaltechnik - Teiler und Zähler________________________________________________ 5

Versuch Frequenzteiler __________________________________________________________ 5 Versuch Zähler_________________________________________________________________ 5

Zähler __________________________________________________________________________ 6 Asynchronzähler _______________________________________________________________ 6 Messungen am Asynchronzähler: Analyse des 0..4 Zähler _______________________________ 8 Übung Asynchronzähler ________________________________________________________ 11 Synchronzähler _______________________________________________________________ 13 Aufgaben zum Synchronzähler ___________________________________________________ 16 Laborversuch Synchronzähler ____________________________________________________ 17 Zeitanalyse vom Synchronzähler __________________________________________________ 17

Schieberegister __________________________________________________________________ 20 Aufgaben zum Schieberegister ______________________________________________________ 21 Messungen am Schieberegister ______________________________________________________ 22

DA und AD Wandler _____________________________________________________ 23

Gruppenarbeiten zu Speicherbausteinen und DA/AD Wandlern ____________________ 24

Theorie zum Digital-Analog-Wandler (DA-Wandler) _____________________________ 25

Die Abtastung analoger Signale (Sampling) _____________________________________ 28

Vorträge zu programmable Logic Devices (PLD's) _______________________________ 31 Wie können wir einen DA-Wandler realisieren?_________________________________________ 32 Laborversuch DA-Wandler _________________________________________________________ 35 Der DA-Wandler mit R2R-Netzwerk _________________________________________________ 36

Speicherkenngrössen _____________________________________________________ 38

Speicherkapazität___________________________________________________________ 38

Speicherorganisation ________________________________________________________ 38

Zugriffszeit ________________________________________________________________ 38

Zykluszeit _________________________________________________________________ 38

Speichereinsatz in der Praxis _________________________________________________ 38

Einige Rechenbeispiele_______________________________________________________ 39

Schaltkreisfamilien_______________________________________________________ 40

Digitaltechnik Alexander Wenk Seite 1

SSeeqquueennttiieellllee DDiiggiittaalltteecchhnniikk –– RReeppeettiittoonn FFlliippffllooppss Ihr habt früher schon die verschiedenen Flipfloptypen durchgenommen wir wollen diese Flipflop-Typen kurz repetieren, bevor wir zum Bau von Zählern übergehen. 1. Weshalb sind Flipflops in der Schaltungstechnik so wichtig?

Datenspeicher, ermöglicht Steuerabläufe, die vom vorherigen Zustand abhängen. 2. Wie lässt sich ein SR-Flipflop realisieren? Zeichne den Aufbau vom SR-Flipflop mit logischen Bausteinen.

Aus NAND oder NOR-Toren 3. Was für ein Nachteil hat das SR-Flipflop?

Wenn S=1 und R=1 kann nicht vorausgesagt werden, welcher Endzustand das Flipflop annimmt, wenn die Eingänge wieder auf 0 gehen. Undefinierter Zustand 4. Zeichne das Schaltbild von einem SR-Flipflop.


5. Bezüglich Taktung gibt es verschiedene Flipflop-Kategorien. Welche kennst Du, und worin unterscheiden sie sich? 6. Vergleiche die beiden Impulsdiagramme. Was ist anders? Gebe zu den Diagrammen an, welches Flipflop sie beschreiben.

7. Zeichne das Symbol eines taktzustandsgesteuerten und eines taktflankengesteuerten D-Flipflop. Wie sieht das Symbol für eine negative Taktflanke aus?

RS-Flipflop

RS-Flipflop mit dominierendem R-Eingang


8. Was ist ein Master-Slave Flipflop? Zeichne das Schema eines solchen Flipflops 9. Was ist ein zweiflankengesteuertes Flipflop? Zeichne das Schema mit zwei einflankengetriggerten D-Flipflops. 10. Ergänze die Wahrheitstabelle für ein JK-Flipflops und zeichne das Schaltsymbol: tn tn+1

J K Q

0 0 Qn 0 1 0 1 0 1 1 1 Qn


Anwendungen von Flipflops Nachdem wir nun verschiedene Flipfloparten kennengelernt haben, betrachten wir hier einige Einsatzgebiete von Flipflops. Im allgemeinen werden Flipflops überall dort eingesetzt, wo Zustände zwischengespeichert werden müssen. Dies ist in komplexen Schaltungen wie Prozessoren und Mikrokontrollern der Fall, aber auch einfache Anwendungen machen sich die Flipflops zunutze. In diesem Kapitel wollen wir Teiler, Zähler und Schieberegister etwas genauer betrachten.

Teiler Aus T-Flipflops lassen sich sogenannte asynchrone Teiler realisieren. Die Schaltung eines Teilers sieht folgendermassen aus: Durch hintereinander schalten (kaskadieren) von mehreren T-Flipflops lassen sich beliebige Teilerverhältnisse erzeugen: Frage: Wie lassen sich Teiler auch für Teilverhältnisse von n ≠ 2m erzeugen?

Dies gelingt durch den Einsatz von T-Flipflops mit Reset-Eingang und einer logischen Verknüpfung. Beispiel: Realisiere einen Teiler mit dem Teilverhältnis 3 (fA = fT / 3)


Aufgabe: Entwerfe einen Frequenzteiler mit dem Teilerverhältnis fAusgang = fEingang/5.

Labor Digitaltechnik - Teiler und Zähler Folgende Versuche haben zum Ziel, Teiler und Zähler im praktischen Versuch kennen zu lernen. Im Vogel-Fachbuch Band 4, Digitaltechnik, Kap. 10 sind die verschiedenen Zähler ausführlich beschrieben.

Versuch Frequenzteiler Baue einen Frequenzteiler mit 4 Flipflops. (mit JK Flipflop 7476 realisieren) Welche Teilerverhältnisse können wir mit dieser Schaltung realisieren? Hänge an die Ausgänge der Flipflops jeweils ein Kontroll-LED an. Was können wir beobachten? Kontrolliere die Ausgänge ebenfalls unter Verwendung der auf dem Experimenter eingebauten Digitalanzeige. Realisiere einen Frequenzteiler mit FT=10 unter Verwendung der obigen Schaltung.

Versuch Zähler Die obigen Frequenzteiler sind gleichzeitig auch Asynchronzähler. Verifiziere diese Behauptung mittels Digitalanzeige und obigen Schaltungen. Was für eine Besonderheit hat der Zähler mit FT=10?


Zähler Im Digitaltechnik-Labor haben wir gesehen, dass der Teiler gleichzeitig auch als Zähler angeschaut werden kann. Der Unterschied besteht darin, dass wir für den Zähler die Signale nach jeder Stufe betrachten.

Asynchronzähler Der Asynchronzähler basiert auf der Kaskadierung von T-Flipflops. Mit einer externen Beschaltung können wir beliebige Zähler realisieren. Die Theorie dazu haben wir bereits bei den Frequenzteilern gehabt. Dazu ist zu beachten: Ein Frequenzteiler mit dem Teilverhältnis 10 ergibt einen 0..9 Zähler (Modulo 10 Zähler).

Allgemein ausgedrückt: Jeder n:1 Teiler ist gleichzeitig ein Zähler, der von 0 bis n-1 zählt. Folgendes Beispiel zeigt einen 0..3 Zähler:

Asynchroner Rückwärtszähler Wie kann ich einen rückwärts zählenden Zähler erhalten? Versuchen wir einmal, obigen Zähler mit positiv flankengetriggerten T-Flipflops zu realisieren:

Q1 Q0 Dez.

0 0 0 1 1 3 1 0 2 0 1 1

Q1 Q0 Dez.

0 0 0 0 1 1 1 0 2 1 1 3

T

Q0

Q1

T

Q0

Q1


Wie kann ich nun einen n .. 0 Rückwärtszähler generieren? Den Rücksetzzeitpunkt zu finden ist hier einfach. Dafür müssen wir uns Gedanken darüber machen, welche Flipflops in welchen Anfangszustand gebracht werden sollen. Lösen wir dieses Problem mit einem Beispiel: Aufgabe: Entwerfe die Schaltung für einen 5..0 Rückwärtszähler. Als erstes stellt sich die Frage, wie viele Flipflops wir zur Realisation dieses Zählers benötigen. Danach zeichnen wir das Grundschema vom Rückwärtszähler, das Impulsdiagramm und die Wahrheitstabelle. Daraus finden wir dann die Steuerlogik heraus:

Nachdem wir nun die Reset-Logik herausgefunden haben, stellt sich die

Frage, was nun zu resetten ist: Wir müssen die Zahl 5 oder 101b an den Flipflops einstellen. Da beim Übergang von 0 auf 7 alle Flipflops auf 1 stehen, müssen wir also nur Q1 auf 0 stellen.

Dez Q2 Q1 Q0 R 0 0 0 0 0 1 0 0 1 0 2 0 1 0 0 3 0 1 1 0 4 1 0 0 0 5 1 0 1 0 6 1 1 0 X 7 1 1 1 1

T

Q0

Q1

Q2


Asynchronzähler mit wählbarer Zählrichtung Wir haben bereits festgestellt, dass je nachdem ob die T-Flipflops auf positive oder aber auf negative Flanken triggern ein Rückwärts- oder Vorwärtszähler entsteht. Es gelingt uns deshalb unter Verwendung eines XOR Bausteins (steuerbarer Inverter), einen Zähler mit wählbarer Zählrichtung zu erzeugen: Folgendes Impulsdiagramm verdeutlicht die Funktion:

Als letzte Frage zu den Asynchronzählern suchen wir noch die Begründung, warum diese Zähler asynchron sein sollen: Ich möchte Euch dies anhand einer Messung mit dem Logikanalysator zeigen. Auf diesem Ausflug in die digitale Messtechnik werden wir auch den zeitlichen Grössen des Resetpulses begegnen.

Messungen am Asynchronzähler: Analyse des 0..4 Zähler Wir haben beim vorzeitigen Reset des Asynchronzählers gesagt, dass nur dank den Torlaufzeiten dieses Rücksetzen funktioniert. Wie heikel dieser Vorgang tatsächlich ist, soll die Analyse mit dem Logikanalysator zeigen.

T

U

Q0

T1

Q1

T2

Q2


In einem normalen Zeitmodus sieht alles ganz harmlos aus. Der Zähler scheint sauber auszuführen, was wir erwarten. Nur fragen wir uns, weshalb wir nie einen Resetpuls auf dem Bildschirm zu sehen kriegen:

Im Glitch-modus des Logikanalysators können auch sehr kurze Signalzustände zwischen den Hauptzuständen dargestellt werden. Mit einem normalen KO hätten wir keine Chance, solche im Vergleich zur Zeitauflösung sehr kurze Pulse zu sehen, denn die Abtastperiode für dieses Diagramm beträgt 16 us. Dies ist viel zu grob, um einen Puls von einigen ns zu sehen:


Anhand der gestrichelten Linien im Diagramm sehen wir nun, dass ganz kurz ein Reset-Puls in Erscheinung tritt. Im Unterschied zu einem normalen KO können wir mit einem Logikanalysator nicht nur auf ein Signal triggern, sondern können ganz spezifische Eingangskombinationen einfangen. Wenn wir nun bewusst auf den eigentlich inexistenten Zustand 5 vom 0..4 Zähler triggern, und auf eine Zeitauflösung im Bereich der Torlaufzeiten umstellen (Abtastrate von 0.2 ns), finden wir folgendes erstaunliches Resultat: • Von der negativen Taktflanke an vergehen 16 ns, bis QA umschaltet (von 0

auf 1) • Sobald QA = 1, QB = 0 und QC = 1 ist, hätten wir eigentlich den Wert 5 als

Resetbedingung. Bis der Resetpuls kommt, vergehen aber weitere 40 ns • Der Reset-Puls am NAND-Ausgang und am Ende der Resetkette sieht

nicht identisch aus. Dies könnte ev. von Leitungsreflexionen herrühren. • Der Reset-Puls bleibt nach dem Reset aller Flipflops noch ca. 12 ns

erhalten.

Nachdem wir gesehen haben, wie der Reset des Zählers in Echtzeit vor sich geht, widmen wir uns der Frage, weshalb unser Zähler eigentlich Asynchronzähler heisst: Die einzelnen Flipflops schalten nicht synchron, weil sie nicht alle vom gleichen Takt gespiesen werden. Vor allem bei langen Flipflopketten ergeben sich störende Verzögerungen, bis alle Flipflops im neuen Zustand sind.


Wenn wir den Zustandsübergang von 3 auf 4 betrachten, sehen wir sehr schön, wie sich die Torlaufzeiten addieren, so wie wir dies in der Theorie vorausgesagt haben:

• Von der Taktflanke bis zum Wechsel von QA: 16 ns • Von der Flanke von QA bis zum Wechsel von QB: 12 ns • Von der Flanke von QB bis zum Wechsel von QC: 24 ns Bis also von 3 endgültig auf 4 umgeschaltet wurde, vergehen also 52 ns

Ich hoffe, dass ich Euch mit diesem Einschub ein wenig für digitale Messtechnik begeistern konnte…

Übung Asynchronzähler Zur Kontrolle der Übung können die Ergebnisse auf dem Digitalexperimenter oder mit Tina ausgetestet werden. 1. Baue einen Asynchronzähler, der von 0..5 zählt.


2. Entwerfe einen rückwärtszählenden Asynchronzähler, der von 9..0 zählt. 3. Für die Stundenanzeige einer Uhr benötigen wir einen Zähler der von 0..11 zählt. Wie sieht das Schema eines solchen Modulo 12 Asynchronzählers aus? 4. Zusatz fürs Labor: Baue einen 4 Bit Vorwärts/Rückwärtszahler mit wählbarer Zählrichtung aus JK-Flipflops und XOR-Bausteinen.


Synchronzähler Asynchronzähler sind einfach zu realisieren, haben aber den Nachteil, dass die einzelnen Binärstellen nicht zur selben Zeit gesetzt werden (Torverzögerungszeiten addieren sich). Synchronzähler umgehen diese Porblematik. Im Unterschied zum Asynchronzähler werden beim Synchronzähler alle Clockeingänge von demselben Signal bedient. Es ist also erforderlich, die Dateneingänge so zu beschalten, dass bei jedem Taktsignal der gewünschte Zähleffekt erreicht wird. Wie genau wir die Flipflopeingänge ansteuern müssen hängt einerseits vom zu realisierenden Zähler ab, andererseits vom eingesetzten Flipflop-Typ. Wir sahen bereits, dass jedes Flipflop durch eine Wahrheitstabelle beschrieben werden kann. Wir müssen als Vorarbeit zur Synthese von Synchronzählern aber noch betrachten, wie die charakteristischen Gleichungen für die zum Einsatz kommenden Flipflops aussehen. Für Synchronzähler verwenden wir meistens nur zwei Flipfloparten: Das D-Flipflop und das JK-Flipflop. Die charakteristischen Gleichungen für diese Flipflops können wir aus der Wahrheitstabelle ermitteln: Gleichung vom D-Flipflop Die Gleichung sagt aus, welchen Zustand der Ausgang in Abhängigkeit der Eingänge nach dem nächsten Taktereignis einnimmt. tn tn+1

D Q

0 0 1 1 Ein Synchronzähler mit D-Flipflops aufgebaut benötigt am Eingang also den Zählerstand, der beim nächsten Takt an den Ausgang geschaltet werden soll. Wir können uns den Synchronzähler also folgendermassen vorstellen:


Charakteristische Gleichung vom JK-Flipflop tn tn+1

J K Q Q

0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 Zähler aus JK-Flipflops zu erstellen ist nicht so schnell erklärt wie das Beispiel mit dem Addierer von voriger Seite. Sie haben aber den Vorteil, dass wenn wir sie optimal entwickeln in der Regel mit wenigen Logiktoren realisierbare Schaltungen herauskommen. Lasst uns nun zusammen einen Synchronzähler Schritt für Schritt konstruieren: Beispiel: Baue einen synchronen 0 .. 7 Zähler auf. Vorgehen: 1. Erstellen einer Wahrheitstabelle:

tn tn+1 N Q2 Q1 Q0 Q2 Q1 Q0

0 0 0 0 0 0 1 1 0 0 1 0 1 0 2 0 1 0 0 1 1 3 0 1 1 1 0 0 4 1 0 0 1 0 1 5 1 0 1 1 1 0 6 1 1 0 1 1 1 7 1 1 1 0 0 0


Die Tabelle ist nichts anderes als die Zustandsbeschreibung des Zählvorganges. In anderen Worten: Welchen Zustand müssen die Ausgänge nach dem nächsten Taktereignis aufweisen? Die Zeit zwischen den Taktsignalen muss genügend lange sein, so dass sich die dazu erforderliche kombinatorische Logik einschwingen kann (ca. Summe aller Torlaufzeiten) 2. Erzeugen der logischen Gleichungen: Dies kann Mithilfe der Karnaugh-Diagramme gemacht werden

3. Einsetzen der logischen Gleichungen in die charakteristische Gleichung der verwendeten Flipflops. Bei Verwendung von D-Flipflops können wir den Eingang direkt mit oben herausgefundener Verknüpfung ansteuern. Bei JK-Flipflops gestaltet sich dieses Einsetzen zum Teil recht trickreich, denn wir müssen schon beim Vereinfachen der Gleichungen darauf bedacht sein, die Gleichung so zu vereinfachen, dass sie der charakteristischen Gleichung vom JK-Flipflop nnn QKQJQ ⋅+⋅=

+1 ähnlich wird.

Wir machen für unser Beispiel die Annahme, dass wir JK-Flipflops verwenden:


4. Zeichnen des Schaltschemas: Nach obigem Muster lassen sich alle Arten von Synchronzählern realisieren. Der wichtigste Punkt bei der Konstruktion ist das korrekte Erstellen der Wahrheitstabelle.

Aufgaben zum Synchronzähler Wir sahen bei der Konstruktion des Zählers mit JK-Flipflop, dass das Finden der einfachsten Schaltung nicht einfach war. Wir wollen deshalb für die nachfolgenden Übungen nur die Logikbeschaltung von D-Flipflops erarbeiten. Zur Lösung ist die Wahrheitstabelle, die logischen Gleichungen wie auch das Schaltschema erforderlich. 1. Wie sieht die Beschaltung eines Synchronzählers aus, der von 0..9 zählen soll. 2. Berechne einen synchronen 7..0 Rückwärtszähler. 3. Entwerfe einen synchronen 5..0 Rückwärtszahler. Weitere Aufgaben zu diesem Thema finden sich im Vogel Fachbuch Band Digitaltechnik, Kap 10.5 (bei mir S.362) am Schluss des Kapitels Zähler und Frequenzteiler.


Laborversuch Synchronzähler 1. Nehme als Grundlage den Synchronzähler mit Additionsstufe und teste ihn mit verschiedenen Vorgabeschritten (als Vor- und Rückwärtszähler). 2. Baue obigen Synchronzähler so um, dass er beim Erreichen bestimmter Zahlen auf einen Vorgabewert gesetzt werden kann 3. Suche im Tina programmierbare synchrone Vor- und Rückwärtszähler Wähle einen aus und baue damit einen Universalzähler (Mit Digitalanzeige sowie den Kippschaltern als Programmierung des Zählers).

Zeitanalyse vom Synchronzähler Ich habe für Euch mit dem Logikanalysator das Timing von einem synchronen 7..0 Zähler analysiert. In der groben Auflösung von 2 ms/Div sehen wir, wie rückwärts gezählt wird. Der Zähler reagiert auf die negative Taktflanke.

Wie genau wird nun aber vom einen in den anderen Zustand gewechselt? Wir finden die Antwort, wenn wir wiederum mit einer hohen Zeitauflösung den Bereich vom Zustandswechsel betrachten.


Wir sehen, dass von der Taktflanke bis zum Zustandswechel wiederum 14 bis 16 ns verstreichen. Wir sehen aber auch deutlich, dass sich die Torlaufzeiten nicht addieren, weil ja alle Flipflops vom gleichen Takt gesteuert werden. Damit ist der Zustandswechsel in diesem Beispiel innerhalb von 2 ns abgeschlossen. Vom Taktereignis bis zum neuen Zustand vergehen nur 16 ns. Zur Erinnerung: Beim 3 Bit Asynchronzähler hatten wir 52 ns gemessen. Betrachten wir uns ein zweites Beispiel: Wir bauen einen 5..0 Zähler. Wir kennen bereits vom Asynchronzähler her die Methode, die Flipflops via asynchronem Reseteingang wieder auf 5 (101b) einzustellen, sobald der Grundzähler den Zustandswechsel von 000b auf 111b vollzieht. Wir sehen hier die Analyse von der Variante dualer Synchronzähler mit asynchronem Reset:


Wir sehen den Resetpuls, der nur 36 ns lang ist. Dieser sehr kurze Resetpuls könnte sich insbesondere dann als heikel erweisen, wenn noch irgendwelche Störungen auf der Leitung vorhanden sind. Damit Reset auf 0 geht, muss zuerst der Zustand 7 anliegen, was wir im obigen Bild deutlich sehen. Der Zähler ist also eine kurze Zeit auf Zustand 7, bevor er auf 5 wechselt. Der ganze Schaltvorgang zieht sich im Vergleich zur reinen Torlaufzeit (ca. 16 ns) ebenfalls in die Länge, er dauert hier zwischen 50 und 60 ns. Wir haben nun also einen Synchronzähler mit asynchronem Reset, was genau genommen dem Synchronprinzip (= Zustandsänderungen gesteuert mit einem Takt) widerspricht. Wir wissen aber, dass wir die Beschaltung von jedem Synchronzähler aus seiner Wahrheitstabelle heraus entwickeln können: Ein 5..0 Zähler zählt von 5 auf 0, und von 0 her geht er direkt wieder auf 5. Wenn wir auf diesem Weg, die direkte Beschaltung von den J- und K-Eingängen der Flipflops berechnen, erhalten wir einen echten 5..0 Synchronzähler, der ganz ohne zusätzliches Reset auskommt. Der Übergang von 0 auf 5 ist innerhalb von 14 ns abgeschlossen, also sehr viel rascher als bei der ersten Variante. Da die Torlaufzeiten der einzelnen Flipflops nicht genau gleich lang sind, kann es trotzdem für kurze Zeit einen Zwischenzustand geben (hier 4). Aber auch hier gilt natürlich: Es gibt keine unerwünschte Addition der Laufzeiten der einzelnen Flipflops.


Schieberegister Schieberegister haben die Aufgabe, parallele Daten zu serialisieren oder umgekehrt. Die Besonderheit des Schieberegisters liegt darin, dass bei jedem Takt der Wert des vorherigen Flipflops ans nächste weitergegeben wird. Hier ist das Schema eines einfachen Schieberegisters: Das Impulsdiagramm zeigt uns den Transport der Daten im Register:

T

Q0

Q1

Q2

E


Um das Schieberegister zum Wandeln paralleler in serielle Daten zu verwenden ist es erforderlich, das Schieberegister mit Paralleldaten laden zu können. Eine Möglichkeit dazu gibt folgende Beschaltung: Eine spezielle Form des Schieberegisters ist das Ringregister, bei welchem der Ausgang des letzten Flipflops mit dem Eingang des ersten verbunden wird. Das einmal geladene Datenmuster läuft so quasi im Kreise herum.

Aufgaben zum Schieberegister 1. Mit Schieberegistern können wir Daten von der parallelen zur seriellen Übertragungsform wandeln. Zeichne das Schema einer solchen seriellen Datenübertragung (nur ein Sender und ein Empfänger) Tip: Verwende je eine Leitung für Datenübertragung, Takt und ev. eine Steuerleitung. 2. Wie kann ich ein Schieberegister mit paralleler Dateneingabemöglichkeit so ergänzen, dass wir die Schieberichtung mit einem Steuerbit wählen können? 3. Gegeben sei ein 4 Bit Schieberegister mit wählbarer Schieberichtung. In diesem Register setzen wir nur ein einziges Flipflop auf 1. Wie können wir nun bewirken, dass dieses Bit wie ein Pingpongball zwischen Anfang und Ende des Schieberegisters hin und her wandert? (= Lauflicht) Weitere Aufgaben: Digitaltechnik Buch Kap. 12.9, S. 436 Aufgaben 1 - 3


Messungen am Schieberegister Wir haben verschiedene Varianten der Schieberegistertaktung besprochen und dabei gesehen, dass alle Schieberegister auf dieselbe Taktflanke triggern können. So wird die Bitinformation bei jedem Takt um eine Stelle weitergeschoben:

Weshalb dies klappt, sehen wir wiederum, wenn wir den Triggerpunkt im Nanosekundenbereich anschauen:

Wir sehen, dass die Flipflops 16..32 ns benötigen, bis die Ausgangszustände Qn+1 dem Eingangszustand Dn entsprechen. Auf diese Weise ist sichergestellt, dass jedes Flipflop in der Schiebekette die alten Ausgangszustände vom vorhergehenden Flipflop erhält.


DDAA uunndd AADD WWaannddlleerr Die Schnittstelle zwischen der analogen und der digitalen Welt bilden die Analog-Digital- und die Digital-Analog-Wandler. Solche Wandler kommen heute in der Elektronik sehr oft zur Anwendung. In der modernen Signalverarbeitung werden häufig analoge Signale in digitale gewandelt, mit einem Signalprozessor nach Wunsch verarbeitet und das Ergebnis wieder in Analogsignale konvertiert. Dieses Vorgehen ist häufig effizienter als die Eingangssignale z.B. mit aufwendigen Filterschaltungen direkt in die gewünschten Ausgangswerte zu umzusetzen. Einige weitere Anwendungsbeispiele sind:

• Digitalmultimeter • CD-Player • ISDN-Telefon oder GSM (Digitale Telefonie) • Längen- Winkelmessung bei Werkstattmaschinen • Sound Card im PC Übersicht AD/DA Wandlung

Analoge Signale Digitale Signale


Gruppenarbeiten zu Speicherbausteinen und DA/AD Wandlern Wir möchten die und die ADC's und DAC's gemeinsam in einer Gruppenarbeit kennenlernen. Dazu steht folgender Zeitrahmen zur Verfügung: • 1. Woche: Einführung, Vortragsvorbereitung und Erarbeiten der

Dokumentation. • 2. Woche Kopieren der Unterlagen, Diskussionsrunde durchführen. Folgende Rahmenbedingungen sind zu erfüllen: • Das behandelte Thema sollte in einer Dokumentation auf ca. 2 A4-Seiten

zusammengefasst sein. • Motto: Die Information und die Zusammenfassung sollte den anderen das

bearbeitete Thema ohne weitere Unterlagen verständlich machen. • Für die Diskussionsrunde schlage ich folgendes Vorgehen vor: Zuerst stellt

jede Gruppe eines Themenbereiches ihr "Produkt" vor (ca. 5 Minuten). In einem anschliessenden Streitgespräch debattieren die einzelnen Referenten für ihr Produkt mit dem Ziel, die Zuhörer als Käufer ihres Produktes zu gewinnen. Zeitrahmen der Debatte ca. 15 Minuten, unter Einbezug der Zuhörer.

Es stehen folgende Fachgebiete zur Verfügung: Thema Referent(en) AD-Wandler nach dem Sägezahnverfahren (S.451-453)

Peter, Samuel

AD-Wandler mit Dual-Slope-Verfahren (S. 453-454)

Sven, Yannick

ADC mit Kompensationsverfahren (S. 455-457)

David, Keno

ADC mit Direktverfahren (S. 458-460)

Benjamin, Cedric

DAC mit gestuften Widerständen (S. 443 - 446)

Thomas, Selina

DAC mit R2R Netzwerk (S. 446-448) Andreas, Pascal Ich wünsche viel Spass beim Erarbeiten der Vorträge!


Theorie zum Digital-Analog-Wandler (DA-Wandler) DA-Wandler werden zur Wandlung von Digital in Analogsignale verwendet. Die Frage ist nun, wie viele Analogwerte wir mit n Bit erzeugen können.

Anzahl Datenbits n Anzahl Spannungsstufen 1 2 2 4 3 8 8 256 16 65'536

Allgemein formuliert können wir aussagen:

nU = Anzahl Spannungsstufen

nBit = Anzahl Bits des DA Wandlers

nU = 2nBit Wie gross ist nun die Stufenhöhe ∆U (= Spannungsunterschied zwischen zwei aufeinanderfolgenden Digitalwerten) in Abhängigkeit der Maximalspannung UMax ?

Umax Umax ∆U = = nU - 1 2nBit - 1

U

00b 01b 10b 11b

0 1 2 3

Binärwerte

Dezimalwerte


Beispiele: Wie gross ist die Stufenhöhe eines 4 Bit DA-Wandlers, wenn UMax = 15 V? Wieviel beträgt ∆U bei einem 16 Bit DA Wandler, wenn die Maximalspannung 10 V beträgt? Wie gross ist die maximale Ausgangsspannung eines 8 Bit DAC, wenn ∆U = 20 mV ist? Die Analog-Digital Wandler und die DAC's sind die Schnittstellen von der analogen in die digitale Welt und umgekehrt. Wir wollen hier betrachten, wie diese Wandler Spannungen in binäre Zahlen umwandeln. Wir kennen bereits die Formel zur Anzahl Spannungsstufen:

nU = Anzahl Spannungsstufen

nBit = Anzahl Bits des DA Wandlers Ebenfalls erinnern wir uns an die Berechnung der Stufenhöhe

121 −=

−=∆

Bitn

Max

U

Max U

n

UU

Bitn

Un 2=


Der ADC und der DAC wandeln eigentlich nur (binäre) Zahlen in entsprechende Spannungsgrössen um. Wenn wir den Zahlenwert DU (auch diskreter Spannungswert genannt) gegeben haben, können wir die aktuelle Spannung wie folgt berechnen:

DU = Diskreter Wert der Spannung

U = ∆U⋅DU Wenn wir nun zur Spannung U den resultierenden Zahlenwert bestimmen wollen gehen wir wie folgt vor:

DU = Diskreter Wert der Spannung

DU = U / ∆U Wollen wir nun noch den Binär (oder Hexadezimalwert) des gewandelten Wertes ermitteln, so müssen wir nur noch die erhaltene Dezimalzahl ins Binär- resp. Hexformat konvertieren. Einige Beispiele: Ein 8 Bit ADC kann Spannungen im Bereich von 0..2 V konvertieren. Welche Hexwerte gibt er aus bei Uein = 0.56V, 0.97V, 1.5V Ein 16 Bit ADC registrierte einige Hex-Werte. Welche Spannungen lagen am Eingang an, wenn sein Messbereich 0..10V beträgt? 001A 1A7F F807 0001 FFFF 0000


Die Abtastung analoger Signale (Sampling) In der digitalen Signalverarbeitung sind nicht nur die digitalisierten Eingangswerte von Wichtigkeit. Ebenso wichtig ist die Definition des Zeitpunktes, wann diese Eingangswerte vorhanden waren. Diese Anforderungen erfüllen wir mit dem Abtastvorgang: Das Eingangssignal wird in regelmässigen Zeitabständen (definiert durch die Abtastfrequenz) 'eingefroren' und gewandelt.

-1

-0.8

-0.6

-0.4

-0.2

0

0.2

0.4

0.6

0.8

1

0 10 20 30 40 50 60

Um das analoge Eingangssignal zu einem definierten Zeitpunkt festzuhalten und für die anschliessende Digitalisierung auf einem konstanten Wert zu halten brauchen wir ein Abtast- Halteglied (engl. Sample / Hold) oder abgekürzt eine S/H-Schaltung. Diese können wir mit einem Operationsverstärker und den Speichereigenschaften des Kondensators realisieren:


Die Abtastrate ist eine wichtige Grösse der digitalen Signalverarbeitung: Sie bestimmt direkt, wie hoch die Frequenz am Eingang unseres AD-Wandlers im Maximum sein darf. Dies würde uns natürlich dazu bewegen, die Abtastfrequenz möglichst hoch zu wählen. Dieser Wunsch wird aber begrenzt durch die Wandlungszeit des verwendeten ADC's. Schnell wandelnde Konverter sind natürlich teuer und z.T. nicht mit sehr hoher Bitbreite zu haben. Machen wir uns also Gedanken darüber, wie hoch die Abtastfrequenz fT überhaupt sein muss um ein Signal mit fMax noch wandeln zu können. Betrachten wir zuerst eine genügend hohe Abtastfrequenz für dieses Signal: fT = 2⋅⋅⋅⋅fSignal

-1

-0.8

-0.6

-0.4

-0.2

0

0.2

0.4

0.6

0.8

1

0 10 20 30 40 50 60

Was passiert nun mit unserer Wandlung, wenn wir fT = fSignal setzen?

-1

-0.8

-0.6

-0.4

-0.2

0

0.2

0.4

0.6

0.8

1

0 10 20 30 40 50 60

Die abgetasteten Stützwerte sind alle gleich gross, die Spannungshöhe ist abhängig vom Abtastzeitpunkt. Verbinden wir diese Stützwerte, haben wir den Eindruck, wir messen eine Gleichspannung.


Als weiteres Beispiel zur Konvertierung unseres 100 Hz Signales können wir fT = 120 Hz wählen. Als Folgerung der Betrachtungen sehen wir:

-1

-0.8

-0.6

-0.4

-0.2

0

0.2

0.4

0.6

0.8

1

0 8.3333 16.6666 24.9999 33.3332 41.6665 49.9998 58.3331

Unser 100 Hz Signal sieht nach der Wandlung aus als handle es sich um ein 20 Hz Signal. Wenn wir also Signale mit einer Frequenz von mehr als der halben Abtastfrequenz wandeln, werden diese offensichtlich verfälscht. Bei genauerer Analyse dieser Tatsache würden wir erkennen, dass der Frequenzbereich oberhalb fT/2 in den Bereich unterhalb gespiegelt wird. Wir sprechen auch von einer "Aliasfrequenz":

Dies müssen wir unbedingt vermeiden: fSignal < fT / 2 Beim Entwurf einer Schaltung mit ADC müssen wir deshalb einen Filter vor den Konverter schalten, der alle unzulässig hohen Frequenzanteile des Eingangssignales unter die Auflösung des Wandlers abdämpft. Aus diesen Betrachtungen ergibt sich die Prinzipschaltung der Hardware für digitale Signalverarbeitung:


Vorträge zu programmable Logic Devices (PLD's) Vielfach ist es wünschbar, eine beliebige kombinatorische Aufgabe mit einem einzigen IC zu realisieren. Hierzu existieren die PLD's, die programmierbaren Logikbausteine. Was für Gattungen dieser Bausteine gibt es? Für was sind sie geeignet? Und wie werden sie allenfalls programmiert? Diese Fragen wollen wir in einer Vortragsreihe bearbeiten. Als Vorbereitungsunterlage benötigst Du das Vogel Fachbuch 4, Digitaltechnik. Bitte vergesst deshalb nicht, es das nächste Mal mitzunehmen! Der Vortrag sollte folgende Rahmenbedingungen erfüllen: • Der Vortrag sollte ca. 5 - 10 Minuten dauern. • Das behandelte Thema sollte in einer Dokumentation auf ca. 2 A4-Seiten

zusammengefasst sein. • Motto: Der Vortrag und die Zusammenfassung sollte den anderen das

bearbeitete Thema ohne weitere Unterlagen verständlich machen. Es stehen folgende Fachgebiete zur Verfügung: Thema Referent(en) Programmierbare Logikschaltung Einführung (S. 507-513)

Sven, David, Thomas

PAL und GAL Schaltungen (S. 513-521)

Pascal, Andy, Yannick

FPLA und PROM Schaltungen (S. 521-524)

Selina, Samuel, Keno

MACRO-Schaltungen, PLD-Typen + Programmierung (S. 524-528)

Cedric, Peter, Benjamin

Ich wünsche viel Spass beim Erarbeiten der Vorträge!


Wie können wir einen DA-Wandler realisieren? Einen einfachen 1 Bit DAC können wir uns prinzipiell als einen schaltbaren Verstärker vorstellen. Als Verstärker kommen häufig sog. Operationsverstärker zum Einsatz, die wir im Folgenden etwas genauer betrachten wollen. Um nicht den späteren Elektronik-Lektionen vorgreifen zu müssen, behandeln wir hier nur den idealen Operationsverstärker (OP), der zum Verständnis des DA Wandlers auch vollends genügt. Das Schaltbild des Operationsverstärkers sieht wie folgt aus: Der Operationsverstärker arbeitet nach folgender Gesetzmässigkeit:

)( 12 UUVU A −⋅= Ideale Operationsverstärker haben einen unendlich grossen Eingangswiderstand und auch eine unendlich grosse Verstärkung. Was sagen uns diese beiden Eigenschaften aus?

1. U1 = U2

2. IEingang = 0 Eine mit dem OP realisierbare Grundschaltung ist der invertierende Verstärker. Dabei machen wir uns obige Eigenschaften des OP's zunutze. Grundschaltung des invertierenden Verstärkers: Wie gross wird nun das Ausgangssignal in Funktion des Eingangssignales?


Nehmen wir als UE zum Beispiel den Ausgang eines CMOS Logikbausteines, sehen wir, dass wir mit R1 und R2 das Ausgangssignal auf den gewünschten Wert skalieren können. Es gelingt, logisch 0 in UA = 0V und logisch 1 in UA = UEin zu konvertieren. Nun ist es natürlich nicht besonders interessant, nur einen 1 Bit DAC zu bauen. Mit einer Modifikation unserer Grundschaltung gelingt es uns einen n Bit DAC zu realisieren. Die Lösung hierzu heisst Addierverstärker. Übrigens: Von der Fähigkeit, dass der Operationsverstärker die Rechenfunktionen Addition und Subtraktion ausführen kann, hat er auch seinen Namen bekommen. Folgende Schaltung zeigt uns einen solchen Addierverstärker, den wir gleich zum Bau eines 4 Bit DAC verwenden wollen: Wie gross müssen die einzelnen Widerstände gewählt werden, damit wir den Summenverstärker als DAC verwenden können? Zur Lösung dieser Frage ist zu beachten, dass wir ja das Dual- oder Binärzahlensystem in entsprechende Anlagewerte wandeln wollen. Von der Theorie der Umwandlung von Binär in Dezimalzahlen kennen wir ja noch folgendes Vorgehen:

Dezimalzahl = bn⋅2n + bn-1⋅2

n-1 + …. + b2⋅22 + b1⋅2 + b0

Dies entspricht doch eigentlich genau dem obigen Summierverstärker, wir müssen nur die richtigen Verstärkungsfaktoren einsetzen! Mit diesen Angaben sollte nun eigentlich folgendes Beispiel lösbar sein:


Wie sind die Widerstände zu wählen, dass der 4 Bit DAC Werte zwischen 0..15 V anzeigt? (Annahme R2 = 10 kΩ, Uref = 1 V)


Laborversuch DA-Wandler Wir haben in der Theorie einen DA-Wandler entworfen, den wir nun im praktischen Versuch etwas eingehender analysieren wollen. Aufgabe: Baue mit den verfügbaren Bauelementen auf der Experimentierplatte einen 4 Bit DAC, der den Ausgangsbereich U = 0..10V abdeckt. Berechne zu Deiner Schaltung auch die erforderliche Referenzspannung Uref und vergleiche diese mit der tatsächlich eingestellten Referenzspannung. Zusatzaufgabe: Wie können wir einen bipolaren DAC realisieren der den Bereich U = -8..+7 V abdeckt. Zur Vereinfachung nehmen wir an: -8V soll der Binärcode 0000b zugeordnet werden, +7V wird mit 1111b erreicht. Welche Vorbereitungen (= Umrechnung oder Beschaltungsänderung des DAC's) müssten wir treffen, wenn wir mit einem Zweierkomplement-Wert auf unseren Wandler kommen würden (= signed integer) Die Versuchsergebnisse sollen in einem Bericht festgehalten werden. Diesen werde ich nach dem Versuch einziehen. Erklärung Zweierkomplement: Vorzeichenbehaftete Ganzzahlenwerte werden in Computern und Mikrocontrollern meistens in Zweierkomplementcodierung verarbeitet. Dies heisst eigentlich nichts anderes, als folgende Zuordnung 0111 7 0110 6 0101 5 0100 4 0011 3 0010 2 0001 1 0000 0 1111 -1 1110 -2 1101 -3 1100 -4 1011 -5 1010 -6 1001 -7 1000 -8 Es wird also der Gültigkeitsbereich der Zahlengerade so verschoben, dass 0 (ca.) in der Mitte ist.


Folgende Fragen zum Laborversuch geben einen vertieften Einblick ins Funktionieren unseres DAC's: Wie hoch ist die Strombelastung der Referenzspannung in Funktion der eingestellten Digitalwerte (resp. der Ausgangspannung am OP)?

Die Strombelastung der Referenzspannung variiert zwischen 0 und Umax/R2 Was geschieht, wenn die verschiedenen Widerstände mit (unterschiedlichen) Toleranzfehlern behaftet sind?

Ungenaue Widerstände führen zu einem ungenauen DA-Wandler.

Der DA-Wandler mit R2R-Netzwerk Ist es möglich, einen Wandler zu realisieren, der die soeben herausgefundenen Schwachpunkte des DAC's mit binärer Stromteilung nicht mehr aufweist? Eine mögliche Lösung dazu bietet uns das R2R Netzwerk: Wie lässt sich in dieser Schaltung die Wirkung der einzelnen Bits auf den Ausgang berechnen? Wie gross ist der Ausgangsspannungsbereich und die kleinste Spannungsstufe dieser Schaltung?


SSppeeiicchheerrkkeennnnggrröösssseenn Wenn wir Speicherbausteine einsetzen wollen, müssen wir mit einigen Begriffen vertraut sein, um den für uns geeigneten Speicher finden zu können. Einige von ihnen sind hier erläutert.

Speicherkapazität Sie gibt die Anzahl der in der Speicherschaltung enthaltenen Speicherzellen an, also die Anzahl der speicherbaren Bit. Einige Beispiele: 1 kBit = 210 Bit = 1 MB =

Speicherorganisation Die Speicherorganisation gibt Auskunft über die Speicherkapazität einer Speicherzelle und über die Auswahlmöglichkeit. Die Bezeichnung 128 x 8 bedeutet dass 128 Speicherzellen mit je 8 Bit (=1 Byte) vorhanden sind. Mit einer Adressierung werden also gleichzeitig 8 Bit ausgelesen resp. geschrieben. Beispiele: 256 k x 1 = 128 k x 8 = 1 M x 4 = 256 k x 32 =

Zugriffszeit Sie ist die Zeit, die vom Zeitpunkt der Adressierung einer Speicherzelle bis zur Verfügbarkeit der Information am Datenausgang vergeht.

Zykluszeit Kürzeste Zeit zwischen zwei aufeinanderfolgenden Schreib-Lese-Vorgängen

Speichereinsatz in der Praxis Speicherschaltungen haben wir vom Prinzip her schon in unseren Vorträgen kennen gelernt. Hier wollen wir uns noch damit beschäftigen, wie wir auf einen Speicherbaustein von aussen her zugreifen können. Wir werden uns dies mit zwei Beispielen etwas verdeutlichen:


Wir sehen, dass der aufgezeichnete Speicherbaustein einerseits Adressleitungen (A0..A5) und Datenleitungen (D0..D7) besitzt, andererseits benötigen wir auch noch einige Steuerleitungen. Was können wir aus diesen Daten herausfinden? Speicherorganisation

Wir haben 6 Adressleitungen und können damit

folglich 26 = 64 Speicherplätze adressieren. Pro

Speicherplatz sind 8 Bit vorhanden. Es handelt sich

folglich um einen Speicher mit der Speicherorganisation 64 x 8 Wie gross ist der Adressbereich des Speichers? Dies können wir mit der Gegenfrage beantworten, welche Zahlen wir mit 6 Bit darstellen können:

00'0000b .. 11'1111b = 0..63 = 00h .. 3Fh Das zweite Beispiel zeigt uns die Umkehrung der Frage: Ich kenne von einem Speicher die Bezeichnung 8k x 8. Wieviele Daten- und Adressleitungen besitzt dieser Speicher und wie sieht der Adressbereich aus?

8k = 8⋅1024 = 8192 Speicherplätze à 8 bit (D0..D7) Adressbereich 0..8191 = 0h .. 1FFFh 8192 = 2n log(8192) = n⋅log(2) n = log(8192)/log(2) = 13 Adressleitungen A0 .. A12

Einige Rechenbeispiele 1. Ein PC zeigt beim Aufstarten: 134'217'728 Bytes OK. Wieviel RAM in MB hat dieser PC installiert? Wievielen Speicherplätzen à 32 Bit entspricht dies (entsprechend X x 32 Rambausteinen) 2. Reche folgende Speichergrössen um: 512k x 16 = ……………… Bytes, ……………. MB 2048k x 4 = ……………… Bytes, ……………. MB 2M x 32 = ……………… MB, ……………… kB 256 x 8 = ……………… B, ……………… kb 3. Ein Speicherbaustein hat folgende Bezeichnung: 2048 x 8 a) Wieviele Bits sind in einer Speicherzelle dieses Bausteins enthalten? b) Wieviele Addressleitungen (A0 .. A?) werden benötigt um alle

Speicherzellen adressieren zu können? c) Wieviele Bits könnten im Baustein gespeichert werden und wie sieht es mit

dem Zugriff auf diese aus?


SScchhaallttkkrreeiissffaammiilliieenn Nachdem wir nun Schaltungen analysieren und auch synthetisieren können, ist es an der Zeit, uns etwas der Technologie der integrierten Schaltkreise zu widmen. Da wir im ersten Lehrjahr noch keine Elektronikkenntnisse voraussetzen können, müssen wir uns hier auf die wesentlichen Kenndaten beschränken. Aber auch ohne detaillierte Kenntnisse lassen sich Aussagen über das Verhalten von Bauelementen machen. Wir werden dieses Kapitel in Gruppenarbeiten bearbeiten und mit einer Vortragsreihe abschliessen. Die Informationen hierzu finden Ihr im Digitaltechnik-Buch ab S 113 Aufgaben: Kapitel 6.1 wird als Einführung in die Thematik von allen durchgelesen. Danach teilen wir die Kapitel unter verschiedenen Gruppen auf. Gruppe (Namen) Kapitel

(3) Ab S. 115 Kap 6.2, 6.3: Spannungspegel und positive / negative Logik

(3) Ab S. 119. Kap 6.4: Schaltungseigenschaften

(4) Ab S. 127 Kap 6.5: DTL-Schaltungen

(4) Ab S. 133 Kap 6.6: TTL-Schaltungen

(4) Ab S. 161 Kap 6.8 MOS-Schaltungen

Ziele der Gruppenarbeit: Jede Gruppe präsentiert ihre Erkenntnisse in einem Kurzvortrag (ca. 10 min) den anderen. Sie liefern auch eine Zusammenfassung, die mindestens beinhaltet: • Typische technische Daten, Auflistung der Vor- und Nachteile • Aufbau der Treiberstufen der entsprechenden Logikart Zeitrahmen zur Vorbereitung: 1. Woche: Studium der Unterlagen, Vorbereitung des Vortrages und der Unterlagen. 2. Woche: Zu Beginn der 1. Stunde müssen die schriftlichen Zusammenfassungen bereit sein (damit ich sie kopieren kann). Ab der 2. Stunde finden die Vorträge statt. 3. Woche: Prüfung über Schaltkreisfamilien. Viel Spass bei der Gruppenarbeit!

Digitaltechnik für Elektroniker im 3....

Documents

Transcript of Digitaltechnik für Elektroniker im 3....