Eingabe Verarbeitung Ausgabe - informatik.bildung-rp.de · Cachespeicher mit einer Princeton-...

Eingabe Verarbeitung Ausgabe

Von - Neumann - Rechner

Eingabe-einheit

Ausgabe-einheit

Zentral-einheit

( CPU )

01MS P

von Neuman LANÜbersicht


02MS P

Von-Neumann-Rechner mit Busstruktur

Bus

interner Speicher

Eingabe

Ausgabe

Steuerwerk

RechenwerkUm-welt

ex-ter-ner

Spei-cher

Bus

Bus


03MS P

Programm-eingabe

Speicher-zähler

Adressbearbei tung Adress-register

Befehls-register

Hilfs-registerP

rogr

amm

spei

cher

Dat

ensp

eich

er

Die Befehle werden aus dem Programmspeicher geladen ( Fetch-Zyklus ) undanschließend dekodiert. Erst im nächsten Arbeitsgang können dann dieBefehle ausgeführt werden. Hierzu muss das Blockbild verfeinert werden.

Arbeitsweise eines Prozessors : Holen

04MS P

Bus

Bus

Programm-eingabe

Speicher-zähler


Befehls-register

Hilfs-register

Akku-mulator

Rechen-werk

Aus-gabe

Ein-gabeP

rogr

amm

spei

cher

Dat

ensp

eich

er

Nach dem Holen und Dekodieren können Assemblerbefehle wie EIN, AUS, LD adr, STO adr, ADD adr, SUB adr, …( Mikroprogrammierung ) ausgeführt unddie Ergebnisse gespeichert werden ( Execute-Zyklus ). Die Befehlsbearbeitung besteht demnach aus den Phasen Holen, Dekodieren, Ausführen, Speichern.

Arbeitsweise eines Prozessors : Ausführen


Bus

Bus

Programm-eingabe

Speicher-zähler


Befehls-register

Hilfs-register

Akku-mulator

Rechen-werk

Aus-gabe

Ein-gabeP

rogr

amm

spei

cher

Dat

ensp

eich

er

01

02

03

04

05

06

07

08

09

10

11121314

15

16

Mikroprogrammierung : Torsteuerung 1

Es muß beschrieben werden, in welcher Reihenfolge Tore an den Registerngeöffnet werden, um Informationen auf den Bus oder in die Register zu lassen.Geschlossene Tore lassen keine Informationen durch; daher muß nach jedemÖffnen wieder ein Schließen erfolgen. Tore sind UND-Gatter mit RS-Flipflop.


05MS P

Bus

Bus

Programm-eingabe

Speicher-zähler


Befehls-register

Hilfs-register

Akku-mulator

Rechen-werk

Aus-gabe

Ein-gabeP

rogr

amm

spei

cher

Dat

ensp

eich

er

01

02

03

04

05

06

07

08

09

10

11121314

15

16

Mikroprogrammierung : Befehl holen

Der nächste Befehl soll ins Befehlsregister übertragen werden, anschließend muß der Speicherzähler um 1 erhöht werden.Tor 15 auf, Tor 01 auf, Tor 11 auf, Tor 11 zu, Tor 01 zu, Tor 15 zu.{ Befehl geladen }Tor 16 auf, Tor 16 zu. { Der Speicherzähler um 1 erhöht }

siehe auch die Befehle

EINLD adrADD adr


06MS P

Bus

Bus

Programm-eingabe

Speicher-zähler


Befehls-register

Hilfs-register

Akku-mulator

Rechen-werk

Aus-gabe

Ein-gabeP

rogr

amm

spei

cher

Dat

ensp

eich

er

01

02

03

04

05

06

07

08

09

10

11121314

15

16

Mikroprogrammierung : EIN

"EIN" holen wie oben, dann zur Übernahme der Eingabe in den Akkumulator :"EIN" ausführen : Tor 07 auf, Tor 06 auf, Tor 06 zu, Tor 07 zu.


LD adrADD adr


07MS P

Bus

Bus

08MS P

Programm-eingabe

Speicher-zähler


Befehls-register

Hilfs-register

Akku-mulator

Rechen-werk

Aus-gabe

Ein-gabeP

rogr

amm

spei

cher

Dat

ensp

eich

er

01

02

03

04

05

06

07

08

09

10

11121314

15

16

Mikroprogrammierung : LD adr

Befehl holen wie oben, dann zweiteilige Adresse holen :Tor 15 auf, Tor 1 auf, Tor 12 auf, Tor 12 zu, Tor 1 zu, Tor 15 zu, Tor 16 auf, Tor 16 zu;Tor 15 auf, Tor 1 auf, Tor 12 auf, Tor 12 zu, Tor 1 zu, Tor 15 zu, Tor 16 auf, Tor 16 zu;Nun Daten von Speicher adr in den Akku laden:Tor 13 auf, Tor 3 auf, Tor 6 auf, Tor 6 zu, Tor 3 zu, Tor 13 zu.


EINADD adr


Bus

Bus

Programm-eingabe

Speicher-zähler


Befehls-register

Hilfs-register

Akku-mulator

Rechen-werk

Aus-gabe

Ein-gabeP

rogr

amm

spei

cher

Dat

ensp

eich

er

01

02

03

04

05

06

07

08

09

10

11121314

15

16

Mikroprogrammierung : ADD adr

Befehl holen wie oben, zweiteilige Adresse holen wie oben:Der 1. Summand steht im Akku, der 2. Summand im Datenspeicher. Von dort wird erüber das Hilfsregister zum Rechenwerk geleitet und zum Wert des Akku addiert; dieSumme steht wieder im Akku:Tor 13 auf, Tor 3 auf, Tor 10 auf, Tor 9 auf, Tor 9 zu, Tor 10 zu, Tor 3 zu, Tor 13 zu.


EINLD adr


09MS P

Mikroprogrammierung : Torsteuerung 2

Es muss beschrieben werden, in welcher Reihenfolge Tore an den Registerngeöffnet werden, um Informationen auf den Bus oder in die Register zu lassen.Geschlossene Tore lassen keine Informationen durch; daher muss nach jedemÖffnen wieder ein Schließen erfolgen. Tore sind UND-Gatter mit RS-Flipflop.

nn

&

R

S Q

Q

Bus

Impuls zumÖffnen

Impuls zum Schließen

beliebiges Tor als BLACK BOX

beliebiges Tor als UND-Gatter

mit FlipFlop

Daten

Daten


10MS P

Å 1950 Å 2000 Å 2010

Von Neumann Rechner

Analogarbeitende

Rechner

NeuronalvernetzteSysteme

OrganischarbeitendeSysteme

Vektor-rechner

Parallel-rechner

Multiprozessor-systeme

Coprozessoren

Integer-ArithmetikReal-Arithmetik

D irectM emoryA ccess

i/O-Prozessoren

EingabeAusgabe

CPU

RISC, CISC

RAM BUS

16 bit, 32 bit, 64 bit, …Cache Pipelining

Vergrößerung und Beschleunigung einzelner von-Neumann-Komponenten

Zusätze innerhalb der von Neumann-Architektur

Neue Architekturen

Neue Konzepte

Zeitliche Entwicklung, seit John von Neumann Programme als Information speicherte


11MS P

Leistung skalarer Einprozessorsysteme

ƒ : Taktfrequenz des µProzessors in MHz

Np : Anzahl der voneinander unabhängigen Datenprozessoren im µProzessor

Aµ : Mittlere Anzahl von Mikroinstruktionen pro Maschinenbefehl

Am : Anzahl der Taktzyklen für einen Speicherzugriff

MIPS = Mega Instructions Per Second GIPS = Giga Instructions Per Second

CISC = Complex Instruction Set Computer RISC = Reduced Instruction Set Computer

ƒ Å 250 MHz

Np = 1

Aµ Å 6

Am Å 4

Leistungssteigerung

Leistung = [ MIPS ]ƒ·Np

Aµ +Am

etwa 1998Leistung = 25 MIPS250·1

6 +4


12MS P

Leistungssteigerung skalarer Einprozessorsysteme

ƒ Å 1-10 GHz eine höhere Frequenz wird kaum erreicht werden, weil • die Leiterbahnen im µChip endliche Längen haben • die verschiedenen Leiterbahnenlängen Signalverzögerungen erfordern. • der induktive Widerstand von Biegungen ( = halbe Spulenwindung ) proportional mit der Frequenz wächst. ( RL = 2¹ƒ· L )

Np Å 5 etwa Intel Pentium Pro oder Motorola MPC750 Microprozessor • 2 Integer-Prozessoren, • 2 Gleitkomma-Prozessoren • 1 I / O - Prozessor

Aµ Å 1 etwa durch Verwendung von • RISC-Prozessoren und • Pipelineverfahren sowohl bei der - Befehlsausführung als auch bei - längeren arithmetischen Operationen

Am Å 1 etwa durch Verwendung von Cache-Speichern auf dem ProzessorChip

Leistung = = 25 000 MIPS = 25 GIPS10 000 · 51 + 1

etwa 2000


13MS P

PipelineverarbeitungDie Ausführung einer Instruktion wird in mehrere Teilschritte zerlegt, um gleichzeitig verschiedene Teilschritte mehrerer Instruktionen zu bearbeiten: • bei aufwendigen arithmetischen Operationen • bei der Befehlsverarbeitung ( Beispiel unten )

Zur Veranschaulichung werde jeder Befehl in 4 gleich langen Phasen ausgeführt; jede Phase besteht bei n-bit-Registern aus n Takten:

Holen, Decodieren, Ausführen, Speichern

H D A S H D A S H D A S1. Befehl 3. Befehl2. Befehl

01 02 03 04 05 06 07 08 09 10 11 12

1. Befehl2. Befehl3. Befehl4. Befehl5. Befehl6. Befehl7. Befehl8. Befehl9. Befehl

01 02 03 04 05 06 07 08 09 10 11 12

H D A S

H D A SH D A S

H D A SH D A S

H D A SH D A S

H D A SH D A S

Im Pipelineverfahren werden diePhasen zeitlich versetzt gestartet, so daß zu jeder Zeit jeweils vierPhasen verarbeitet werden.

In 12 Phasen werden nun9 Befehle abgearbeitet, was dem3-fachen (max 4 -fachen) der Verar-beitungsgeschwindigkeit entspricht.

Beim SuperPipelineverfahren werden Halbphasen verarbeitet und damit fast eineweitere Verdoppelung der Verarbeitungsgeschwindigkeit erreicht.

Beispielsweise benötigen 3 Befehle 12 Phasen:

14MS P


CachespeicherZur Erhöhung der Verarbeitungsgeschwindigkeit werden zeitweise oft benötigte Daten und Programmteile in einem kleinen, schnellen Speicher innerhalb der CPU abgelegt.

Prozessor Cachespeicher Hauptspeicher

Cachespeicher mit einer Princeton- Architektur

Instruktionenund

Daten

Die Zugriffszeit auf diesen Cachespeicher entspricht etwa der Zugriffszeit auf Register; damit kann Zeit gewonnen und der interne Bus entlastet werden.

Neben den Daten „data“ aus dem Hauptspeicher müssen im Cache auch die Herkunftsadressen der Daten als SetNr und Tag gespeichert werden:

allgemein:

SetNr = Speicheradresse MOD Anzahl CachesetsTag = Speicheradresse DIV Anzahl Cachesets

Beispiel:

SetNr= 13 MOD 4 = 1 Tag = 13 DIV 4 = 3

Daten Tag

Set 0

Set 1

Set 2

Set 3

Zweiweg-assoziativerCachespeicher mit 4 Cachesets

data 3

0123456789

1011121314151617181920 … … …Hauptspeicher

data


15MS P

16MS P

Branch

Next IP

MicrocodeInstructionSequencer

SimpleInstructionDecoder

Register Alias Table

Instruction Decoder

Instruction Cache (L1)Instruction Fetch Unit

Bus Interface Unit

Reorder Buffer (Instruction Pool)

Internal Data-Results Buses

IntegerUnit

IntegerUnit

Floating-

(FPU)Point Unit

MemoryInterface

Unit

MemoryReorderBuffer

Data CacheUnit (L1)

L2 CacheSystem Bus (External)

Retirement UnitRetirement

Register File(Intel Arch.Registers)

Cache Bus

TargetBuffer

Unit

To BranchTarget Buffer

FromInteger

Unit

Floating-

(FPU)Point Unit

SimpleInstructionDecoder

ComplexInstructionDecoder

Reservation Station

Intel PentiumPro®

Übersivon Neuman

Additional Features• Time Base Counter/Decrementer• Clock Multiplier• JTAG/COP Interface• Thermal/Power Management• Performance Monitor

+

+

Fetcher Branch Processing

BTIC

64 Entry

+ x ¸FPSCRCR FPSCR

L2CR

CTRLR

BHT

Data MMU

Instruction MMU

Not in the MPC740

EAPA

+ x ¸

Instruction Unit

Unit

Instruction Queue(6 Word)

2 Instructions

Reservation Station Reservation Station Reservation Station

Integer Unit 1 I

Integer Unit 2System Register

Unit

Dispatch Unit 64-Bit(2 Instructions)

SRs

ITLB

(Shadow) IBATArray

32-KbyteI CacheTags

128-Bit(4 Instructions)

Reservation Station

32-Bit

Floating-PointUnit

Rename Buffers(6)

FPR File

32-Bit 64-Bit 64-Bit

Reservation Station(2 Entry)

Load/Store Unit

(EA Calculation)

Store Queue

GPR File

Rename Buffers(6)

32-Bit

SRs(Original)

DTLB

DBATArray

64-BitCompletion Unit

Reorder Buffer(6 Entry)

Tags32-KbyteD Cache

60x Bus Interface Unit

Instruction Fetch Queue

L1 Castout Queue

Data Load Queue L2 Controller

L2 Tags

L2 Bus InterfaceUnit

L2 Castout Queue

32-Bit Address Bus32-/64-Bit Data Bus

17-Bit L2 Address Bus64-Bit L2 Data Bus

Motorola PowerPC750®

cht LAN

Multiprozessorsysteme

Systeme mit verteiltem Speicher sind charakterisiert durch:

• skalierbar, 1000 Prozessoren und mehr• Programmierung in neuen Sprachen; diese Sprachen werden zur Zeit entwickelt und beinhalten: - Aufteilung in einzelne Prozesse, Parallelisierung - Kommunikation zwischen den Prozessen - Koordinierung der Prozesse

Systeme mit gemeinsamem Speicher sind charakterisiert durch:• globaler Adressraum• Programmierung mit konventionellen Sprachen• nicht skalierbar, maximal 30 Prozessoren

Verbindungsnetz

Prozessor

SpeicherSpeicher Speicher

Prozessor Prozessor

rb

Verbindungsnetz

rb

Verbindungsnetz

K n o t e n

Speicher

Prozessor

K n o t e n

Speicher

Prozessor

K n o t e n

Speicher

Prozessor


17MS P

Empfänger4711

Sender

Verbindungsnetze : Arbeitsweise, Topologie

Verbindungsart:

LeitungsvermittlungPaketvermittlungZellvermittlung

• etwa Telefonnetz• zeitabhängig• Sprachübertragung

Bei der Leitungsvermittlung wird für die Dauer der Übertragung eine Datenleitungüber viele Knoten reserviert und blockiert damit die gesamte Leitung. Die Daten oder Gespräche werden mit den Pausen in einem einzigen Block gesendet.


18MS P

19MS P Verbindungsnetze : Arbeitsweise, Topologie

Verbindungsart:LeitungsvermittlungPaketvermittlungZellvermittlung• etwa ISDN, Datex P,…• zeitunabhängig• Datenübertragung

Bei der Paketvermittlung wird die Datenmenge in Pakete nicht konstanter Längezerlegt. Beim Senden wird jedes Paket nummeriert und mit der Empfängeradresse versehen. Jedes Paket sucht sich seinen eigenen Weg. Dadurch wird das Netz gleichmäßig ausgelastet; die Nachricht erreicht schneller das Ziel. Der Empfängerknoten setzt alle Pakete

in der richtigen Reihenfolge zusammen und übermittelt die Nachricht zum Empfänger.

Diese Zeile stellt eine verschlüsselte Botschaft dar.

4711.1 4711.2 4711.eof4711.3

Empfänger4711

Sender

4

3

2,4

2,3

2

1

1

3

3

3

4

ISDN = Integrated Services Digital Network


Gregor Noll

Warum sind einige Verbindungen ohne Zahlen? Auch bei nächster Folie?

Verbindungsnetze : Arbeitsweise, Topologie

Verbindungsart:LeitungsvermittlungPaketvermittlungZellvermittlung• etwa ATM, 1000 mal schneller als ISDN• zeitunabhängig• Übertragung von Sprache und Daten.

Bei der Zellvermittlung werden die Datenpakete auf Zellen aufgeteilt, die genau 48 Bytesan Daten und 5 Bytes für den Header zur Zielangabe aufnehmen. Beim Senden wird jedeZelle nummeriert und mit der Adresse des nächsten Routers versehen. Die Router ver-walten den gesamten Prozess. Die Nachricht erreicht so schnell das Ziel, daß Bilder in Echtzeit übertragen werden. ATM ist zugleich Vermittlungs- und Übertragungstechnik.

Empfänger4711

Sender

4

3

2,4

2,3

2

1

1

3

3

3

4

ATM = Asynchron Transfer ModusISDN = Integrated Services Digital Network

Header ( 5 Bytes ) Datenteil (48 Bytes )


20MS P

Verbindungsnetze : Verbindungsart, Topologie

Arbeitsweise:• synchron

einfach zu realisieren. Sender und Empfänger übertragen zu festen, zentral

getakteten Zeitpunkten. Dies geht wegen der verschiedenen Weglängen nur für

kleine Netze : LAN ( = Local Area Network )

• asynchron

nicht so einfach zu realisieren. Jeder Sender und jeder Empfänger stellen zu jedem

beliebigen Zeitpunkt ihre Übertragungsanforderungen (Baudrate) an das Netz.

Dieses Verfahren ist auch für große Netze geeignet : WAN ( = Wide Area Network )

Wegsteuerung:• zentral

Der Wegaufbau im Netz erfolgt unabhängig von der zu übertragenden Information.

• dezentral

Die Wegangabe muss im Kopf der zu übertragenden Nachricht stehen.

21MS P

Übersichtvon Neuman LAN

Verbindungsnetze : Verbindungsart, ArbeitsweiseTopologie: allgemein, speziell

Bus Ring Stern Baum Gitter

Vollständige

Vernetzung3 D - Würfel

22MS P

Übersichtvon Neuman

4 D - Hyperwürfel

( flächenhaft )

LAN

Verbindungsnetze : Verbindungsart, ArbeitsweiseTopologie: allgemein , speziell Sterntopologie mit SubNetzen

1. lokales Subnetz

2. lokales Subnetz als Kaskade

lokalesHauptnetz

mit Hub

ProviderRouter

lokalerRouter

Ü b e r t r a g u n g s N e t z ProviderNetz

23MS P

Übersichtvon Neuman Lokales Netz

Eingabe Verarbeitung Ausgabe - informatik.bildung-rp.de · Cachespeicher mit einer Princeton-...

Documents

Transcript of Eingabe Verarbeitung Ausgabe - informatik.bildung-rp.de · Cachespeicher mit einer Princeton-...