クロックジッタの ADC...•クロックのジッタ性能をPhase Noise...
Transcript of クロックジッタの ADC...•クロックのジッタ性能をPhase Noise...
クロックジッタの ADC 性能への影響
ヴェリジー株式会社プリンシパル・アプリケーション・コンサルタント
前田 明徳
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
内容
アナログ・デジタル変換器のテスト
ジッタについて
ジッタと SNR
位相雑音
クロック・ノイズのスペクトラムへの影響
クロックの生成
ジッタを低減するには
まとめ
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
研究の背景
アナログ・ディジタル変換器(ADC)の性能が向上してきた
– サンプル周波数: >100MHz– 分解能: > 14ビット
– 入力帯域: > 1GHz
このような ADC をテストするためにはクリーンなサイン波が必要
– 低歪、低ジッタ
– 低歪については前回紹介
同様に低ジッタのクロックも必要
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
高速ADCのアプリケーション
8
10
12
14
16
10 100 1000サンプル周波数 [MHz]
ビッ
ト数
VDSL無線LAN
デジタル・テレビセット・トップ・ボックス
デジタルカメラ
6
光ディスク, 磁気ディスクリード・チャネル
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
内容
アナログ・デジタル変換器のテスト
ジッタについて
ジッタと SNR
位相雑音
クロック・ノイズのスペクトラムへの影響
クロックの生成
ジッタを低減するには
まとめ
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
ADC の種類
R+
積分器
カウンタ
VIN
VREF
Ti(固定)
Tr
VIN VREF
時間
Vi
VIN=VREF *Tr/Ti
比較器
Vi 制御+
積分型 ADC
# SAR=Successive Approximation Register
DAC
制御
Comp
Vin +
0 1 1 0 1 1MSB LSB
Vin
コード
時間
電圧
SAR型 ADC
2R
2R
R
+
+
+
3
2
1
3 to 2Encoder
VIN
VREF
3R
MSB
LSB
5/8
3/8
1/8
比較器 (2-bit ADC)
00
01
10
11
0.5
1.5
2.5
フラッシュ型 ADC
積分器 比較器
1 クロック
遅延
1-bitDAC
Vinデジタルストリーム
ΔΣ型 ADC
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
パイプライン型 ADC
S/H
補正回路
VIN
ディジタル出力
•多段サブレンジ型•各ステージではフラッシュ型で変換し、LSB
以下のアナログ差分を次のステージに渡す
差分回路
ADC DAC
2ndStage
4thStage
3rdStage
1stStage
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
時間
振幅
サンプリング: 連続時間信号から離散時間信号へ
サンプリング
連続時間信号
離散時間信号
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
周波数Fs2
Fs
振幅
帯域制限された信号
Fmax0
サンプリングの帯域制限
2*Fmax < Fs
Fs: サンプリング周波数
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
アンチ・エリアジング・
フィルタ(LPF)
ADC によるリアルタイム・サンプリング
ADC 波形メモリ
データプロセシング
Fs (サンプリング周波数)
Fs/2 Fs0
信号帯域
アンチ・エリアジング・フィルタ (LPF)
Ft < Fs/2
信号源
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
サイン波によるADCのテスト項目
S/(N+D) Signal to Noise and Distortion Ratio (SINAD)
ENOB Effective Number of Bits (有効ビット数)
S/N Signal to Noise Ratio (SNR)
THD Total Harmonic Distortion (全高調波歪)
SFDR Spurious Free Dynamic Range
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
サイン波によるADCのテスト
ADC信号源データ
キャプチャ
データプロセシング
(FFT)
サイン波周波数スペクトラム
N ビット
クロック源
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
周波数ドメイン解析
Ft(M)
周波数
振幅
S
H2 H3 H4 H5
ノイズ
高調波
基本波
スプリアス
N/2
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
周波数ドメイン解析のパラメタ定義
サンプリング周波数 Fadc [Hz]
データの数 N [points]
信号測定時間 N/Fadc [sec]
データ中のサイン波のサイクル数 M [cycles]
解析帯域 Fadc/2 [Hz]
周波数分解能 1/UTP = Fadc/N [Hz]
信号ビン M
高調波ビン 2M, 3M, 4M, ...
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
信号パワー
全ノイズパワー
全高調波パワー
パワーの計算
2][MfSp
2
12
1
21
1
)][()][( ∑∑−
+=
−
=
+
N
Mk
M
k
kfSpkfSp
2
2
)][(∑=
r
k
kMfSp
周波数ドメインでのビンの信号の振幅:fSp
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
パラメタの計算
S/(N+D) = 10 * log Signal PowerTotal Noise Power
S/N = 10 * log Signal Power
Total Noise Power - Total Harmonics Power
THD = 10 * log Total Harmonics PowerSignal Power
SFDR = Signal Level[dB] - Max.Spurious Level[dB]
ENOB= S/(N+D)[dB] - 1.766.02
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
実際のADCの測定結果の例
10ビット 20Msps ADC
入力信号:1MHz サイン波
SINAD=53.7dBSNR=55.4dBTHD= -58.7dB (9th)ENOB=8.6 bits
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
内容
アナログ・デジタル変換器のテスト
ジッタについて
ジッタと SNR
位相雑音
クロック・ノイズのスペクトラムへの影響
クロックの生成
ジッタを低減するには
まとめ
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
ジッタの定義
INCITS/TR-35:2004[R2009] Information technology - Fibre Channel - Methodology of Jitter and Signal Quality Specification (FC-MJSQ) [T11.2 ]
jitter: the collection of instantaneous deviations of a signal edge times at a defined signal level of the signal from the reference times for those events.
ジッタ: ある定められたレベルの信号のエッジ時間と、
基準時間の、その瞬間の偏差の集まり
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
ジッタの分類
INCITS/TR-35:2004[R2009] Information technology - Fibre Channel - Methodology of Jitter and Signal Quality Specification (FC-MJSQ) [T11.2 ]
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
Bounded & Unbounded Jitter
•Unbounded jitter has the property that some finite population exists at all values of jitter (assuming an infinite sample size).
•Bounded jitter has the property that no population exists beyond specific limits regardless of the number of events obtained.
•All bounded jitter is deterministic (by definition) and all unbounded jitter is Gaussian.
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
Bounded & Unbounded Jitter
•Unbounded ジッタは、無限のサンプル数を仮定すると、総てのジッタ値に対して有限のサンプルが存在する
どんなに大きな偏差も存在する
ガウス分布する
•Bounded ジッタはサンプル数に関係なく、ある範囲を超えるとそこにはサンプルが存在しない
偏差はある範囲内にしか存在しない
Bounded ジッタは Deterministic ジッタである
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
Correlated & Uncorrelated Jitter
Correlated : 伝送されているデータと関連がある
Uncorrelated:伝送されているデータと関連がない
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
クロックのジッタ
INCITS/TR-35:2004[R2009] Information technology - Fibre Channel - Methodology of Jitter and Signal Quality Specification (FC-MJSQ) [T11.2 ]
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
実際のクロックのジッタ
クロックのジッタは unbounded jitter のみでガウス分布している
ピーク値ではなくシグマ値でジッタ量をあらわす
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
内容
アナログ・デジタル変換器のテスト
ジッタについて
ジッタと SNR
位相雑音
クロック・ノイズのスペクトラムへの影響
クロックの生成
ジッタを低減するには
まとめ
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
クロック・ジッタと SNR
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
クロック・ジッタによる SNR の計算
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
クロック・ジッタによる SNR
•クロック・ジッタによる SNR は入力信号の周波数とジッタのみで決まる
•クロックの周波数には関係しない
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
入力信号周波数、クロック・ジッタと SNR
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
入力信号のジッタと SNR
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
入力信号のジッタによる SNR の計算
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
入力信号のジッタによる SNR
•クロック・ジッタによる SNR と同じ
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
入力信号の周波数、ジッタと SNR
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
入力信号を変化させた時の ADC の SNR
データプロセシング
(FFT)
クロック100MHz
SNR, Jitter and Input Frequency
30
35
40
45
50
55
60
65
70
75
80
1.0E+06 1.0E+07 1.0E+08 1.0E+09
Input Frequency (Hz)
SN
R (
dB)
0.1ps 0.5ps 1ps 5ps
14ビットADC
信号源1MHz ~ 1GHz
データキャプチャ
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
内容
アナログ・デジタル変換器のテスト
ジッタについて
ジッタと SNR
位相雑音
クロック・ノイズのスペクトラムへの影響
クロックの生成
ジッタを低減するには
まとめ
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
クロックの位相雑音
•クロックのジッタ性能を Phase Noise (位相雑音) で議論することが多くなった
– 発振器、PLL などの仕様はジッタではなく位相雑音が用いられている
– アプリケーションが、RF に及ぶようになり、RF でよく用いられる位相雑音が使われるようになった(?)
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
位相雑音のあるクロック: 位相雑音
Frequency OffsetPhase Noise(dBm/Hz)
1KHz -14010KHz -145100KHz -1501MHz -15010MHz -150100MHz -1601GHz -175
Phase Noise
-180
-170
-160
-150
-140
-130
1.0E+03 1.0E+04 1.0E+05 1.0E+06 1.0E+07 1.0E+08 1.0E+09
Frequency Offset (Hz)
Noi
se P
ower
(dBm
/Hz)
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
位相雑音のあるクロック: 150MHz, 0dBmPhase Noise Voltage
-3.0E-04
-2.0E-04
-1.0E-04
0.0E+00
1.0E-04
2.0E-04
3.0E-04
0 5 10 15 20 25
Time (usec)Vol
tage(
V)
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
位相雑音のあるクロック: 雑音電圧
Noise Voltage Histogram
0
20
40
60
80
100
120
3.0E-04 2.3E-04 1.5E-04 7.5E-05 -4.8E-19 -7.5E-05 -1.5E-04 -2.3E-04 -3.0E-04
Voltage [V]
Eve
nt
[cou
nt]
Noise Voltage Histogram
0
20
40
60
80
100
120
3.0E-04 2.3E-04 1.5E-04 7.5E-05 -4.8E-19 -7.5E-05 -1.5E-04 -2.3E-04 -3.0E-04
Voltage [V]
Eve
nt
[cou
nt]
Phase Noise Voltage
-3.0E-04
-2.0E-04
-1.0E-04
0.0E+00
1.0E-04
2.0E-04
3.0E-04
0 5 10 15 20 25
Time (usec)
Vol
tage(
V) ピーク・ピーク値: 509uV
シグマ値: 78.3uV
ヒストグラム シグマ 78.3uV の正規分布
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
雑音電圧からのジッタ計算
雑音電圧 [V rms]
ジッタ [sec rms] =
2 * π * 周波数 [Hz] * 振幅 [V]
78.3uV rms
=
2 * π * 150MHz * 0.31623V
= 0.263ps rms
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
位相雑音からの雑音電圧
ノイズ・フロアの電圧 (0Hz – 2.048GHz)74.7uV rms
0.25psec rms
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
位相雑音のあるクロックでの ADC の SNR
データプロセシング
(FFT)
クロック150MHz
14ビットADC
信号源1MHz ~ 1GHz
データキャプチャ
ADC SNR
50
55
60
65
70
75
80
1.0E+06 1.0E+07 1.0E+08 1.0E+09
Input Frequency (Hz)
SN
R (
dB) ジッタ: 0.27ps rms
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
位相雑音のあるクロック
•位相雑音はランダム・ノイズとなる
Unbounded Jitter
•雑音電圧がジッタとして現れる
•クロック入力の持つ周波数帯域の総てのノイズがジッタとなる
クロックの電圧ノイズが大きいとジッタが増加する
高域のノイズまで影響がある
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
内容
アナログ・デジタル変換器のテスト
ジッタについて
ジッタと SNR
位相雑音
クロック・ノイズのスペクトラムへの影響
クロックの生成
ジッタを低減するには
まとめ
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
クロックのノイズがADCのスペクトラムに与える影響• クロック源のノイズが、ADC の ノイズ・フロア にどの
ように影響するか?
• ノイズの周波数の偏り
150MHz, 0dBm
ノイズ電圧: 100uV rms (-67dBm)
0.335psec rms jitter
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
ケース A: ホワイト・ノイズ
150MHz
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
ケース B: ピンク・ノイズ
37.5MHz
150MHz
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
ADC の SNR
データプロセシング
(FFT)
クロック150MHz
14ビットADC
信号源1MHz ~ 1GHz
データキャプチャ
ジッタ: 0.34ps rms
ケース: A、ケース:Bとも同じ結果
ADC SNR
50
55
60
65
70
75
80
1.0E+06 1.0E+07 1.0E+08 1.0E+09
Input Frequency (Hz)
SN
R (
dB)
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
ケース A : ホワイト・ノイズのスペクトラム
16MHz 160MHz
630MHz 1GHz
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
ケース B: ピンク・ノイズのスペクトラム 16MHz
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
ケース B: ピンク・ノイズのスペクトラム160MHz
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
ケース B: ピンク・ノイズのスペクトラム630MHz
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
ケース B: ピンク・ノイズのスペクトラム 1GHz
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
クロックのノイズによるノイズ・フロアへの影響
ADC
f →
f →
Signal
Clock
f →
fclock/2
fclock
DC
f →
DC
f →
Output
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
160MHz を入力した時の例
ADC
f →
Signal
Clock
160MHz
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
ケース B: ピンク・ノイズのスペクトラム160MHz
37.5MHz
37.5MHz
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
クロックのノイズがADCのスペクトラムに与える影響• クロック源のノイズが、ADC の ノイズ・フロア にどの
ように影響するか?
• スプリアスがあるとき
150MHz, 0dBm 7MHz, 137MHz, 304MHz
スプリアス振幅: 100uV rms (-67dBm)
0.335psec rms jitter
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
クロックのスペクトラム
7MHz 137MHz
304MHz
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
ADC の SNR
データプロセシング
(FFT)
クロック150MHz
14ビットADC
信号源1MHz ~ 1GHz
データキャプチャ
ジッタ: 0.34ps rms
7MHz, 137MHz, 304MHz とも同じ結果
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
7MHz スプリアスの時のスペクトラム
160MHz
630MHz
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
137MHz スプリアスの時のスペクトラム
160MHz
630MHz
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
304MHz スプリアスの時のスペクトラム
160MHz
630MHz
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
スプリアスのあるクロック
•位相変調された結果と同じ
– 変調周波数 fmod
fmod = fs – m*fc あるいは fmod = m*fc - fs0 < fmod < fc/2
fs: スプリアス周波数
fc: クロック周波数
m: 任意の整数
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
137MHz スプリアスの場合
変調周波数 = 150MHz – 137MHz = 13MHz
13MHz13MHz
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
クロックのノイズがADCのスペクトラムに与える影響
•ADC の SNR は、クロックのノイズの種類によらず、全帯域のパワーで決まる
•ADC 出力を FFT した時、そのノイズ・フロアに、クロックのノイズの周波数の偏りの形が現れることがある
•スプリアスがあると、位相変調されたようなスペクトラムとなる
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
内容
アナログ・デジタル変換器のテスト
ジッタについて
ジッタと SNR
位相雑音
クロック・ノイズのスペクトラムへの影響
クロックの生成
ジッタを低減するには
まとめ
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
クロックの生成
位相雑音のあるサイン波形を D-フリップ・フロップで
半分の周波数のクロックを作ることを考える
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
サイン波形の位相雑音
125MHz0dBm 総ノイズ電圧: 486uV rms
総ノイズ・パワー: -53.3dBm
ジッタ: 1.75psec rms
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
サイン波からクロック波へ
理想コンパレータ
理想 D フリップ・フロップ
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
サイン波形のジッタはそのままクロック波形へ
周波数: 125MHz振幅: 1Vppスルーレート: 1V/nsec
ジッタ: 1.75ps rms
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
クロック波形のスペクトラム
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
周波数を半分に
理想コンパレータ
理想 D フリップ・フロップ
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
ジッタは変わらない
周波数: 62.5MHz振幅: 1Vppスルーレート: 1V/nsec
ジッタ: 1.75ps rms
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
クロック波形のスペクトラム
位相雑音が減っている
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
=
なぜ、位相雑音が減るのか?
サイン波 クロック波 周波数が半分のクロック波
ジッタは変わらない 総ノイズ量は変わらない
1本の
スペクトラム
複数本のスペクトラム
複数本のスペクトラム(本数は倍)
ノイズが分散される
ノイズがさらに分散される
ノイズは1本に集中
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
内容
アナログ・デジタル変換器のテスト
ジッタについて
ジッタと SNR
位相雑音
クロック・ノイズのスペクトラムへの影響
クロックの生成
ジッタを低減するには
まとめ
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
クロック入力ノイズを減らす
ADC
低位相雑音発振器
バンドパスフィルタ
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
クロック入力ノイズを減らす
ADC
低位相雑音発振器
バンドパスフィルタ
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
位相雑音を減らす
ADC
低位相雑音発振器
バンドパスフィルタ
D
C
Q
Q
分周期
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
位相雑音を減らす
ADC低位相雑音
発振器
バンドパスフィルタ
D
C
Q
Q
分周期
バンドパスフィルタ
D
C
Q
Q
分周期
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
内容
アナログ・デジタル変換器のテスト
ジッタについて
ジッタと SNR
位相雑音
クロック・ノイズのスペクトラムへの影響
クロックの生成
ジッタを低減するには
まとめ
Verigy Restricted
群馬大学アナログ集積回路研究会 28 May 2010
まとめ
•クロックのジッタは Unbounded であり、ガウス分布する
•位相雑音は Unbounded ジッタと同じである
•クロック入力の全帯域のノイズがジッタとしてあらわれ、ADC の SNR を劣化させる
ノイズの種類によらない
スペクトラム解析時にはクロックのノイズの種類や帯域を知っておく必要がある
•ジッタによる ADC の SNR の劣化はクロック周波数によらず、ADC への入力周波数とクロックのジッタで決まる
広帯域の ADC 評価には クロックのノイズ、帯域に注意が必要