FPGA – aktuelle Bausteine und ihre An-wendungen von Achronix Semiconductor

Technische InformatikManuel Ringel

Inhaltsverzeichnis

2 Achronix Semiconductor

1 FPGA (Field Programmable Gate Array)

3 Speedster 22i FPGA

4 Speedcore eFPGA

2

FPGA Field Programmable Gate Array

§ Integrierter Schaltkreis, in den eine logische Schaltung geladen werden kann

§ Programmierung definiert Schaltungsstruktur

§ Funktion ist im Voraus nicht festgelegt

§ Besteht aus vielen Funktionsblöcken, die aus logischen Funktionen bestehen

§ Register und Flipflops für speicherintensive Anwendungen

3

FPGAMan unterscheidet zwischen 2 Arten von FPGA

§ Rekonfigurierbare FPGA: Wiederbeschreibbare Speichertechnologien (meist SRAM) enthalten Konfiguration des FPGAs

§ -> Spannungsversorgung getrennt -> Konfiguration geht verloren

§ -> Beim Hochfahren muss diese neu eingespielt werden

§ Nichtrekonfigurierbare FPGA: Einmalige Konfiguration auf Programmable Read Only Memory (PROM)

§ -> Konfiguration bleibt bei getrennter Spannungsversorgung erhalten

§ -> benötigt mehr Platz auf dem Chip, teuer

4

FPGAInterner Aufbau von Logikblöcken

§ Lookup-Tabellen (LUTs): Speicher wird beschrieben, zu jeder Eingangskombination wird entsprechender Wert der Logikfunktion ausgegeben

§ Multiplexer: Ausgangssignal wird aus den Eingangssignalen mittels eines Multiplexers ausgewählt

§ Sea of Gates: Logikblock aus bis zu 8 Transistoren, verbunden über programmierbare Verbindungen

5

FPGA – Architektur & VerdrahtungInterne Struktur wird aufgeteilt in:

§ Kanalorientierte Struktur:§ -> Logikblöcke in horizontalen Reihen

angeordnet

§ -> Verbindungen bestehen aus verschieden langen Verbindungssegmenten

§ -> Longlines, Verbindungssegmente, die über gesamte Chipbreite laufen

§ -> Geschwindigkeit höher bei Verwendung von langen Leitungen

6

FPGA – Architektur & Verdrahtung

§ Symmetrische Arrays:§ -> Gleichmäßige Verteilung von

Logikblöcken § -> Dazwischen: Interconnect Area,

in der Leitungen angeordnet sind§ -> Arten von Leitungen:

§ -> Direkte Verbindungen zu Nachbarzellen

§ -> Longlines

7

Achronix SemiconductorAmerikanisches Halbleiterunternehmen

§ Gegründet: 2004§ Firmensitz: Santa Clara, Kalifornien§ Stellt High-End FPGA her und bietet zusätzlich

kundenspezifische eFPGA Lösungen an§ 2017: Umsatz von über 100 Millionen US-Dollar -> eines der am

stärksten wachsenden Halbleiter-Unternehmen weltweit§ Speedster 22i Familie: Core Networking, High-Performance-

Computing§ Speedcore eFPGA: Integration in SoCs, maschinelle lernen, KI,

5G Wlan

8

Speedster 22i FPGA

§ Bis zu 1 Million effektive LUTs, 86 Mb internen RAM und bis zu 996 User I/Os

§ Jeweils bis zu 200 Gbit/s Ethernet und Interlaken

§ PCIe-Standard ist implementiert

9

Speedster 22i Core

10

§ Kolonnen von rekonfigurierbaren Logik Blöcken (RLB), RAM-Blöcken (BRAM), Block Akkumulatoren (BMAC) und Logik RAMs (LRAM)

§ RLB: 10 LUTs, in 5 Logik Cluster mit je 2 LUTs und Registern unterteilt

§ BRAM: Asynchrone 80 kbit Speicher, arbeiten mit bis zu 750 MHz

§ BMAC: Signed 28x28 Multiplizierer, 750 MHz

§ LRAM: Für kleineren Speicherbedarf, 640 Bit

Speedcore eFPGAFür Integration in ASICs oder SoCs

§ Kunden spezifizieren gewünschten Leistungsumfang§ ->individueller Speedcore aus LUTs, RAM-Blöcken und DSP64-

Blöcken, der optimal an die Anforderung angepasst ist

§ LUTs: 5k bis 2 Millionen LUTs

§ Logik-RAM: 4 kb pro Speicherblock

§ Block RAM: 20 kb pro Speicherblock

§ DSP64: Jeder Block hat einen 18x27 Multiplikator, 64-Bit Akku und einen 27 Bit Pre-Addierer

11

Speedcore eFPGAVorteile gegenüber standalone FPGAs

§ 10 x höhere Bandbreite

§ 100 x geringere Latenz

§ 10 x geringere Kosten

§ 50 % weniger Energieverbrauch

12

Speedcore eFPGA mit Gen4 ArchitekturOptimiert für Anwendungen bei der KI und des maschinellen Lernens

§ Liefert bis zu 300 % schnellere Leistung, verbraucht 50 % weniger Strom und benötigt 65 % weniger Fläche als Vorgängergeneration

§ LUTs: Hat 6 input Lookup-Tabellen (statt 4), effizientere LUT-basierte Multiplikation

§ Doppelte Anzahl an Registern, plus optimiertes Routing§ Zusätzlicher MLP-Block (Machine Learning Processor): Enthält

zyklische Registerdatei um Daten wiederzuverwenden§ -> höheren Leistungsfähigkeit, da Datenaustausch für Vielzahl

von Berechnungen deutlich reduziert wird

13

DankeFür Ihre Aufmerksamkeit!

U n i v e r s i t ä t s LOGO

Quellenverzeichnis

15

[1] Über FPGA: https://www.mikrocontroller.net/articles/FPGA (14.01.2019)

[2] Über FPGA: https://de.wikipedia.org/wiki/Field_Programmable_Gate_Array (14.01.2019)

[3] Über FPGA: http://www.informatik.uni-ulm.de/ni/Lehre/SS03/ProSemFPGA/Einfuehrung_FPGAs.pdf(14.01.2019)

[4] Über Achronix Semiconductor: https://en.wikipedia.org/wiki/Achronix (14.01.2019)

[5] Über Achronix Semiconductor https://www.achronix.com/company/ (14.01.2019)

[6] Über Speedster 22i FPGAs: https://www.achronix.com/product/speedster22i/ (15.01.2019)

[7] Über Core Architektur des Speedster 22i https://www.achronix.com/hd-core-architecture/ (15.01.2019)

[8] Über Schnittstellen des Speedster 22i: https://www.achronix.com/speedster22i-interfaces/ (15.01.2019)

[9] Über Speedcore eFPGA https://www.achronix.com/product/speedcore/ (15.01.2019)

[10] Über Speedcore eFPGA https://www.achronix.com/wp-content/uploads/2017/05/Speedcore_eFPGA_Product_BriefPB028.pdf (16.01.2019)

U n i v e r s i t ä t s L O G O

FRAGEN

16

1. Nennen Sie drei Konzepte, die man beim internen Aufbau von Logikblöcken unterscheidet.

-> Lookup-Table

-> Multiplexer

-> Sea of Gates

2. Worauf bezieht sich die Programmierung eines FPGAs hauptsächlich?

-> Programmierung bezieht sich nicht nur auf die Vorgabe von zeitlichen Abläufen, sondern vor allem auf die Definition der gewünschten Schaltungsstruktur.

3. Nennen Sie drei Vorteile von eFPGA bei SoCs gegenüber SoCs mit separaten FPGA.

-> höhere Bandbreiten

-> kleinere Latenz

-> geringere Kosten

-> weniger Energieverbrauch