Http:// Vorstandssitzung, Wien, 2. Dez. 2004 Präsentiert von Hannes Sakulin...

http://wwwhephy.oeaw.ac.at/p3w/cms/trigger/

Vorstandssitzung, Wien, 2. Dez. 2004

Präsentiert vonHannes SakulinHannes Sakulin

StatusberichtStatusberichtCMS-TriggerCMS-Trigger

H. Bergauer, Ch. Deldicque, J. Erö, M. Gálanthay, H. Bergauer, Ch. Deldicque, J. Erö, M. Gálanthay, M. Jeitler, K. Kastner, S. Kostner, A. Nentchev, B. M. Jeitler, K. Kastner, S. Kostner, A. Nentchev, B.

Neuherz, Neuherz, N. Neumeister, I. Magrans, M. Padrta, P. Porth, H. N. Neumeister, I. Magrans, M. Padrta, P. Porth, H.

Rohringer, Rohringer, Th. Schreiner, H. Sakulin, J. Strauss, A. Taurok, C.-Th. Schreiner, H. Sakulin, J. Strauss, A. Taurok, C.-

E. Wulz;E. Wulz;Sommerstudenten: Ph. Glaser, T. NöbauerSommerstudenten: Ph. Glaser, T. Nöbauer

Hannes Sakulin Statusbericht CMS Trigger Vorstandssitzung, HEPHY, Wien, 2.12.2004

Level-1 TriggerLevel-1 Trigger40

MH

z P

ipel

ine,

Lat

enzz

eit <

3.2

s

HFHF HCALHCAL ECALECAL RPCRPC CSCCSC DTDT

PatternPatternComparatorComparator

Trigger Trigger

RegionalRegionalCalorimeterCalorimeter

TriggerTrigger

4 4 4 4 4+4 4+4

4 4 (with MIP/ISO bits)(with MIP/ISO bits)

MIP+MIP+ISO bitsISO bits

e, J, Ee, J, ETT, H, HTT, E, ETTmissmiss

Calorimeter TriggerCalorimeter Trigger Muon TriggerMuon Trigger

Verantwortungsbereich des Institutsmax. 100 kHz L1 Accept

Global TriggerGlobal Trigger

Global Muon TriggerGlobal Muon Trigger

GlobalGlobalCalorimeterCalorimeter

TriggerTrigger

Local Local DT TriggerDT Trigger

Local Local CSC TriggerCSC Trigger

DT TrackDT TrackFinderFinder

CSC TrackCSC TrackFinderFinder


Globaler Trigger + Globaler Müontrigger: 1 Rack Drift Tube Track Finder: 3 Racks

Systemanordnung im Counting Room USC55 Systemanordnung im Counting Room USC55


Drift Tube Track FinderDrift Tube Track Finder


Track Finder Prozessor• Pipelinelogik mit 40MHz (LHC Strahlkreuzungsfrequenz)• Implementiert in FPGA’s • Basiert auf Extrapolation und Mustererkennung

Der Regionale Drift Tube MüontriggerDer Regionale Drift Tube Müontrigger


Der Trigger basiert auf Korrelation von kompatiblen Spursegmenten, die Der Trigger basiert auf Korrelation von kompatiblen Spursegmenten, die zum Vertex zeigen. Maximal vier Detektorebenen tragen bei in der zum Vertex zeigen. Maximal vier Detektorebenen tragen bei in der Phi-Projektion (transversal zur Magnetfeldrichtung) und drei in der (transversal zur Magnetfeldrichtung) und drei in der Eta-Projektion (entlag der Strahlachse). Spurkandidaten der beiden (entlag der Strahlachse). Spurkandidaten der beiden Projektionen werden nach Möglichkeit zur Übereinstimmung gebracht. Projektionen werden nach Möglichkeit zur Übereinstimmung gebracht.

Eta Track FinderPhi Track Finder(Sector Processor)

Drift Tube Trigger Track Finder (DTTF)Drift Tube Trigger Track Finder (DTTF)Spursegment (mit Extrapolationsrichtung)


DTTF-KomponentenDTTF-Komponenten

Das Drift Tube Trigger Track Finder System besteht aus:

PHTF - Phi Track Finder Sector Processor (72 Karten) - WienETTF - Eta Track Finder (12 Karten) - Wien, MadridWS - Wedge Sorter (12 Karten) - BolognaBS - Barrel Sorter (1 Karte) - Bologna TIM - Timing Module (6 Karten) - Wien- Design wie für Globalen TriggerDLC – Data Link Card (6 Karten) - WienDCC - Data Concentrator Card (1 Karte) - Wien- Müondatenrecord für DAQDT/CSC Transition Board (24 Karten) - Wien- Informationsaustausch zwischen DT und CSC

Verschiedene Testkarten wurden ebenfalls entwickelt, z.B. die Output Test Card.


DTTF Crates und RacksDTTF Crates und Racks

DTTF Crate DTTF Racks

DCC,BarrelSorter


Sector Processor (alt)

Timing Module Wedge Sorter (Bologna)DT/CSC Transition Board

Eta Track Finder

DTTF - PrototypenDTTF - Prototypen


DTTF: Fortschritt seit Mai’04DTTF: Fortschritt seit Mai’04

Phi Track Finder (PHTF)Redesign des Pre-Production

Prototyps2 Boards produziert und bestücktBeide Boards getestet (ausser

Nachbar-Verbindungen)100% Übereinstimmung mit

ORCA SimulationVerwendet im Structured Test

Beam im October Eta Track Finder (ETTF)

Mit simulierten Daten getestet100% Übereinstimmung mit

ORCA Simulation

Data Concentrator Card (DCC)Liefert Triggerdaten zu DAQDesigned und simuliertBoard in Produktion, fertig Mitte

Dezember Data Link Card (DLC)

Sendet lokale DAQ-Daten zu DCC

Boards in Produktion Data I/O Card (DIO)

Datenquelle für TestsWeitere Karten produziert für

Tests der ETTFs und PHTFs


Der neue PHTF PP-PrototypDer neue PHTF PP-Prototyp

Sector Prozessor mit “System on Chip” Lösung (Altera Stratix 1020 Pins, auf Mezzaninkarte)


Wedge Sorter (Bologna)im DTTF Crate

Connection Test mit Wedge SorterConnection Test mit Wedge Sorter


Test Beam H2 - CERN North AreaTest Beam H2 - CERN North Area


Track Finder Crate im Test BeamTrack Finder Crate im Test Beam


Erste Analyse der PHTF-TestbeamdatenErste Analyse der PHTF-Testbeamdaten

J. de Troconiz, I. Jimenez (Madrid)J. de Troconiz, I. Jimenez (Madrid)


Globaler MüontriggerGlobaler Müontrigger


Der Globale MüontriggerDer Globale Müontrigger

Output:Output:8 bit8 bit, 6 bit , 6 bit , 5 bit p, 5 bit pTT, , 2 bits charge/synch, 3 bit 2 bits charge/synch, 3 bit quality,quality, MIP bit, Isolation bitMIP bit, Isolation bit

Inputs:Inputs:8 bit 8 bit , 6 bit , 6 bit , 5 bit p, 5 bit pTT, , 2 bits charge, 3 bit quality,2 bits charge, 3 bit quality,1 bit halo/eta fine-coarse1 bit halo/eta fine-coarse

Best 4 Best 4

4 4 RPC RPC barrelbarrel

4 4 DT DT

4 4 CSC CSC4 4 RPC RPC forw.forw.

252 MIP bits252 Quiet bits

Matching & PairingMatching & PairingDT & brlRPCDT & brlRPCCSC & fwdRPCCSC & fwdRPC

Merging von Müon- Merging von Müon- parameternparametern

Skalenkonversion (Skalenkonversion ()) Erkennung von Geistern Erkennung von Geistern

und falschen Triggernund falschen Triggern Elimination von Elimination von

DoppelspurenDoppelspuren Extrapolation zum Extrapolation zum

Kalorimeter / Vertex Kalorimeter / Vertex für das MIP/Iso bit für das MIP/Iso bit AssignmentAssignment

Rangzuordnung & Rangzuordnung & SortierenSortieren


Effizienzen des Globalen MüontriggersEffizienzen des Globalen Müontriggers

Komplexer, flexibler Algorithmus, der Geometrie und Qualität benützt.• Hohe Effizienz • Vernünftige Raten• Unterdrückung von Geistern

DTCSCRPCGMT smart

GMT ORGMT ANDGMT smart

Effizienz des Müontriggers

GMT Effizienz

OptimalkombinationOptimalkombinationhohe Effizienz, kleine Ratehohe Effizienz, kleine Rate

2.087.4AND

2.997.3SMART

5.498.1OR

RatekHz

für 14 GeV

GMT Option

Raten für L=2x1033 cm-2s-1


GMT-System im Crate des globalen TriggersGMT-System im Crate des globalen Triggers

1 GMT- Logikkarte1 GMT- Logikkarte 3 Pipeline Sync. Karten3 Pipeline Sync. Karten

6 - KanalPrototyp

4 DT, 4 CSC, 8 RPC Crate des Globalen TriggersCrate des Globalen Triggers4 Slots für GMT - Eingang4 Slots für GMT - Eingang


GMGMT Logic BoardT Logic Board

XC2V1500FF896

XC2V3000BF957

XC2V1500FF896

XC2V1500FF896

XC2V1500FF896

XC2V3000BF957

XC2V3000BF957

XC2V3000BF957

XC2V2000BF957

XC2V2000BF957


GMT: Fortschritt seit Mai’04GMT: Fortschritt seit Mai’04 Firmware

Readout Processor (ROP) -Chip fertiggestellt ROP: sammelt Triggerdaten von Input- und Sort-Chips, sendet Daten über

Channel Link and Global Trigger Frontend (GTFE) Karte VME Interface, Board Control, JTAG via VME, direkte FPGA-Konfiguration

Alle 10 Virtex-II FPGAs fertiggestellt100% Übereinstimmung mit ORCA-Simulation

HardwareGMT Logic Board + Input Karten produziertDerzeit Bestückung (K. Kastner)Erste Tests diese und nächste Woche

SoftwareJTAG Access Library (JAL) entwickelt

Zugriff auf JTAG bus über VME unter Verwendung der CMS Online – Software (Hardware Access Library HAL)

C++ Standalone Software für GMT entwickelt Für Tests / als Komponente der Online - Software


GMT Logic BoardGMT Logic Board

SORTSORT

ROPROP

LogicLogicfwdfwd

LogicLogicbrlbrl

MIP/ISOMIP/ISObrlbrl

MIP/ISOMIP/ISOfwdfwd

InputInputfwdRPCfwdRPC

InputInputCSCCSC

InputInputDTDT

InputInputbrlRPCbrlRPC T. Taurok

M. PadrtaK. Kastner

Edge connector Edge connector für Inputkartefür Inputkarte

Boards produziertDertzeit Bestückung

Erste Tests dieseWoche


GMT InputkarteGMT Inputkarte

M. Padrta

Parallel zum Front-Panel des CratesParallel zum Front-Panel des Crates

Stecker für 2., 3., 4. Müon Stecker für 2., 3., 4. Müon

von DT, CSC, barrel RPC, forward RPCvon DT, CSC, barrel RPC, forward RPC

Boards produziert, Bestückung demnächstBoards produziert, Bestückung demnächst


Mezzaninkarte BF957Mezzaninkarte BF957 Für 6 Chips auf

GMT Logic Board Logic FPGAs MIP/ISO

AssignmentFPGA

Sort FPGA ROP

A. Taurok, M. Padrta


Globaler TriggerGlobaler Trigger


Der Globale TriggerDer Globale Trigger

Der Globale Triggerprozessor besteht aus folgenden Karten:

PSB (Pipelined Synchronizing Buffer) Eingangssynchronisation (7 Karten)

GTL (Global Trigger Logic) Logik (1-2 Karten)

GMT (Global Muon Trigger) Logik des Globalen Müontriggers (1 Karte, 4 Slots breit)

FDL (Final Decision Logic) Triggerentscheidung (1 Karte)

TCS (Trigger Control System Module) Zentrale Triggersteuerung (1 Karte, 2 Slots breit)

CONV6U (Conversion Boards) Empfang der Statussignale (Fast Signals)

L1A (Level-1 Accept Module) Verteilung der Triggerentscheidung (2 Karten)

TIM (Timing Board) Timing (1 Karte)

GTFE (Global Trigger Frontend) Readout (1 Karte)


Position der PC’s wird sich noch ändern.

Rack des Globalen TriggersRack des Globalen Triggers

A.Taurok 25. Feb 2004

Global Trigger56U Rack

4 Tracker Emulators,..other 6U_boards

(standard VME backplane)

GMT, GT, TCS(non-standard backplane)

Conversion boards(Fast signals,...)

(standard VME backplane)

2 S-links: DAQ,EVMJTAG

PCI-VME link

16 DT,CSC,RPC muon cables12 cables MIP/QUIET bits7 cables Calo trigger data

+1 free cable trigger datann TOTEM trigger cables

32 TTC_data (L1A,cmd)

24 Subdetector STATUS cables8 DAQ STATUS cables

1U=1.75“=44.45mm56U racks, w=60cm, depth=90cm, h=256cm

Ethernet

inside airflow

PCs outside Air Flow

Rack Layout according to CMS Standard Rack: CMS-DISIR-IG-0002 v.2 (EDMS Id: 114226)

8kW cooling power2.7kW per crate

(=max. standard value)

8 PTC STATUS cables

8x2 Emulator cables

3U used for 16 Muon cables, 40 Status cables,TOTEM cables

converted Status bits

Panel outside Air Flowto get cables from bottom

1U Heat Exchanger

2U Fan Unit

9U/6U crate

1U Heat Exchanger

2U Fan Unit

9U crate

1U Heat Exchanger

2U Fan Unit

1U Heat Exchanger

2U Air Flow Guide

4U Cross Flow Fanwith Monitoring Unit

EMULATOR-PC

GT-PC

9/6U crate

1U panel

3U cable panel

8 Subdetector STATUS cables to Emulators


Crate des Globalen TriggersCrate des Globalen Triggers

L1 GLOBAL TRIGGER 9U Crate

CLK,BCRES, L1A

8 FinOR +8 TechTrig

A.T. 16.3.04

PC: RUN Control

4MUONS

VME

VME

VME

Top viewFRONT SIDE BACK SIDE

GTL9U

GTL9U

BACKPLANESIGNALS

TIM6UTTC

4TAU, ET*, JetNr, 4 free(ET*=total ET,HT,MET)

Technical Triggersignals

4IEG, 4EG, 4JET, 4fJET

PSB9U

PSB9U

PSB9U

RO-data13 ChLinks

slot not used

8 RPC, 4 DT4 CSC muons

12 CABLESMIP/QUIET

PSB9U

PSB9U

PSB9U

GMT

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

SLOT_Nr

L1A_OUT

32 TTCciTTC racks

TTS racks

ConvCrate

GCT crate

M/Q bits

GCT data

L1A, Bgo32 cables to 32 TTCci

FDL9U128 Algo

Status Signals

TCS9U

PSB9U

L1A_OUT

TOTEM

EmuCrate

aTTSDAQ

APVE

128 ALGOs

S-links: DAQ, EVM GTFETTC - GPS


PSB9U - Karten zur EingangssynchronisationPSB9U - Karten zur Eingangssynchronisation

VME

INTERFACE

Infiniband connector

CLOCK

L1A BCRES RESET

JTAG

CHANNEL LINK

GTL+ signals

PSB9U board

4 x 32 bit channels

+2 x 12 bits for GMT

DS92LV16 1.4Gbps Serial Link

RJ45VME160

386

ZPACK

2mm

ZPACK

2mm

POWER

+1.5V/3A

+2.5V/3A

LEDs

SYNC

DERANDOMIZING BUFFERS

Phase

adjustmentDELAY

SPY/SIM

DPM

RING

BUFFER

MUX

READOUT CIRCUITS

XC2V3000-4BF957

R/T

R/T

REC

REC

R/T

R/T

REC

REC

386

386

386

16 bits/80 MHz

BCRES

LVDS parallel 16 bits/40 MHz

Layout

• PSB9U empfangen und synchronisieren•MIP/QUIET bits•GCT Daten•TOTEM-Triggerdaten•Technische Triggersignale Status: FPGA Design fast fertig. Karte ist in Produktion


COND2 chip

VME

INTERFACE

IDC connectors

4 x 32 bits

CLOCK

L1A BCRES RESET

JTAG

XC2V2000-4BF957

GTL9U board

4 muons

LVTTL

40 MHz parallel

VME160

ZPACK

2mm

ZPACK

2mm

POWER

+1.5V/3A

+2.5V/3A

LEDs

128 ALGO bits

CONDITIONS

CONDITONS

CONDITONS

ALGO

ALGO

ALGO

CONVERSIONs

COND1 chip

4 ieg

4 eg

4 jet

4 fjet

4 tau

JetNrs

Energies

REC1 SPY/SIM

DPM

MUX

80 MHz

REC2 SPY/SIM

DPM

MUX

80 MHz

REC3 SPY/SIM

DPM

MUX

80 MHz

4 muons

free

free

unused

GTL+ signals

CONDITIONS

CONDITONS

CONDITONS

ALGO

ALGO

ALGO

CONVERSIONs

Stratix EP1S(40/60)B956C7

128 Physik-triggeralgorithmen gleichzeitig möglich. Resultat jedes Algorithmus in 1 Bit gespeichert.

GTL9U - LogikkarteGTL9U - Logikkarte

• GTL6U Prototyp existiert

•GTL9U Karte in Arbeit


VME

INTERFACE

IDC connectors

4(6) x 32 bitsCLOCK

L1A BCRES RESET

JTAG

CHANNEL LINK

LVDS signals

FDL9U board

8 Final_OR 8 Techn_OR

LVTTL

40 MHz parallel

VME160

ZPACK

2mm

ZPACK

2mm

POWER

+1.5V/3A

+2.5V/3A

LEDs

STATUS bits

Technical Trigger bits

CHANNEL LINK

DAQ_record

EVM_record

128 ALGO bits

32 Technical Trigger bits

FDL chip

XC2V2000-4BF957

DOWN

SCALERS

RING

BUFFER

DERANDOMIZING BUFFERS

READOUT CIRCUITS

STATUS logic

Registers,

masks

RATE

cntrs

2x8

Final

OR

8 Final OR‘s sind möglich, entsprechend den 8 Partition Groups.

FDL9U Final Decision Logic FDL9U Final Decision Logic


FDL9U-KarteFDL9U-Karte

Status: Firmware ist fertig und wird getestet, Karte wird getestet.


Trigger Control SystemTrigger Control System

FDL Final Decision board

8xfinalOR

32TTCci

GTL128 ALGO(i)

TCS Central Trigger Controlin Global Trigger crate

EVM

8x TCS_(Fast_Sigs)

8 finOR(i)

42

16

Record for one DAQ-part4bit-TriggType, 128 Algo-bitsGPS time...

10

RJ45

S-linkboard

160/2=80

L1A_OUT board

192

BACKPLANE

FastSignals fromGMT,GT

40

LVDS ChLink

Fast_Signals 4 bits encoded(Ready,Busy,Warning,Out_of_Sync....)

8 x (L1A, BCres, L1-Reset, Clk...)32

PSB

TIM-TCS 16 pins

Technical in 64 bits

RO/bus in 16 pinsTIM&jtag 16 pinsTIM-FDL 16 pins

TIM-FDL 16 pins

Technical Triggersignals

Tech_Trigger bits64/2=32pins

S-linkboard

RO chips

GTFE readout board

EVM data

DAQ data ChLinksDAQ GT+GMT event

16

EVM data 30

DAQ data

TCS_chip

EVM data1010

32x6 bits: L1A, 4BGo, Strobe

8x4

DAQ_PTC= trigger control for

a DAQ-partition8x4

4 partitions per ChLink

32 RJ45double row

80MHz

FastSignalsvia 8 ChLinks

aTTC: 8 DAQ_part

4 APVE+4 emu/FMM

4 APVE+4 emu 8x CLK24

FastSig

Mon

32

TCS Central Trigger Control

FDL_chip

LVDSdriversfor 32

partitions

GPS time TTCrx

8 DAQPTC

16

2

24 FMM part+ 8 DAQ_part

Luminositycounters

startstop

8x immediateFastSignals

A.T.


TCS9U Trigger Control SystemTCS9U Trigger Control System

Die TCS9U - Karte ist produziert und bestückt. Karte wird getestet


TIM6U Timing ModuleTIM6U Timing Module

Timing Modul TIM6U (mit TTCrm-Mezzanin)

Der Timing Modul enthält einen TTCrx-Chip und dient zur Verteilung der LHC-Clock. Der Modul wird auch im DTTF benützt. Die endgültige Version wird für die neue TTCrq- Mezzaninkarte mit QPLL entwickelt.Fertigstellung: erste Jahreshaelfte 2005.


GTFE Readout-KarteGTFE Readout-Karte

VME

INTERFACE

CLOCK

BCR L1A RES

GTFE board

VME160

ZPACK

2mm

ZPACK

2mm

POWER

+1.5V/5A

+2.5V/3A

LEDs

ROP_EVM

GPS TIME

DS90CR288A

EVM Record Builder

XC2V3000-4BF957

JTAG

ROP_DAQ

DAQ Record Builder

XC2V3000-4BF957

Channel Links

TTCrq (TTCrm)

mezzanine

SLINK64 EVM

120x75 mm

SLINK64 DAQ

120x75 mm

ROP-DAQ prüft die Eingangsdaten und kombiniert sie zu einem GT Event Record und schickt sie zur DAQ.ROP-EVM empfängt Daten von den Karten TCS und FDL, fügt die GPS-Zeit hinzu und schickt den Record an den Event Manager.

Status: Layout - Phase


L1A Output ModulL1A Output Modul

HR25-9R-16SC Hirose connector

L1AOUT board

LVDS drivers for 8 bit/cable

ZPACK

2mm

ZPACK

2mm

for 16 partitions

8 bits per partition:L1A, 4BGo, Strobe , CLK, ORBIT

+3.3V

387

387

387

387

387

387

387

DF11-8DS-2C connectorDF11-8DP-2DSA

387

Verteilung der Triggerentscheidung und von Clock- und Orbitsignalen an die Partitionen.Eine Karte bedient 16 Partitionen.Board ist teilweise bestückt und wird getestet


MezzaninkartenMezzaninkarten

MEZZ-896 Unterseite MEZZ-896 Oberseite


CONV6U - Conversion Boards für Fast SignalsCONV6U - Conversion Boards für Fast Signals

CONV6U board

Channel Link DS90CR217MTD

VME96

POWER

+3.3V/5A

386

RJ45 with LEDs

CLK

VME96

P1

P2

CLKCDC586

PAH PLL 40/80 MHz

217

LVDS Receiver 75LVDT386

386

217

386

LED drivers

74LVCH16245ADL245

245

+5V

Karte hat nur I/O -Chips und kein VME - Interface

CONV6U Boards, die von der TCS9U - Karte für den Empfang der Fast Signals gebraucht werden, wurden produziert und bestückt. Status: Karte wird getestet (zusammen mit TCS Karte)


Teststation für den Globalen TriggerTeststation für den Globalen Trigger

TIM ModuleTIM Module

GTL-6UGTL-6U

PSB-6UPSB-6U


J. J. Brooke et al.: “CMS Level-1 Global Calorimeter Trigger to Global Trigger and Global Muon Trigger Interfaces”, CMS-IN 2002/069

H. Sakulin: “Specification of the Interface between the Regional Muon Triggers and the Global Muon Trigger, CMS-IN 2004/022

A. Taurok, H. Bergauer, M. Padrta, H. Sakulin: “Specification of the Interface Between the Global Muon Trigger and the Global Trigger”, CMS-IN 2004/006

• A. Taurok, C.-E. Wulz: “Interface Specification for Technical Trigger Signals in the CMS Level-1 Global Trigger”, first draft at:

http://wwwhephy.oeaw.ac.at/p3w/cms/trigger/ globalTrigger/notes/TechnicalTriggers_for_GT.doc

• A. Taurok, C.-E. Wulz: “TOTEM Trigger Signals for the Level-1 Global Trigger of CMS - Interface Specification”, first draft at:

http://wwwhephy.oeaw.ac.at/p3w/cms/trigger/ globalTrigger/notes/Totem_to_GT.doc

Spezifizierung der InterfacesSpezifizierung der Interfaces


Online SoftwareOnline Software


Onlinesoftware-KonzeptOnlinesoftware-Konzept

Konfigurations- Datenbank

Monitoring GUI: Histos

GUI: Test / Local Control

GUIRun Control

Trigger SupervisorInfo Service

L1 Control Job on Filter Farm

DB Configure(SOAP)

PC im Rack

Configuration

Test / Local Control

Monitoring / Spy

JTAG Access Library

Hardware Access Library

VME64

DB Interface

DB Interface

Localdata

PCI / VME PCI / VME Zugang Zugang zur Hardwarezur Hardware

C++C++XDAQXDAQ

NetzwerkverbindungenNetzwerkverbindungen

Run Control

GUIKonfiguration

Andere TriggerkomponentenAndere Triggerkomponenten

Konvertierung


Online-Software für TriggerOnline-Software für Trigger Derzeit in Entwicklung an allen Ebenen der Online-Software in Wien, Genf, Madrid

C++ Klassen für all Boards und Chips Verwendbar im Standalone-Modus (ev. mit lokalen GUIs) für Tests Verwendbar im XDAQ-Framework

Test- / Experten- GUIs im XDAQ Framework

Low-level Komponenten JTAG Access Library (Update der FPGAs Firmware über VME/JTAG)

GUIs für Setup Global Trigger GUI

Konversionsprogramme Global Trigger Konfiguration -> GTS -> VHDL

Kompatibilitätstests Global Trigger – ORCA – Online Software

Trigger Supervisor Kontrolle des gesamten L1-Triggers Kommunikation mit Run Control

B. Neuherz (GT)B. Neuherz (GT)J. Strauss (GT)J. Strauss (GT)I. Jimenez (DT)I. Jimenez (DT)H. Sakulin (GMT)H. Sakulin (GMT)

B. Neuherz (GT)B. Neuherz (GT)S. Kostner (GT)S. Kostner (GT)I. Jimenez (DT)I. Jimenez (DT)

H. SakulinH. SakulinGMT/GT/DT/CSCGMT/GT/DT/CSC

Ph. Glaser Ph. Glaser T. NöbauerT. NöbauerH. Sakulin, M. JeitlerH. Sakulin, M. Jeitler

A. Nentchev, M. JeitlerA. Nentchev, M. Jeitler

I. MagransI. Magrans

H. Bergauer, H. Bergauer, H. RohringerH. Rohringer


TCS: Lokales GUITCS: Lokales GUI


TCS GUI – Partition StatusTCS GUI – Partition Status

Unused Detector Partitions (in Part. Assignment)

are deactivated

status is well defined (never

2 statuses simultaneously!)

•Status of 24 Detector Partitions, •GT, EVM and 8 DAQ can be set - •Status of PTCs are only readable


PCI-VME

JTAG Chain

JTAG Controller

JTAG Access Library (JAL)JTAG Access Library (JAL)

PC / XDAQ

JTAG ControllerDevice (e.g. ScanPSC100F) oder firmwareim VME Addressbereich

JTAG ChainAltera oder Xilinx Devices

XDAQ Applikation / PC im Rack

Configuration

Test / Local Control

Monitoring / Spy

Hardware Access Library

DB Interface

DB Interface

Run CtrlRun CtrlTest GUITest GUI Config DBConfig DBMonitoringMonitoring

JAL

C++ Klassen-Bibliothek für Zugriff auf JTAG Einfache JTAG Kommandos für Onlinesoftware

SPY / local DAQ (falls über JTAG) Boundary Scan

Komplette Lösung für Firmware-Updates (flash PROMs) Sequenzer für Serial Vector Format (SVF) Files

Erfolgreich getestet mit … Global Trigger: FDL Karte, CSC Track Finder (Florida)

Drift Tube Track Finder: OutcardH. Sakulin


GTGUI: GUI für Setup der TriggeralgorithmenGTGUI: GUI für Setup der Triggeralgorithmen

Written in JavaWritten in Java

Setup der Pre-Algorithmen und ConditionsSetup der Pre-Algorithmen und Conditions

Setup der AlgorithmenSetup der Algorithmen


GTGUI: 4-Jet ConditionGTGUI: 4-Jet Condition


GTGUI: 1-Müon ConditionGTGUI: 1-Müon Condition


GTGUI: Di-Müon Condition mit TopologieGTGUI: Di-Müon Condition mit Topologie


Trigger Supervisor functionalities

To coordinate: the configuration of the trigger subsystems the timing setup of the trigger subsystems the test of the trigger subsystems

To monitor: the necessary parameters to assure the correct functionality of the

Trigger subsystems To keep track of the run conditions:

to synchronize the propagation of the L1 Trigger system configuration data to the HLT, and ORCA simulations of the L1 Trigger boards

To authenticate and coordinate different users (commissioning)

I. Magrans


…

SOAP (I2O?)

Distributed monitor and alarm engine

· Tree like structure where the central node and the leafs are based on a common SW skeleton implemented with XDAQ

Trigger subsystem GUI

Trigger Supervisor GUI

Trigger subsystems responsibility

Low level API

TS responsibility (customized by every subsystem)

SOAP (I2O?)

Common configuration / conditions DB

Trigger Supervisor (central node)

Trigger Supervisor (subsystem)



Low level API

Low level API

…RC session

RC session

RC session

Trigger Supervisor Architecture

Status: Erstellung eines Proposal-Dokuments Fokus 2005: Entwicklung Fertigstellung des Kernpakets 2006, Integration mit DAQ ab 2006 I. Magrans


SimulationssoftwareSimulationssoftware

Level-1 Trigger Koordination der gesamten Level-1Simulationssoftware Implementierung eines neuen User Interface für die Level-1Triggersoftware Implementierung eines Level-1 Triggermenüs

CMS Reconstruction coordinator RPROM (seit April 2004) Ersatz von S. Wynhoff

Data Challenge 2004 und Physics TDR Teilnahme an Definition/Validation von Datenmengen Implementierung von DST Software Vorbereitung der Analysestrategie Softwaretraining für Physics TDR

Müonrekonstruktion Verbesserung der Rekonstruktion von Müonen mit hohem pT


ZusammenfassungZusammenfassung

Sehr guter Fortschritt in der Sehr guter Fortschritt in der Hardwareentwicklung.Hardwareentwicklung.

Online-Softwareentwicklung Online-Softwareentwicklung wird verstärkt wird verstärkt durchgeführt.durchgeführt.

Das Das endgültige Systemendgültige System soll bis Herbst soll bis Herbst 2005 2005 fertig sein.fertig sein.

Integrationstests Integrationstests mit mit SubsystemenSubsystemen am Point 5 können am Point 5 können im Herbst 2005 beginnen.im Herbst 2005 beginnen.

Integration Integration mit mit DAQDAQ wird ab 2006 möglich sein. wird ab 2006 möglich sein.

Http:// Vorstandssitzung, Wien, 2. Dez. 2004 Präsentiert von Hannes Sakulin...

Documents

Transcript of Http:// Vorstandssitzung, Wien, 2. Dez. 2004 Präsentiert von Hannes Sakulin...