IBM Deutschland Entwicklung GmbH · Funktionen, 32kB L1, 512k L2-Cache, 64 bit-Architektur –8...

31
IBM Deutschland Entwicklung GmbH © 2008 IBM Corporation 29.05.2008 Industrievortrag, IBM Deutschland Entwicklung DFG Kolloquium "Rekonfigurierbare Rechensysteme“ TU München, 27.05.2008 29.05.2008

Transcript of IBM Deutschland Entwicklung GmbH · Funktionen, 32kB L1, 512k L2-Cache, 64 bit-Architektur –8...

Page 1: IBM Deutschland Entwicklung GmbH · Funktionen, 32kB L1, 512k L2-Cache, 64 bit-Architektur –8 Synergistic Processing Elements: SPEs, kein konventionelles Hardware Cachemanagement,

IBM Deutschland Entwicklung GmbH

© 2008 IBM Corporation29.05.2008

Industrievortrag, IBM Deutschland Entwicklung

DFG Kolloquium "Rekonfigurierbare Rechensysteme“TU München, 27.05.2008

29.05.2008

Page 2: IBM Deutschland Entwicklung GmbH · Funktionen, 32kB L1, 512k L2-Cache, 64 bit-Architektur –8 Synergistic Processing Elements: SPEs, kein konventionelles Hardware Cachemanagement,

IBM Deutschland Entwicklung

© 2008 IBM Corporation2

29.05.2008

Agenda

Überblick: IBM Entwicklungslabor in Böblingen

IT-Themen der Zukunft

Cell/B.E. – die Basis für zukunftsorientierte Konzepte– Prozessor

– Systeme

Page 3: IBM Deutschland Entwicklung GmbH · Funktionen, 32kB L1, 512k L2-Cache, 64 bit-Architektur –8 Synergistic Processing Elements: SPEs, kein konventionelles Hardware Cachemanagement,

IBM Deutschland Entwicklung

© 2008 IBM Corporation3

29.05.2008

Geschichte: 1952 - 1990

• Speicherchips 2048 Bit• Logik Chips• DOS/VSE für IBM S/370• Mitarbeiter:1500

1970• Gründung des

Entwicklungszentrums• Lochkartenmaschinen• Mitarbeiter: 7

1952• Testsysteme• Datenbank Tools• CMOS Prozessoren• Mainframe Firmware• Mitarbeiter: 1800

1990

• Einzug ins Labor Schönaich• Druckerentwicklung• SW für S/360 (1962)• Halbleiter und ICs• Mitarbeiter: 1001960

• S/370 auf CMOS (1988)• Unix auf Mainframe• Mitarbeiter: 1800

1980

29.05.20083

Page 4: IBM Deutschland Entwicklung GmbH · Funktionen, 32kB L1, 512k L2-Cache, 64 bit-Architektur –8 Synergistic Processing Elements: SPEs, kein konventionelles Hardware Cachemanagement,

IBM Deutschland Entwicklung

© 2008 IBM Corporation4

29.05.2008

Geschichte: 1990 - 2007

• IBM WebSphere Portal Server• IBM Software Produkte• Linux auf zSeries• ASIC und Prozessor Design• Mitarbeiter: 1800

2007

• Gründung des Kompetenzzentrums für virtuelle Welten und Web 2.0

• Mitarbeiter: 1800

• Process Server• Cell Prozessor• Cell Blade-Prototype• Mitarbeiter: 1800

2005

2003

• 50 Jahre IBM Entwicklung in Deutschland

• Middleware & HW Portfolio

• Services• Mitarbeiter: 1800

2000

• MQ Workflow• Weltweit leistungsstärkster

und schnellster CMOS –Mikroprozessor (1GHz)

• Mitarbeiter: 1800

1998

29.05.20084

Page 5: IBM Deutschland Entwicklung GmbH · Funktionen, 32kB L1, 512k L2-Cache, 64 bit-Architektur –8 Synergistic Processing Elements: SPEs, kein konventionelles Hardware Cachemanagement,

IBM Deutschland Entwicklung

© 2008 IBM Corporation5

29.05.2008

Die wichtigsten IBM Entwicklungs- & Forschungszentren

Burlington

Poughkeepsie

▲Austin

Fujisawa

▲ Almaden

▲ Peking

▲ Zürich

Tucson

▲ ResearchHardware DevelopmentSoftware DevelopmentHardware and Software Development

YasuYamato

▲ Tokio

▲Delhi

▲Haifa

Dublin

Greenock

Hursley

East Fishkill

Endicott

▲ Yorktown HeightsToronto

Rochester

Boulder

Rom

Raleigh

Krakau

Perth

Bangalore

Gold Coast

Sydney

Paris

Pune

Shanghai

Taipei

Moskau

San Jose

Santa Teresa

BBööblingenblingen

São Paolo

Beaverton

Kairo

29.05.20085

Page 6: IBM Deutschland Entwicklung GmbH · Funktionen, 32kB L1, 512k L2-Cache, 64 bit-Architektur –8 Synergistic Processing Elements: SPEs, kein konventionelles Hardware Cachemanagement,

IBM Deutschland Entwicklung

© 2008 IBM Corporation6

29.05.2008

PortalSoftware

CMOSProzessor

Linuxauf dem

GroßrechnerInnovationen

aus Böblingen

CELLProzessor

WebSphere Process Server

Geschäfts-prozessSoftware

29.05.2008

Page 7: IBM Deutschland Entwicklung GmbH · Funktionen, 32kB L1, 512k L2-Cache, 64 bit-Architektur –8 Synergistic Processing Elements: SPEs, kein konventionelles Hardware Cachemanagement,

IBM Deutschland Entwicklung

© 2008 IBM Corporation7

29.05.2008

Partner UniversitPartner Universitäätenten

Friedrich-Schiller-UniversitätJena

729.05.2008

Universität Karlsruhe

Page 8: IBM Deutschland Entwicklung GmbH · Funktionen, 32kB L1, 512k L2-Cache, 64 bit-Architektur –8 Synergistic Processing Elements: SPEs, kein konventionelles Hardware Cachemanagement,

IBM Deutschland Entwicklung

© 2008 IBM Corporation8

29.05.2008

IBM Systems & Technology Group

IBM Server IBM ist der größte Anbieter von Servern weltweit.IBM Server bieten hohe Wirtschaftlichkeit, Zuverlässigkeit und Skalierbarkeit, unterstützen zahlreiche offene Standards und sind Linux-fähig. Die Kapazitäten lassen sich nach Bedarf flexibel anpassen.

29.05.2008

– IBM System z sind Großrechner oder Mainframes, die höchste Anforderungen an Skalierbarkeit, Verfügbarkeit und Sicherheit für On Demand Business und Enterprise Computing erfüllen.

– IBM System p sind UNIX- und Linux-Systeme in breitgefächerter Leistungsstufe - von der Workstation über Abteilungs- und Unternehmensserver bis hin zum Supercomputer.

– IBM System i sind integrierte Server für mehrere Betriebssysteme, die mit modernsten Technologien eine hervorragende Position für ein On Demand Business sichern und die gleichzeitig einen sicheren Rechner für Network Computing darstellen.

– IBM System x sind erschwingliche, Linux-fähige, Intel- und AMD-basierte Server und geeignet für eine Vielzahl unterschiedlicher Aufgaben.

– IBM Blade Center umfasst die Familie der IBM Blade-Server-Lösungen, die hohe Integrations-möglichkeit, Leistungsfähigkeit und Plattformvielfalt (x86 Intel/AMD, Power, Cell, Sonder-Blades) zur Verfügung stellen.

Weitere Informationen unter: ibm.com/servers/de/

8

Page 9: IBM Deutschland Entwicklung GmbH · Funktionen, 32kB L1, 512k L2-Cache, 64 bit-Architektur –8 Synergistic Processing Elements: SPEs, kein konventionelles Hardware Cachemanagement,

IBM Deutschland Entwicklung

© 2008 IBM Corporation9

29.05.2008

Agenda

Überblick: IBM Entwicklungslabor in Böblingen

IT-Themen der Zukunft

Cell/B.E. – die Basis für zukunftsorientierte Konzepte– Prozessor

– Systeme

Page 10: IBM Deutschland Entwicklung GmbH · Funktionen, 32kB L1, 512k L2-Cache, 64 bit-Architektur –8 Synergistic Processing Elements: SPEs, kein konventionelles Hardware Cachemanagement,

IBM Deutschland Entwicklung

© 2008 IBM Corporation10

29.05.2008

Was sind die IT-Themen der Zukunft?

“Computer der Zukunft können auch unter 1,5 Tonnen wiegen.”Popular Mechanics, 1949

"Es gibt keinen Grund, warum irgendjemand

einen Computer in seinem Haus wollen würde." Ken Olson, Präsident und Gründer der Digital Equipment Corp., 1977

“Prognosen sind schwierig,

besonders wenn sie die Zukunft betreffen.”Yogi Berra

Page 11: IBM Deutschland Entwicklung GmbH · Funktionen, 32kB L1, 512k L2-Cache, 64 bit-Architektur –8 Synergistic Processing Elements: SPEs, kein konventionelles Hardware Cachemanagement,

IBM Deutschland Entwicklung

© 2008 IBM Corporation11

29.05.2008

Einige IT-Themen der Zukunft

“Community & Information Centric Web Platforms”– Web 2.0-Funktionen auch in und zwischen Unternehmen

Echtzeiterkennung z.B. Verkehrssteuerung, Überwachungskameras– Echtzeit-Analyse und Echtzeitreaktion– Hohe Auflösung graphischer Daten– Verarbeitung, Strukturierung riesiger Datenmengen

Ansteigende Mobilität, lokationsunabhängige Systemverfügbarkeit– Ansteigende Anzahl an Mobilen Systemen– Neue Systeme, mobile healthcare

...

Page 12: IBM Deutschland Entwicklung GmbH · Funktionen, 32kB L1, 512k L2-Cache, 64 bit-Architektur –8 Synergistic Processing Elements: SPEs, kein konventionelles Hardware Cachemanagement,

IBM Deutschland Entwicklung

© 2008 IBM Corporation12

29.05.2008

Technische Anforderungen

Neue Speicherkonzepte/Speichermanagement

Intelligentes Datamining

Hybride Systeme: Hochverfügbarkeit & Rechenleistung, EnergieeinsparungEchzeitverhalten: – hoher Grad an Parallelisierung– Rekonfigurierbare Hardwarekomponenten

High Performance Computing (HPC)

Page 13: IBM Deutschland Entwicklung GmbH · Funktionen, 32kB L1, 512k L2-Cache, 64 bit-Architektur –8 Synergistic Processing Elements: SPEs, kein konventionelles Hardware Cachemanagement,

IBM Deutschland Entwicklung

© 2008 IBM Corporation13

29.05.2008

Agenda

Überblick: IBM Entwicklungslabor in Böblingen

IT-Themen der Zukunft

Cell/B.E. – die Basis für zukunftsorientierte Konzepte– Prozessor

– Systeme

Page 14: IBM Deutschland Entwicklung GmbH · Funktionen, 32kB L1, 512k L2-Cache, 64 bit-Architektur –8 Synergistic Processing Elements: SPEs, kein konventionelles Hardware Cachemanagement,

IBM Deutschland Entwicklung

© 2008 IBM Corporation14

29.05.2008

Cell/B.E. – ein Konzept für die Zukunft

Entwicklung von Sony, Toshiba und IBM,Allianz gegründet 2000CMOS silicon on insulator (SOI), zunächst 90nm, heute 65nm TechnologieMultikernarchiektur:

–Ein „herkömmlicher“ Power Prozessor, hauptsächlich für Betriebssystem und Control-Funktionen, 32kB L1, 512k L2-Cache, 64 bit-Architektur

–8 Synergistic Processing Elements: SPEs, kein konventionelles Hardware Cachemanagement, stattdessen softwaregesteuertes Local Memory-ManagementDMA Engines, die Daten vom DRAM in den lokalen Speicher (256 kB) holen, nützt die Memory-Bandbreite effektiver/ intelligenter als prefetching, aber auch komplexeres Programmiermodell, SIMD Architektur

eingesetzt u.a. in der Playstation 36 SPEs aktiv, 1 HypervisorVorteil gegenüber Allzweck GPUs: Flexibilitaet, Energieeffizienz, Skalierbarkeit, GPGPUs brauchen noch einen Hauptprozessor, der Aufgaben zuweistPrädestinierte Einsatzgebiete: 3D-Rendering, Compression, Verschlüsselung, Visualisierung, Real-Time- Anwendungen

Page 15: IBM Deutschland Entwicklung GmbH · Funktionen, 32kB L1, 512k L2-Cache, 64 bit-Architektur –8 Synergistic Processing Elements: SPEs, kein konventionelles Hardware Cachemanagement,

IBM Deutschland Entwicklung

© 2008 IBM Corporation15

29.05.2008

Architektur des PowerXCell 8i

PPE: Power Processing Element, 512k L2 Cache

PPU: Power Processing UnitPPSS: Power Processing Subsystem

SPE: Synergistic Processing Element256k Local Store, Kern–LS: 16 bytes pro Takt

SPU: Synergistic Processing UnitMFC: Memory Flow Controller

EIB: Element Interconnect BusRingtopologie

BEI: PowerXCell 8i Interface Unit 5 FlexIO links mit jeweils 5 GBpskonfigurierbar als 2 FlexIO-Busse

MIC: Memory Interface Controller

Page 16: IBM Deutschland Entwicklung GmbH · Funktionen, 32kB L1, 512k L2-Cache, 64 bit-Architektur –8 Synergistic Processing Elements: SPEs, kein konventionelles Hardware Cachemanagement,

IBM Deutschland Entwicklung

© 2008 IBM Corporation16

29.05.2008

Cell Chip Die

mit freundlicher Genehmigung von Matthias Bangert & Michael Paolini

Page 17: IBM Deutschland Entwicklung GmbH · Funktionen, 32kB L1, 512k L2-Cache, 64 bit-Architektur –8 Synergistic Processing Elements: SPEs, kein konventionelles Hardware Cachemanagement,

IBM Deutschland Entwicklung

© 2008 IBM Corporation17

29.05.2008

Performance des PowerXCell 8i

Double Precision: 12.8 GFLOPS per Synergistic Processor Element (SPE)

Over 100 GFLOPS per IBM PowerXCell™ 8i processor

High-bandwidth (over 200 GB/s) on-chip communication fabric

Ausgezeichnete Energieeffizienz

Page 18: IBM Deutschland Entwicklung GmbH · Funktionen, 32kB L1, 512k L2-Cache, 64 bit-Architektur –8 Synergistic Processing Elements: SPEs, kein konventionelles Hardware Cachemanagement,

IBM Deutschland Entwicklung

© 2008 IBM Corporation18

29.05.2008

QS22: Cell/B.E. basiertes Blade

Page 19: IBM Deutschland Entwicklung GmbH · Funktionen, 32kB L1, 512k L2-Cache, 64 bit-Architektur –8 Synergistic Processing Elements: SPEs, kein konventionelles Hardware Cachemanagement,

IBM Deutschland Entwicklung

© 2008 IBM Corporation19

29.05.2008

QS22 Aufbau

PowerXCell 8i

DDR2

DDR2

DDR2

DDR2

DDR2

DDR2

DDR2

DDR2

DDR2

PowerXCell 8i

Flash, RTC& NVRAM 2 UART, SPI

Rambus FlexIO ™

AxonSouth Bridge

PCI-E x16

PCI-X

AxonSouthBridge

PCI-E x8

IB2 portIB x4

IB2 portIB x4

HSDCHSC: 2x PCI-E

x16

4xUSB2.0

PCI

Legacy Con

DDR2

DDR2

USB toBC mid plane

GbE toBC mid plane

Up to 4 IB x4 toBC mid plane

(tbd)

2x1GbE

SPI

mit freundlicher Genehmigung von Oliver Rettig & Rudolf Land

Page 20: IBM Deutschland Entwicklung GmbH · Funktionen, 32kB L1, 512k L2-Cache, 64 bit-Architektur –8 Synergistic Processing Elements: SPEs, kein konventionelles Hardware Cachemanagement,

IBM Deutschland Entwicklung

© 2008 IBM Corporation20

29.05.2008

Das Bladecenter-Konzept

Kombinierbar mit HS, JS, LS, QS bladesBC-H mit HighSpeed Communication Fabric

x 4x 14

mit freundlicher Genehmigung von Michael Malms

Page 21: IBM Deutschland Entwicklung GmbH · Funktionen, 32kB L1, 512k L2-Cache, 64 bit-Architektur –8 Synergistic Processing Elements: SPEs, kein konventionelles Hardware Cachemanagement,

IBM Deutschland Entwicklung

© 2008 IBM Corporation21

29.05.2008

Das hybride „Roadrunner“-Konzept

Verbund von AMD und Cell/B.E. basierten Blades

Datenaustausch über eine Interposer-Karte

Page 22: IBM Deutschland Entwicklung GmbH · Funktionen, 32kB L1, 512k L2-Cache, 64 bit-Architektur –8 Synergistic Processing Elements: SPEs, kein konventionelles Hardware Cachemanagement,

IBM Deutschland Entwicklung

© 2008 IBM Corporation22

29.05.2008

High Performance Computing

Die „Prozessorleistung“ des menschlichen Gehirns wird auf 100 Teraflops geschätzt.

Die Spitzenreiter der aktuellen Top500 Liste erreichen Leistungen von bis zu 478 Teraflops.

“New Roadrunner is expected to break the petaflop barrier.”May 13, 2008 (Computerworld)

Page 23: IBM Deutschland Entwicklung GmbH · Funktionen, 32kB L1, 512k L2-Cache, 64 bit-Architektur –8 Synergistic Processing Elements: SPEs, kein konventionelles Hardware Cachemanagement,

IBM Deutschland Entwicklung

© 2008 IBM Corporation23

29.05.2008

Der “Gameframe”: Ein weiteres hybrides Konzept

SPE SPE SPE SPE

SPE SPE SPE SPE

PPE

Net

wor

k A

dapt

er

DaCS

ALF

Provides a simple user-level programming framework for Cell library developers that can be extended to other hybrid systems.The APIs are designed to be portable to other architectures

Accelerator Library Framework

z/OS

• Performance • Accounting• Security, RACF• Recovery• Serviceability• Virtualization• Support zLinux

and z/VM

ALF/DaCS Integration w/ System z

mit freundlicher Genehmigung von Matthias Bangert & Michael Paolini

Data Communication + Synchronization Library

Low level API that provides simple data movement operations, synchronization primitives, simple topology, process management, error handling

Page 24: IBM Deutschland Entwicklung GmbH · Funktionen, 32kB L1, 512k L2-Cache, 64 bit-Architektur –8 Synergistic Processing Elements: SPEs, kein konventionelles Hardware Cachemanagement,

IBM Deutschland Entwicklung

© 2008 IBM Corporation24

29.05.2008

Die Herausforderung bei der Cell/B.E.-Programmierung

Linearer Code muss in Vektor-Code umgewandelt werdenIdentifikation der Rechner-intensiven Teile der ApplikationCell/B.E. sehr gut geeignet für Visualisierung und mathematische Berechnungen

Linux Red Hat Enterprise Linux 5.2, Yellow DogIBM SDK (Software Developer’s Kit) fürMehrkernbeschleunigung enthält:

– C, C++, Fortran: optimiert für Cell/B.E.– Accelerator Library and Framework (ALF)

ALF on Cell: Programmer’s guide and API reference.

– Data Communication and Synchronization (DaCS)DaCS on Cell: Programmer’s guide and API reference.

– Basic Linear Algebra Subroutines (BLAS)– SPE runtime management library (libSPE)– Standardized Single Instruction, Multiple Data (SIMD) math libraries

mit freundlicher Genehmigung von Matthias Bangert & Michael Paolini

Page 25: IBM Deutschland Entwicklung GmbH · Funktionen, 32kB L1, 512k L2-Cache, 64 bit-Architektur –8 Synergistic Processing Elements: SPEs, kein konventionelles Hardware Cachemanagement,

IBM Deutschland Entwicklung

© 2008 IBM Corporation25

29.05.2008

Fragen?

Page 26: IBM Deutschland Entwicklung GmbH · Funktionen, 32kB L1, 512k L2-Cache, 64 bit-Architektur –8 Synergistic Processing Elements: SPEs, kein konventionelles Hardware Cachemanagement,

IBM Deutschland Entwicklung

© 2008 IBM Corporation26

29.05.2008

Literatur

Informationen rund um den Cell/B.E. Prozessor: http://www.ibm.com/developerworks/cell

Informationen über „Roadrunner“ (Hybrid HPC): http://www.lanl.gov/roadrunner/

Redbook SG24-7575-00 "Programming the CELL/BE Engine”http://www.redbooks.ibm.com/abstracts/sg247575.html

Page 27: IBM Deutschland Entwicklung GmbH · Funktionen, 32kB L1, 512k L2-Cache, 64 bit-Architektur –8 Synergistic Processing Elements: SPEs, kein konventionelles Hardware Cachemanagement,

IBM Deutschland Entwicklung

© 2008 IBM Corporation27

29.05.2008

Weitere Fragen? Kontaktieren Sie mich!

Michael StetterMgr. Open Systems Hardware DevelopmentExtreme Blue Program [email protected], 07031 162801

http://www.linkedin.com/in/stetter

http://www.xing.com/profile/Michael_Stetter2

Weitere Informationen zum Entwicklungszentrum in Böblingen

finden Sie unter http://ibm.com/de/entwicklung/

Page 28: IBM Deutschland Entwicklung GmbH · Funktionen, 32kB L1, 512k L2-Cache, 64 bit-Architektur –8 Synergistic Processing Elements: SPEs, kein konventionelles Hardware Cachemanagement,

IBM Deutschland Entwicklung

© 2008 IBM Corporation28

29.05.2008

Backup: PowerXCell 8i Spezifikation

Page 29: IBM Deutschland Entwicklung GmbH · Funktionen, 32kB L1, 512k L2-Cache, 64 bit-Architektur –8 Synergistic Processing Elements: SPEs, kein konventionelles Hardware Cachemanagement,

IBM Deutschland Entwicklung

© 2008 IBM Corporation29

29.05.2008

Backup: March 13: "Roadrunner Platform Overview," LA-UR-08-1994, Ken Koch, CCS-DO.

Page 30: IBM Deutschland Entwicklung GmbH · Funktionen, 32kB L1, 512k L2-Cache, 64 bit-Architektur –8 Synergistic Processing Elements: SPEs, kein konventionelles Hardware Cachemanagement,

IBM Deutschland Entwicklung

© 2008 IBM Corporation30

29.05.200829.05.200830

Page 31: IBM Deutschland Entwicklung GmbH · Funktionen, 32kB L1, 512k L2-Cache, 64 bit-Architektur –8 Synergistic Processing Elements: SPEs, kein konventionelles Hardware Cachemanagement,

IBM Deutschland Entwicklung

© 2008 IBM Corporation31

29.05.2008

DisclaimerIBM®, IBM, the IBM logo, ibm.com, Power and PowerXCell, DB2®, MVS/ESA, AIX®, S/390®, AS/400®, OS/390®, OS/400®, iSeries, pSeries, xSeries, zSeries, z/OS, AFP, Intelligent Miner, WebSphere®, Netfinity®, Tivoli®, Informix und Informix® Dynamic ServerTM, IBM, BladeCenter, and POWER and others are trademarks of the IBM Corporation in US and/or other countries.

Cell Broadband Engine, PlayStation, and PlayStation 3 are trademarks of Sony Computer Entertainment, Inc. in the United States, other countries, or both and is used under license there from.

Linux is a trademark of Linus Torvalds in the United States, other countries, or both.

A current list of IBM trademarks is available on the Web at "Copyright and trademark information" at www.ibm.com/legal/copytrade.shtmlCell Broadband Engine is a trademark of Sony Computer Entertainment, Inc. in the United States, other countries, or both and is used under license therefrom. Other company, product, and service names may be trademarks or service marks of others. All information contained in this document is subject to change without notice. The information contained in this document does not affect or change IBM product specifications or warranties. Nothing in this document shall operate as an express or implied license or indemnity under the intellectual property rights of IBM or third parties. All information contained in this document was obtained in specific environments, and is presented as an illustration. The results obtained in other operating environments may vary.THE INFORMATION CONTAINED IN THIS DOCUMENT IS PROVIDED ON AN “AS IS” BASIS. In no event will IBM be liable for damages arising directly or indirectly from any use of the information contained in this document.

29.05.200831