JTAG Kabel für Xilinx FPGA’s und CPLD’s · PDF fileKonfiguration der Xilinx...

6

Click here to load reader

Transcript of JTAG Kabel für Xilinx FPGA’s und CPLD’s · PDF fileKonfiguration der Xilinx...

Page 1: JTAG Kabel für Xilinx FPGA’s und CPLD’s · PDF fileKonfiguration der Xilinx FPGA’s Die Benutzung des Programmierkabels wird im nachfolgenden Abschnitt kurz anhand der Xilinx

JTAG Kabel für Xilinx FPGA’s und CPLD’s

PIN 9 PIN 10

PIN 1 PIN 2

Steckerbelegung:

Konfiguration über / Konfigurationsmodus Pin-Nr.: Serial Slave JTAG

1 +5Volt oder +3.3Volt 2 DIN TDI 3 CCLK TCK 4 /PROGRAM TMS 5 DONE TDO 6 Masse 7 Masse 8 Masse 9 nicht verbunden 10 nicht verbunden

Page 2: JTAG Kabel für Xilinx FPGA’s und CPLD’s · PDF fileKonfiguration der Xilinx FPGA’s Die Benutzung des Programmierkabels wird im nachfolgenden Abschnitt kurz anhand der Xilinx

Konfiguration der Xilinx FPGA’s

Die Benutzung des Programmierkabels wird im nachfolgenden Abschnitt kurz anhand der Xilinx Virtex2Pro bzw. der CPLD Bausteine erläutert.

Die Konfiguration der Xilinx FPGA Bausteine kann mit dem vorliegenden Programmierkabel entweder im Slave-Serial-Mode über dedizierte Eingänge oder über JTAG-Pins erfolgen. Zur Konfiguration muss nur eines der beiden Port angeschlossen werden.

Bei Konfiguration über Slave-Serial-Modus müssen die M0/M1/M2 - Eingänge direkt mit I/O-Versorgungsspannung verbunden werden, zumeist +3.3 Volt. Zusätzlich muss /INIT-Eingang über ein 3.3kΩ Widerstand an I/O-Versorgungsspannung gelegt werden.

Bei Konfiguration über JTAG ist der Zustand der Mode-Leitungen irrelevant. Die Konfiguration über die JTAG - Schnittstelle ist leistungsfähiger, da sie erlaubt mehrere zu konfigurierende Bausteine zur einer Kette zusammenzufassen und diese dann einzeln zu programmieren. Weiterhin kann mit Hilfe der Xilinx ChipScope – Software ein LogicAnalyzer über die JTAG - Schnittstelle realisiert werden. Deswegen ist dieser Konfigurationsmethode Vorzug zu geben. Nachdem die Verbindungen zwischen dem Kabel und FPGA hergestellt wurden, muss das Konfigurationstool gestartet werden:

Page 3: JTAG Kabel für Xilinx FPGA’s und CPLD’s · PDF fileKonfiguration der Xilinx FPGA’s Die Benutzung des Programmierkabels wird im nachfolgenden Abschnitt kurz anhand der Xilinx

Danach wird der Programmiermodus (Boundary-Scan für JTAG) ausgewählt:

Die Software soll die angeschlossenen Bausteine selbst rausfinden:

In unserem Beispiel wird ein CPLD XC9572 und ein FPGA XC2VP7 erkannt:

Page 4: JTAG Kabel für Xilinx FPGA’s und CPLD’s · PDF fileKonfiguration der Xilinx FPGA’s Die Benutzung des Programmierkabels wird im nachfolgenden Abschnitt kurz anhand der Xilinx

Jetzt muss jedem zu programmierenden Baustein eine Konfigurationsdatei zugeordnet werden:

Page 5: JTAG Kabel für Xilinx FPGA’s und CPLD’s · PDF fileKonfiguration der Xilinx FPGA’s Die Benutzung des Programmierkabels wird im nachfolgenden Abschnitt kurz anhand der Xilinx

Jetzt können die einzelnen Bausteine programmiert werden. Das entsprechende Menu erscheint wenn der Mauszeiger über den Baustein positioniert wird und rechtsgeklickt wird:

Nach dem Programmiervorgang…

Page 6: JTAG Kabel für Xilinx FPGA’s und CPLD’s · PDF fileKonfiguration der Xilinx FPGA’s Die Benutzung des Programmierkabels wird im nachfolgenden Abschnitt kurz anhand der Xilinx

erscheint die Erfolgsmeldung:

Der zweite Baustein (XC2VP7) wird auf die gleiche Weise konfiguriert.


Cool Hashing mit FPGAs - TU Dresden...Long M., Implementing Skein Hash Function on Xilinx Virtex-5 FPGA Platform,Intel Corporation, 2009 Damiani E., Tettamanzi A. G. B., Liberali V.,

Cool Hashing mit FPGAs - TU Dresden...Long M., Implementing Skein Hash Function on Xilinx Virtex-5 FPGA Platform,Intel Corporation, 2009 Damiani E., Tettamanzi A. G. B., Liberali V.,

ThomasLengauer, Rolf H. Möhring, Bryan Preas …sIack(c), where for example f (c) equals 1 divided by the maximum number of connections on a path through c. A router for Xilinx F

ThomasLengauer, Rolf H. Möhring, Bryan Preas …sIack(c), where for example f (c) equals 1 divided by the maximum number of connections on a path through c. A router for Xilinx F

Konfiguration McAfee Application Control · PDF fileKonfiguration McAfee Application Control Inbetriebnahmehandbuch, 07/2011, A5E03658594-01 3 Inhaltsverzeichnis 1 Vorwort

Konfiguration McAfee Application Control · PDF fileKonfiguration McAfee Application Control Inbetriebnahmehandbuch, 07/2011, A5E03658594-01 3 Inhaltsverzeichnis 1 Vorwort

Xilinx FPGAKinxte-160T-1への High-resolution TDC …openit.kek.jp/workshop/2017/dsys/presentation/171002/...Xilinx FPGAKinxte-160T-1への High-resolution TDCの実装 2017.10.02

Xilinx FPGAKinxte-160T-1への High-resolution TDC …openit.kek.jp/workshop/2017/dsys/presentation/171002/...Xilinx FPGAKinxte-160T-1への High-resolution TDCの実装 2017.10.02

Replacing FST-2s with FST-2XTs MANUAL FST-2s > FST-2XTs · 2019. 10. 15. · Replacing FST-2s with FST-2XTs MANUAL FST-2s X37 X23 X17 X16 37383940 J131 J133 J135 J137 X111 X7/JTAG

Replacing FST-2s with FST-2XTs MANUAL FST-2s > FST-2XTs · 2019. 10. 15. · Replacing FST-2s with FST-2XTs MANUAL FST-2s X37 X23 X17 X16 37383940 J131 J133 J135 J137 X111 X7/JTAG

RedundanzfreieFehlerbehandlungin ... · reset concepts for corrections of soft errors. Yet, ... Aktuell verfügbare FPGAs der Marktführer Altera und Xilinx verfolgen die island Architektur

RedundanzfreieFehlerbehandlungin ... · reset concepts for corrections of soft errors. Yet, ... Aktuell verfügbare FPGAs der Marktführer Altera und Xilinx verfolgen die island Architektur

Modular Rapid Prototyping - hni.uni-paderborn.de · DB-V2, DB-V4 FPGA-Module 7 Das FPGA-Modul DB-V2 integiert FPGAs der zweiten Xilinx Virtex Generation. Mit der Möglichkeit zur

Modular Rapid Prototyping - hni.uni-paderborn.de · DB-V2, DB-V4 FPGA-Module 7 Das FPGA-Modul DB-V2 integiert FPGAs der zweiten Xilinx Virtex Generation. Mit der Möglichkeit zur

Atmel AVR JTAG Einführung On-Chip-Debug von Thomas Werner.

Atmel AVR JTAG Einführung On-Chip-Debug von Thomas Werner.

Frank Köditz Nachrichtentechnik 0807 Aktives JTAG ...

Frank Köditz Nachrichtentechnik 0807 Aktives JTAG ...

SMPTE UHD-SDI Transmitter Subsystem v1 - Xilinx...SMPTE ST 2082-1: 12G-SDI (任意の ST 2082-x マッ ピングによる 11.88Gb/s および 11.88/1.001Gb/s の データ) デュアル

SMPTE UHD-SDI Transmitter Subsystem v1 - Xilinx...SMPTE ST 2082-1: 12G-SDI (任意の ST 2082-x マッ ピングによる 11.88Gb/s および 11.88/1.001Gb/s の データ) デュアル

344sentation LEBER Ingenieure V33 OR) · ispLEVER, ISE, Vivado, Diamond Soft-Prozessoren Niosvon Alteraund MicroBlaze von Xilinx SoCsvon Alteraund Xilinx Versionsverwaltung mit SVN

344sentation LEBER Ingenieure V33 OR) · ispLEVER, ISE, Vivado, Diamond Soft-Prozessoren Niosvon Alteraund MicroBlaze von Xilinx SoCsvon Alteraund Xilinx Versionsverwaltung mit SVN

Smarter Vision for Broadcast Backgrounderxilinx.eetrend.com/files-eetrend-xilinx/download/... · 2010 4K和8K超高分辨率出现；IP视频技术腾飞；赛灵思支持10Gbps网络解决方案和更高像素数。

Smarter Vision for Broadcast Backgrounderxilinx.eetrend.com/files-eetrend-xilinx/download/... · 2010 4K和8K超高分辨率出现；IP视频技术腾飞；赛灵思支持10Gbps网络解决方案和更高像素数。

Frank Köditz Nachrichtentechnik 0807 Aktives JTAG-Interface … · 2010. 11. 6. · 1 Frank Köditz Nachrichtentechnik 0807 Aktives JTAG-Interface für Smart MX-04L Aufgrund vermehrter

Frank Köditz Nachrichtentechnik 0807 Aktives JTAG-Interface … · 2010. 11. 6. · 1 Frank Köditz Nachrichtentechnik 0807 Aktives JTAG-Interface für Smart MX-04L Aufgrund vermehrter

Einführung in Xilinx Vivado Simulator

Einführung in Xilinx Vivado Simulator

SCANBOOSTER Designer Studio - GÖPEL electronic · 2017. 3. 8. · SCANBOOSTER™ Designer Studio Ihr Einstieg in JTAG/Boundary Scan Hard- und Softwarekomplettpaket für IEEE 1149.x

SCANBOOSTER Designer Studio - GÖPEL electronic · 2017. 3. 8. · SCANBOOSTER™ Designer Studio Ihr Einstieg in JTAG/Boundary Scan Hard- und Softwarekomplettpaket für IEEE 1149.x

Was ist ein ASIC ? Aufbau eines · PDF file · 2005-10-05• Beispiele: Xilinx, Atmel, Altera FLEX ... Xilinx LCA, Altera FLEX ... Xilinx 3000,4000,5200, Altera Flex © A. Steininger

Was ist ein ASIC ? Aufbau eines · PDF file · 2005-10-05• Beispiele: Xilinx, Atmel, Altera FLEX ... Xilinx LCA, Altera FLEX ... Xilinx 3000,4000,5200, Altera Flex © A. Steininger

Xell Jtag Xbr Hack German

Xell Jtag Xbr Hack German

Design and Implementation of a Multi-Gigabit NIC and a Scalable …mpapamic/research/forth_tr376... · 2007-10-24 · [10], and feature a Xilinx Virtex II Pro FPGAs. Each development

Design and Implementation of a Multi-Gigabit NIC and a Scalable …mpapamic/research/forth_tr376... · 2007-10-24 · [10], and feature a Xilinx Virtex II Pro FPGAs. Each development

Einführung in Xilinx Webpack ISE 10 - wiki.ntb.chwiki.ntb.ch/infoportal/...webpack:einfuehrunginxilinxwebpackise101.pdf · des Spartan2 als auch des Spartan3 ... ISE Tutorial FÜR

Einführung in Xilinx Webpack ISE 10 - wiki.ntb.chwiki.ntb.ch/infoportal/...webpack:einfuehrunginxilinxwebpackise101.pdf · des Spartan2 als auch des Spartan3 ... ISE Tutorial FÜR

格芯（GLOBALFOUNDRIES) · 2020-07-31 · wdt host bus nand uart x2 usb 2.0 device hdmi cvbs sensor input bt.656 output bt.656 input sdio x2 audio i2s ethernet ddr gpio jtag cpu

格芯（GLOBALFOUNDRIES) · 2020-07-31 · wdt host bus nand uart x2 usb 2.0 device hdmi cvbs sensor input bt.656 output bt.656 input sdio x2 audio i2s ethernet ddr gpio jtag cpu