Kapitel 2

Elementare Schaltwerke

2.1 RS-Flipflop

Unter dem Gesichtspunkt der Stabilitat betrachtet, wird der zweistufige analoge Transis-torverstarker des Bildes 2.1 dann instabil, wenn die gestrichelt gezeichnete Ruckkopplungeingefuhrt wird. (Verstarkung � 1, Phasendrehung 0◦, Ruckkopplung auf einen nicht in-vertierenden Eingang). Betrachtet man den Verlauf der Ausgangsspannung U2 abhangigvon der Eingangsspannung U1, dann ergibt sich ohne Ruckkopplung der in Bild 2.1 bdurchgezogen dargestellte Verlauf.

Abbildung 2.1:

1

2 KAPITEL 2. ELEMENTARE SCHALTWERKE

Zwischen den beiden horizontalen Kurvenasten befindet sich der Bereich linearer Verstarkung.Im Bereich der horizontalen Aste ist jeweils ein Transistor gesperrt und der andere na-he oder in der Sattigung. Die gestrichelt gezeichnete Verbindungsleitung verlangt nunU2 = U1, in Bild 2.1 b durch die gestrichelte Gerade dargestellt. Dies bedeutet, dass dieSchaltung nur die drei durch die Schnittpunkte Q = 0, Q = 1 und Q =? angedeutetenZustande annehmen kann.Der Schnittpunkt mitten im linearen Bereich kann nach den fruher angestellten Stabi-litatsuberlegungen kein stabiler Zustand sein. Damit ist die Schaltung 2.1 a eine bistabileSchaltung, mit den Zustanden Q = 0 und Q = 1, ein Flipflop.Eine sinnvolle Verwendung der Schaltung als Speicherelement setzt eine Beeinflussungsmoglich-keit von außen voraus. Durch die Eingange R und S (Set, Setzen und Reset, Rucksetzen)kann uber die gestrichelt gezeichneten Widerstande von einem Schaltzustand in den an-deren umgeschaltet werden. Dabei gibt es fur Q = 1 und Q = 0 je vier verschiedeneMoglichkeiten:

Q = 1 T1 gesperrt und

R S Q T2 durchgesteuert Qt

0 0 1 keine Anderung Q

0 1 1 keine Anderung Q

1 0 1 Umschalten auf Q = 0 0

1 1 1 Ergebnis offen -

Q = 0 T2 gesperrt und

R S Q T1 durchgesteuert Qt

0 0 0 keine Anderung Q

0 1 0 Umschalten auf Q = 1 1

1 0 0 keine Anderung Q

1 1 0 Ergebnis offen -

Tab. ES 1

2.1. RS-FLIPFLOP 3

Man schließt aus Tab. ES 1, dass die Ansteuerung R = S = 1 unterbleiben muss. Sieenthalt ja auch zwei sich widersprechende Forderungen.

Abbildung 2.2: RS-Flipflop a) Zustandsdiagramm b) Symbol

In Bild 2.2 sind nun die beiden Zustande durch Kreise symbolisiert. Aus dem oberenTeil von Tab. ES 1 folgt, dass der Zustand Q = 1 ungeandert bleibt (also in sich selbstubergeht), wenn R = 0 bzw. R = 1 bleibt, unabhangig von S. Dies wird durch den mit Rgekennzeichneten Pfad beschrieben. Analog folgt aus dem unteren Teil der Tabelle keineAnderung, solange S = 0 bzw. S = 1 bleibt. Dies fuhrt zu dem mit S gekennzeichne-ten Pfad. Es verbleiben noch die beiden Zeilen, die ein Umschalten anzeigen. Im oberenTabellenteil ist dies bei R = 1, S = 0 der Fall, d.h. wenn R ∧ S = 1, also wahr ist. Ent-sprechendes gilt im unteren Tabellenteil fur R = 0, S = 1, also R ∧ S = 1. Diese beidenZeilen fuhren zu den Pfaden zwischen den beiden Zustanden.Die beiden Transistoren T1 und T2 konnen auch gedeutet werden als Inverter, die sowohlvom Ausgang des jeweils anderen Transistors als auch von den Eingangen R und S durch-gesteuert werden konnen. Hieraus lasst sich eine Moglichkeit ersehen, das RS-Flipflop auchaus NOR-Gattern aufzubauen (Bild 2.1 c). Hier lasst sich fur den Nachfolgezustand Qt

unter Zuhilfenahme der De Morgan’schen Identitat finden:

Qt = R ∨ P P = Q ∨ S

Qt = R ∧ P = R ∧ (Q ∨ S) = R ∧Q ∨R ∧ S (2.1)

Dies ergibt als Wahrheitstabelle des RS-Flipflops:

R S Qt Operation

0 0 Q Speichern

0 1 1 Setzen

1 0 0 Rucksetzen

1 1 - Verboten

4 KAPITEL 2. ELEMENTARE SCHALTWERKE

Im KV-Diagramm fuhrt dies zu:

R0 0 - 1

Q 1 - 1S

Kann man die verbotene Eingangskombination R = 1, S = 1 ausschließen, dann kannuber die durchgestrichenen Felder frei verfugt werden. Setzt man sie 1, dann vereinfachtsich die Gl. 2.1 nochmals:

Qt = R ∧Q ∨ S (2.2)

Dies ist die Ubergangsfunktion des RS-Flipflops.

2.2 JK-Flipflop

Durch Hinzunahme weiterer Gatter kann das Verbot von R ∧ S = 1 umgangen werden.Man kann dann dieser Kombination einen weiteren Schaltbefehl zuordnen. Ein Blick indie Wahrheitstabelle des RS-Flipflops, zeigt, dass da nur der Ubergang nach Q, also

”Umschalten“ bleibt.

R S Qt Operation

0 0 Q Speichern

0 1 1 Springen (jump)

1 0 0 Rucksetzen (kill)

1 1 Q Wechseln

K0 0 1 1

Q 1 0 0 1J

Wahrheitstabelle und KV-Diagramm der Ubergangsfunktion des JK-Flipflops

Aus dem KV-Diagramm folgt sofort die Ubergangsfunktion selbst:

Qt = K ∧Q ∨ J ∧Q (2.3)

2.2. JK-FLIPFLOP 5

Abbildung 2.3: JK-Flipflop: a) Schaltung b) Symbol

Eine Schaltung nach Bild 2.3a erganzt das RS-Flipflop durch zwei AND-Gatter.

R = K ∧Q S = J ∧Q

Eingesetzt in die Ubergangsgleichung 2.2 des RS-Flipflops ergibt tatsachlich Gl. 2.3

Qt = K ∧ Q ∧Q ∨ J ∧Q = (K ∨Q) ∧Q ∨ J ∧Q =

= K ∧Q ∨Q ∧Q ∨ J ∧Q = K ∧Q ∨ J ∧Q

6 KAPITEL 2. ELEMENTARE SCHALTWERKE

2.3 Der Begriff des Schaltwerks

Das RS-Flipflop stellt eine Schaltung dar, die im Stande ist, den Wert einer logischenVariablen zu speichern. Ermoglicht wird dies durch das bistabile Verhalten eines mitge-koppelten Verstarkers. Aufgrund dieser Bistabilitat wird eine neue

”innere“ Variable, die

Zustandsvariable geschaffen.Fur einen neuen Gesamtzustand sind nun nicht mehr nur die Eingangsvariablen verant-wortlich, sondern auch die Zustandsvariablen. Schaltungen mit dieser Eigenschaft heißen

”Schaltwerke“, im Gegensatz zu den Schaltnetzen, deren Zustand nur von den Eingangs-

variablen bestimmt wird.

2.4 Taktgesteuerte Flipflops

Der innere Zustand des RS-Flipflops kann mit den Steuereingangen R und S beeinflusstwerden. In den meisten Fallen muss eine solche Zustandsanderung jedoch mit anderenEreignissen synchronisiert werden. Es kommt nicht nur darauf an, was gespeichert wird,sondern auch wann und wie lange. Dies ist der Grund, weshalb die meisten Flipflops miteinem sog. Takteingang ausgestattet sind, der eine Zustandsanderung nur wahrend einer

”aktiven“ Taktphase gestattet, sonst aber das Flipflop im speichernden Betrieb belasst.In welcher Weise die weiteren Eingange wahrend der aktiven Taktphase die Zustandsande-rung beeinflussen, hangt von deren Ausfuhrung ab (RS, JK oder D-Flipflop). Als Beispielsoll hier das RS-Flipflop dienen.Durch zwei zusatzliche UND-Gatter kann das RS-Flipflop mit einer Taktsteuerung ver-sehen werden (Bild 2.4). Wahrend der aktiven Taktphase (T = 1) wird das Flipflop wiebisher von R und S gesteuert. Fur T = 0 wird das Flipflop wie bisher von R und Sabgekoppelt und das Flipflop befindet sich im speichernden Betrieb. Selbstverstandlichmuss auch beim taktgesteuerten Flipflop die Ansteuerung R = S = 1 vermieden werden.Bei der aktiven Taktphase gehen sonst beide Ausgange auf 0, nach dem Ubergang von Tnach 0 ist das weitere Verhalten (Q1 = 0, Q2 = 1 oder aber Q1 = 1, Q2 = 0) jedoch nichtvorhersehbar.

Abbildung 2.4: RS-Flipflop mit Takteingang

2.5. D-FLIPFLOP 7

2.5 D-Flipflop

Die verbotene Ansteuerung R = 1, S = 1 beim RS-Flipflop kann vermieden werden, wennR = S gesetzt wird. Damit entsteht das besonders zur Datenspeicherung geeignete D-Flipflop, welches im Bild 2.5 dargestellt ist. Wahrend der aktiven Taktphase (T = 1)gelangt der Zustand des D-Einganges direkt an Q1 = Q2. Bei T = 0 hat der D-Eingangkeinen Einfluss und der unmittelbar vor dem Ubergang von T von 1 nach 0 vorliegendeWert bleibt gespeichert. Es gilt fur die Eingange R und S:

S = R = D (2.4)

Eingesetzt in die Ubergangsfunktion 2.2 des RS-Flipflops und nach Vereinfachung nachden Regeln der Booleschen Algebra:

Qt = D ∧Q ∨D = D (2.5)

ergibt sich die Ubergangsfunktion des D-Flipflops.

Abbildung 2.5: a) Aufbau des D-Flipflops b) Symbolische Darstellung des D-Flipflops

D Qt

0 0

1 1

Wahrheitstabelle des D-Flipflops

8 KAPITEL 2. ELEMENTARE SCHALTWERKE

Aus der Ubergangsfunktion 2.5 oder der dazu aquivalenten Wahrheitstabelle des D-Flipflops lasst sich seine Einsatzmoglichkeit ablesen. Das D-Flipflop ubernimmt den Da-tenwert D und speichert ihn bis zum Eintreffen des folgenden Taktimpulses. In den oberendrei Impulsdiagrammen des Bildes 2.6 ist dies veranschaulicht.

Abbildung 2.6: a) Ausgangssignal des D-Flipflops b) Signal am D-Eingang c) Clock-Impuls

2.6 Monoflop

Ersetzt man in Bild 2.1 c die gestrichelte Leitung durch einen Hochpass, dann entstehtein neues Schaltwerk, das Monoflop.

Abbildung 2.7:

Im Ruhezustand (R = 0) nach dem Abklingen aller Einschwingvorgange gilt Up = 5V =1, Q = 0). Wird nun R auf 1 angehoben, dann verhalt sich die Schaltung am Anfang wieein normales Flipflop, da die negative Flanke beim Umschalten von Q von 1 auf 0 denHochpass direkt passiert: sie schaltet in den anderen Zustand.

2.7. DOPPELSPEICHER-FLIPFLOPS 9

Dann macht sich der Einfluss des Widerstandes bemerkbar und die Spannung Up steigtentsprechend der Umladung des Kondensators gegen 5V (Bild 2.8 c). Sobald die Schalt-schwelle Us des NOR-Gatters erreicht wird, geht Q in den ursprunglichen Zustand 1zuruck.

Abbildung 2.8: Impulsdiagramm des Monoflops mit NOR-Gatter

Verwendet werden kann das Monoflop als Verzogerungsglied. Die Verzogerungszeit lasstsich durch die Zeitkonstante des RC-Gliedes einstellen.

2.7 Doppelspeicher-Flipflops

Die bisher vorgestellten Flipflops sind in dieser Form noch nicht allgemein einsetzbar. Beiden meisten Schaltwerken wird ja ein

”neuer“ Zustand iterativ aus einem

”alten“ berech-

net. Hierbei soll der Wert der Zustandsvariablen vor Eintreffen des Taktes als der”alte“

und der nach Eintreffen des Taktes als der”neue“ bezeichnet werden. Solche Iteratio-

nen findet man in den so komplexen Gebilden wie Computern, aber auch in Zahlern, ineinfachen Rechenschaltungen , ja sogar in einem einzelnen JK-Flipflop bei J = K = 1.Einfache Flipflops wie das D-Flipflop sind wahrend der aktiven Taktphase

”transparent“,

sie sind nicht im Stande, den alten Zustand zu halten und gleichzeitig den neuen anzuneh-men. Dies vermag erst eine etwas komplexere Struktur, die aus zwei elementaren Flipflopsbesteht.

10 KAPITEL 2. ELEMENTARE SCHALTWERKE

Man spricht dann von Doppelspeicher- oder Master-Slave-Flipflops. Je nach Steuereingangenunterscheidet man auch hier RS-, JK- oder D-Flipflops. Als Beispiel soll ein D-Flipflop inMS-Struktur dienen. Man beachte, dass man durchaus von

”einem“ MS-Flipflop spricht,

obwohl es aus zwei Flipflops besteht.

Abbildung 2.9: MS-D-Flipflop

Wahrend T = 1 wird das erste Flipflop, der sog.”Master“, mit dem neuen Zustand gela-

den, im zweiten Flipflop, dem sog.”Slave“, bleibt noch der alte Zustand erhalten. Nach

dem Ubergang von T auf 0 ist dann der Master verriegelt und sein Zustand wird in den Sla-ve kopiert, so dass er am Ausgang erscheinen kann. Der Master hat seine aktive Taktphaseoffenbar bei T = 1, der Slave seine bei T = 0. Eingangsdaten, welche beim Ubergang vonT nach 0 am Eingang anliegen, werden so im Master

”eingefroren“, und erscheinen kurz

nach diesem Ubergang am Ausgang. Die aktive Taktphase der Gesamtschaltung ist aufeine sehr kurze Zeitspanne um die negative Flanke (Ubergang von 1 nach 0) zusammen-geschrumpft. Das betrachtete MS-D-Flipflop ist somit

”negativ flankengetriggert“. Dieser

Begriff ist offenbar ein weiteres Klassifizierungsmerkmal von Flipflops. Je nach aktiverTaktphase unterscheidet man positive oder negative Puls- oder Flankentriggerung. Dasbisher betrachtete D-Flipflop ist in diesem Sinne

”positiv pulsgetriggert“.

Wichtigstes Merkmal des Master-Slave-Flipflops ist die Tatsache, dass es keinen Takt-zustand gibt, bei dem sich die Eingangsdaten unmittelbar auf den Ausgang auswirkenkonnen. Vor einer konkreten Anwendung ist also zu prufen, ob einfache oder MS-Flipflopseingesetzt werden mussen. An dieser Stellte wird auch klar, dass das RS-Flipflop innerhalbdes JK-Flipflops in Wirklichkeit als MS-Flipflop ausgefuhrt sein muss.