1

Mikrocomputertechnik

Herzlich WillkommenJürgen Walter

2

Tabelle 8.1 Entwicklung einer Prozessor-familie

Jahr Prozessor Bemerkungen

1969/70 8008

1971 8008 Siemens Second Source

1973 8080

1978 8086

1981 8088 = 8086 mit 8-Bit externem Datenbus IBM-PC

1982 80186

1982 80286

1985 80386

1988 80386SX = 80386 mit 16-Bit externem Datenbus

1989 80486 1,2 Millionen Transistoren !

1990 80386 SL Stromsparende Version 80386

1991 80486SX = 80486 mit 16-Bit externem Datenbus

1991 80486 50MHz

1993 Pentium

1994 Pentium Pro Auf 32-Bit getrimmt

1997 Pentium MMX Grafik-, Video-, Audio-Verarbeitung

1998 Celeron Privat-Anwender

1998 Pentium II Xeon Server, Workstations

1999 Pentium III / Xeon Desktop / Server

2000 Pentium 4 Neue Architektur, Front Side Bus, Befehlssatz

2001 Xeon Dualprozessor

3

Tabelle 8.1 Entwicklung einer Prozessor-familie

2001 Itanium Server 64-Bit

2002 Pentium 4 –M Notebookprozessor

2002 Itanium 2 Server 64-Bit

2004 Celeron M Mobile Plattform für Privatanwender

2005 Pentium Extreme Erste Dualcore Prozessor

2005 Celeron D 64-Bit für günstige PCs

2006 Core 2 Duo PC und Notebook Prozessor

4

Tabelle 8.2 Prozessoren: Namen und Aufgabengebiet

Prozessor Beispiel Bitbreite Art Einsatzgebiet µ-Prozessor 6502, 6809 8-Bit CISC allgemein , Home-Computer,

PC8080, 8085 8-Bit CISC allgemein , PC, IndustrieZ-80 8-Bit CISC allgemein, PC, Industrie68000 16-Bit CISC allgemein , Macintosh,68020 32-Bit CISC allgemein, Macintosh80x86 16-Bit CISC allgemein, PCPentium 32-Bit RISC allgemein, PCi960 32-Bit C/RISC allgemein, Hybridi860 64-Bit RISC allgemein / WorkstationMPC604 64-Bit RISC allgemein, Server, Workstation

Arithmetik- 8087 8-Bit arithmetische Operationenprozessor 80287 16-Bit arithmetische Operationen

80387 32-Bit arithmetische OperationenSignal- ADSP 2100 16-Bit RISC Digitale Signalverarbeitungprozessor TMS 320 16-Bit RISC Digitale Signalverarbeitung

DSP 56001 24-Bit Digitale SignalverarbeitungADSP 21020 32-Bit RISC Digitale SignalverarbeitungDSP 96000 32-Bit RISC Digitale SignalverarbeitungTMS 32040 32-Bit RISC Digitale Signalverarbeitung

Grafik- ET4000 Grafikprozessor P9100 24-Bit Grafik

Vision864 64-Bit GrafikController 8051 8-Bit CISC Für spezielle Aufgaben

8096 16-Bit CISC Für spezielle Aufgaben80166 16-Bit CISC

5

Tabelle 8.3 Unterscheidungskriterien für Prozessoren

Kriterium Bemerkungen / typische WerteAllgemeine Register 4,8Arithmetische Register 8Index-Register 4,8Segment-Register 4,8Busbreite Adressbus nach außen 4,8,16,24,32,64 BitBusbreite Adressbus intern 4,8,16,24,32,64 BitBusbreite Datenbus nach außen 4,8,16,24,32,64 BitBusbreite Datenbus intern 4,8,16,24,32,64 BitTaktfrequenz 5,8,10,16,20,25,33,50,66,100,150 MHzDatenfluss 2,5,16,50,80,132,160 MByte/sAdressierbarer Speicherbereich 64, 512 KByte; 1,16,32 MByte; 4 GByteMemory Management auf dem ChipI/O Adressierbarkeit 64 KByteAdressierarten 8,1,24Interface für ArithmetikprozessorCache 1st Level, 2nd LevelPin-Anzahl 40, 68, 100, 132, 228Stromversorgung 3,3V, 5V

6

Abb. 8.1 Anzeige des Hauptspeichers im Programm DEBUG.EXE

C:\>debug-d2000:00202000:0020 E9 DF 00 50 52 80 3E CA-4C 40 74 E5 E8 B9 FD 72 ...PR.>.L@t....r2000:0030 E3 8B 1E 18 59 B8 02 42-33 D2 8B CA CD 21 A3 C0 ....Y..B3....!..2000:0040 4C 89 16 C2 4C A3 C6 4C-89 16 C4 4C 8B F2 8B F8 L...L..L...L....2000:0050 B8 00 42 33 D2 8B CA CD-21 58 5B 53 50 05 0F 00 ..B3....!X[SP...2000:0060 D1 D8 B1 03 B1 04 D3 E8-03 D8 8B D6 8B C7 83 FA ................2000:0070 10 73 95 B9 10 00 F7 F1-0B D2 74 01 40 03 C3 72 .s........t.@..r2000:0080 87 2E 3B 06 02 00 77 80-89 3E A7 4C 89 36 A5 4C ..;...w..>.L.6.L2000:0090 5A 58 8B DA 83 E2 0F B1-04 D3 EB 03 C3 50 52 89 ZX...........PR.-rAX=0000 BX=0000 CX=0000 DX=0000 SP=FFEE BP=0000 SI=0000 DI=0000DS=24EE ES=24EE SS=24EE CS=24EE IP=0100 NV UP EI PL NZ NA PO NC24EE:0100 FE3C ??? [SI] DS:0000=CD

7

Abb. 8.2 Blockbild des Signalprozessors 218x Analog Devices

PROGRAMSEQUENZER

ARITHMETIC UNITS

MEMORY

HOST MODE

OR

FULL MEMORY MODE

POWER-DOWNCONTROL

PROGRAMSEQUENZER

DATA ADDRESSGENERATORSDAG1 DAG2

ALU MAC SHIFTER

ADSP-2100 BASEARCHITECTURE

SERIAL PORTS TIMER

DATA MEMORY DATA

PROGRAM MEMORY DATA

DATA MEMORY ADDRESS

PROGRAM MEMORY ADDRESS

SPORT0 SPORT1

PROGRAMMEMORY

UP TO48K x 24-BIT

DATAMEMORY

UP TO56 x 16-BIT

PROGRAMMABLEI/O

ANDFLAGS

EXTERNALADDRESS

BUS

INTERNALDMA

PORT

EXTERNALDATABUS

EXTERNALDATABUS

BYTE DMACONTROLLER

8

Abb. 8.3 ADSP-2106x Blockbild

Core Processor4 MBIT SRAM

JTAG

EXTERNALPORT

I/O PROCESSOR

2 unabhängige 2MBIT Bänke

Zweiseitiger Zugriff

DAG 1 DAG 2

8x4x32 8x4x24

Program

Sequenzer

Test &

Emulation

Processor Port I/O PortADDR

ADDR

ADDR

ADDRDATA

DATA

DATA

DATA

IOD48

IOA17

7

32

48

Timer Cache32x48

AddressBusMux

DataBusMux

Host Port &Multiprocessor

Interface

PM Address Bus 24

DM Address Bus 32

DM Data Bus 40

PM Data Bus 48

4

36

6

6

DMAController

Serial Ports0,1

Link Ports0,1,2,3,4,5

IOPRegisters

Memory

Mapped

Register

File

Barrel

Shifter

16x40

ALUMultiplier

Bus

Control

9

Abb. 8.4 Einheiten des C515C-Controllers

10

Abb. 8.5 Blockschaltbild FullCAN Controller (Users Manual Infineon)

BTL-Configuration

TXDC RXDC

Bit

IntelligentMemory

InterruptRegister

Clocks(to all)Control

MessagesHandlers

Status +Control

ErrorManagement

Logic

TimingGenerator

BitTimingLogic

CRCGen/Check

TX/RX Shift Register

BitStream

Processor

StatusRegister

11

Abb. 8.5 Blockschaltbild C8051F340

• 8051 Kern• Digitale Ein- Ausgänge• Analoge Einheit• Oszillator• USB Controller

64/32 kB

ISP FLASHFLEXIBLE

INTERRUPTS

8051 CPU

48 MIPSDEBUG

CIRCIUTRY

4 kB RAM

POR WDT

HIGH-SPEED CONTROLLER CORE

USB Controller /

Transceiver

PRECISION INTERNAL

OSCILLATORS

Analoge

Peripherie

10-bit

200ksps

ADC

TEMP

SENSORVREF VREG

+

-+

-

UART0

UART1

SPI

SMBus

PCA

4 Timers

Ext.

Mem

ory

I/F

CR

OS

SB

AR

Port 0

Port 1

Port 2

Port 3

Port 4

DIGITAL I/O

12

Auf dem Chip: 8051 Kern High Speed

• Pipelined Instructions architecture

• 70% der Befehle mit 1 oder 2 Systemtakten

• 48 MIPS• Erweiterter Interrupt

Verwaltung• Watchdog Timer

64/32 kB

ISP FLASHFLEXIBLE

INTERRUPTS

8051 CPU

48 MIPSDEBUG

CIRCIUTRY

4 kB RAM

POR WDT

HIGH-SPEED CONTROLLER CORE

• Speicher• 4352 Bytes RAM• 64kB Flash

13

Auf dem Chip: Analogteil

• Multiplexer• Differentieller oder auf

Masse bezogener Eingang

• 10-Bit A/D-Wandler Abtastfrequenz 200kHz

• Temperatursensor• Vergleichspannung

extern oder intern• Option externer

Wandlungsstart

+

-

Analoge

Peripherie

10-bit

200ksps

ADC

TEMP

SENSORVREF VREG

+

-

14

Auf dem Chip: Digitale Ein- Ausgänge

• 40 Ports 5 V tolerant Hoher Strom

• SMBus – I2C• SPI-BUS• 2 UARTS• 4 16-Bit Zähler /

Zeitgeber• 16-Bit Zähler-Array• Ext. Speicherschnittstelle

UART0

UART1

SPI

SMBus

PCA

4 Timers

Ext.

Mem

ory

I/F

CR

OSSB

AR

Port 0

Port 1

Port 2

Port 3

Port 4

DIGITAL I/O

15

Auf dem Chip: Takterzeugung

• 0,25% Genauigkeit• Taktrückgewinnung• Unterstützung USB und

UART• Externer Oszillator• 80 kHz Interner Oszillator• Kann zwischen

Taktquellen im Betrieb umschalten

PRECISION INTERNAL

OSCILLATORS

16

Auf dem Chip: USB Controller / Transceiver

• USB Spezifikation 2.0• Full speed 12 Mbps• Low speed 1,5 Mbps• Integrierter Takt• Unterstützt 8 Endpunkte• 1 kB USB Buffer Speicher• Integrierter Sender• Keine externen Bauteile

USB Controller /

Transceiver

17

Abb. 8.6 Prototyp mit C8051F340 auf der EURO_535