PCI-DIO-96/PXI-6508/PCI-6503 ユーザマニュアル - …DAQ PCI-DIO-96/PXI-6508/PCI-6503...

DAQPCI-DIO-96/PXI-6508/PCI-6503 ユーザマニュアルPCI、PXI、CompactPCI 用 96 ビット /24 ビットパラレルデジタル I/O インタフェース

PCI-DIO-96/PXI-6508/PCI-6503 ユーザマニュアル

2010 年 3 月

374938B-0112

サポート

サポート技術サポートのご案内www.ni.com/jp/support

日本ナショナルインスツルメンツ株式会社

105-0011 東京都港区芝公園 2-4-1 ダヴィンチ芝パーク A 館 4F Tel：0120-527196/03-5472-2970

National Instruments Corporation11500 North Mopac Expressway Austin, Texas 78759-3504 USA Tel: 512 683 0100

海外オフィスイスラエル 972 3 6393737, イタリア 39 02 41309277, インド 91 80 41190000, 英国 44 (0) 1635 523545, オーストラリア 1800 300 800, オーストリア 43 662 457990-0, オランダ 31 (0) 348 433 466, カナダ 800 433 3488, 韓国 82 02 3451 3400, シンガポール 1800 226 5886, スイス 41 56 2005151, スウェーデン 46 (0) 8 587 895 00, スペイン 34 91 640 0085, スロベニア 386 3 425 42 00, タイ 662 278 6777, 台湾 886 02 2377 2222, チェコ 420 224 235 774, 中国 86 21 5050 9800, デンマーク 45 45 76 26 00, ドイツ 49 89 7413130, トルコ 90 212 279 3031, ニュージーランド 0800 553 322, ノルウェー 47 (0) 66 90 76 60, フィンランド 358 (0) 9 725 72511, フランス 01 57 66 24 24, ブラジル 55 11 3262 3599, ベルギー 32 (0) 2 757 0020, ポーランド 48 22 328 90 10, ポルトガル 351 210 311 210, マレーシア 1800 887710, 南アフリカ 27 0 11 805 8197, メキシコ 01 800 010 0793, レバノン 961 (0) 1 33 28 28, ロシア 7 495 783 6851

サポート情報の詳細については、「技術サポートおよびプロフェッショナルサービス」を参照してください。ナショナルインスツルメンツのドキュメントに関してご意見をお寄せいただく場合は、ナショナルインスツルメンツ

のウェブサイト、ni.com/jp の右上にある Info Code に feedbackとご入力ください。

© 2006–2010 National Instruments Corporation. All rights reserved.

必ずお読みください

保証PCI-DIO-96/PXI-6508/PCI-6503は受領書などの書類によって示される出荷日から 1年間、素材および製造技術上の欠陥について保証されます。National Instruments Corporation（以下「NI」という）は弊社の裁量により、保証期間中、欠陥があると証明される製品を修理、交換致します。本保証は部品および労務費に及びます。

NIのソフトウェア製品が記録されている媒体は、素材および製造技術上の欠陥によるプログラミング上の問題に対して、受領書などの書面によって示される出荷日から 90日間保証致します。NIは、保証期間中にこのような欠陥の通知を受け取った場合、弊社の裁量により、プログラミングの指示どおりに実行できないソフトウェア媒体を修理、交換致します。NIは、ソフトウェアの操作が中断されないこと、および欠陥のないことを保証致しません。

お客様は、保証の対象となる製品をNIに返却する前に、返品確認 (RMA: Return Material Authorization)番号をNIから取得し、パッケージ外に明記する必要があります。NIは、保証が及んでいる部品をお客様に返却する輸送費を負担いたします。

本書の内容については万全を期しており、技術的内容に関するチェックも入念に行っております。技術的な誤りまたは誤植があった場合、NIは、本書を所有するお客様への事前の通告なく、本書の次の版を改訂する権利を有します。誤りと思われる個所がありましたら、NIへご連絡ください。NIは、本書およびその内容により、またはそれに関連して発生した損害に対して、一切責任を負いません。

NIは、ここに記載された以外、明示または黙示の保証は致しません。特に、商品性または特定用途への適合性に関する保証は致しません。NI側の過失または不注意により発生した損害に対するお客様の賠償請求権は、お客様が製品に支払われた金額を上限とします。NIは、データの消失、利益の損失、製品の使用による損失、付随的または間接的損害に対して、その損害が発生する可能性を通知されていた場合でも、一切の責任を負いません。NIの限定保証は、訴訟方式、契約上の責任または不法行為に対する責任を問わず、過失責任を含め、適用されます。NIに対する訴訟は、訴訟原因の発生から1年以内に提起する必要があります。NIは、NIの合理的に管理可能な範囲を超えた原因により発生した履行遅延に関しては一切の責任を負いません。所有者がインストール、操作、保守に関するNIの指示書に従わなかったため、所有者による製品の改造、乱用、誤用、または不注意な行動、さらに停電、サージ、火災、洪水、事故、第三者の行為、その他の合理的に管理可能な範囲を超えた事象により発生した損害、欠陥、動作不良またはサービスの問題については、本書に定める保証の対象となりません。

著作権著作権法に基づき、National Instruments Corporation（米国ナショナルインスツルメンツ社）の書面による事前の許可なく、本書のすべてまたは一部を写真複写、記録、情報検索システムへの保存、および翻訳を含め、電子的または機械的ないかなる形式によっても複製または転載することを禁止します。

National Instrumentsは他者の知的財産を尊重しており、お客様も同様の方針に従われますようお願いいたします。NIソフトウェアは著作権法その他知的財産権に関する法律により保護されています。NIソフトウェアを用いて他者に帰属するソフトウェアその他のマテリアルを複製することは、適用あるライセンスの条件その他の法的規制に従ってそのマテリアルを複製できる場合に限り可能であるものとします。

商標CVI, National Instruments、NI、ni.com、および LabVIEWはNational Instruments Corporation（米国ナショナルインスツルメンツ社）の商標です。National Instrumentsの商標の詳細については、ni.com/legalの「Terms of Use」セクションを参照してください。

The mark LabWindows is used under a license from Microsoft Corporation. Windows is a registered trademark of Microsoft Corporation in the United States and other countries. 本文書中に記載されたその他の製品名および企業名は、それぞれの企業の商標または商号です。

National Instruments Alliance Partner ProgramのメンバーはNational Instrumentsより独立している事業体であり、National Instrumentsと何ら代理店、パートナーシップまたはジョイント・ベンチャーの関係にありません。

特許National Instrumentsの製品 /技術を保護する特許については、ソフトウェアで参照できる特許情報 (ヘルプ→特許情報 )、メディアに含まれている patents.txtファイル、または「National Instruments Patent Notice」（ni.com/patents）のうち、該当するリソースから参照してください。

National Instruments Corporation製品を使用する際の警告(1) National Instruments Corporation（以下「NI」という）の製品は、外科移植またはそれに関連する使用に適した機器の備わった製品として、または動作不良により人体に深刻な障害を及ぼすおそれのある生命維持装置の重要な機器として設計されておらず、その信頼性があるかどうかの試験も実行されていません。

(2) 上記を含むさまざまな用途において、不適切な要因によってソフトウェア製品の操作の信頼性が損なわれるおそれがあります。これには、電力供給の変動、コンピュータハードウェアの誤作動、コンピュータのオペレーティングシステムソフトウェアの適合性、アプリケーション開発に使用したコンパイラや開発用ソフトウェアの適合性、インストール時の間違い、ソフトウェ

アとハードウェアの互換性の問題、電子監視・制御機器の誤作動または故障、システム（ハードウェアおよび /またはソフトウェア）の一時的な障害、予期せぬ使用または誤用、ユーザまたはアプリケーション設計者の側のミスなどがありますが、これに限定されません（以下、このような不適切な要因を総称して「システム故障」という）。システム故障が財産または人体に危害を及ぼす可能性（身体の損傷および死亡の危険を含む）のある用途の場合は、システム故障の危険があるため、1つの形式のシステムにのみ依存すべきではありません。損害、損傷または死亡といった事態を避けるため、ユーザまたはアプリケーション設計者は、適正で慎重なシステム故障防止策を取る必要があります。これには、システムのバックアップまたは停止が含まれますが、これに限定されません。各エンドユーザのシステムはカスタマイズされ、NIのテスト用プラットフォームとは異なるため、そしてユーザまたはアプリケーション設計者が、NIの評価したことのない、または予期していない方法で、NI製品を他の製品と組み合わせて使用する可能性があるため、NI製品をシステムまたはアプリケーションに統合する場合は、ユーザまたはアプリケーション設計者が、NI製品の適合性を検証、確認する責任を負うものとします。これには、このようなシステムまたはアプリケーションの適切な設計、プロセス、安全レベルが含まれますが、これに限定されません。

© National Instruments Corporation v PCI-DIO-96/PXI-6508/PCI-6503 ユーザマニュアル

目次

このマニュアルについて表記規則.....................................................................................................................................................ix関連ドキュメント ...................................................................................................................................x

第 1 章概要

ボードの詳細 ............................................................................................................................................1-1PXI を CompactPCI と使用する .....................................................................................................1-2使用を開始する前に...............................................................................................................................1-2オプション機器 .......................................................................................................................................1-3カスタムケーブル ...................................................................................................................................1-3ボードを梱包から取り出す .................................................................................................................1-4

第 2 章取り付けおよび構成

ソフトウェアのインストール .............................................................................................................2-1NI-DAQ をインストールする ...........................................................................................2-1その他のソフトウェアをインストールする.................................................................2-1

ハードウェアの取り付け......................................................................................................................2-1PCI-DIO-96/PCI-6503 を取り付ける .............................................................................2-1PXI-6508 を取り付ける .......................................................................................................2-2

ボードの構成 ............................................................................................................................................2-2

第 3 章信号接続

I/O コネクタ（PCI-DIO-96、PXI-6508）........................................................................................3-1I/O コネクタのピン割り当て ............................................................................................3-1ケーブルアセンブリのコネクタ .......................................................................................3-3I/O コネクタ信号の説明 .....................................................................................................3-4

I/O コネクタ（PCI-6503）...................................................................................................................3-6PCI-6503 I/O コネクタのピン説明 .................................................................................3-6

ポート C のピン割り当て ....................................................................................................................3-7デジタル I/O 信号接続 ..........................................................................................................................3-8電源接続.....................................................................................................................................................3-10デジタル I/O 電源投入時の状態選択 ...............................................................................................3-10

HIGH の DIO 電源投入時の状態 ......................................................................................3-10LOW の DIO 電源投入時の状態（PXI-6508、PCI-6503 のみ）.............................3-12

目次

PCI-DIO-96/PXI-6508/PCI-6503 ユーザマニュアル vi ni.com/jp

第 4 章動作理論

基本的構成................................................................................................................................................ 4-1PCI インタフェース回路 .................................................................................................... 4-282C55A PPI（Programmable Peripheral Interface）..................................... 4-3

タイミング仕様 ....................................................................................................................................... 4-4モード 1 での入力タイミング .......................................................................................... 4-5モード 1 での出力タイミング .......................................................................................... 4-6モード 2 での双方向タイミング ...................................................................................... 4-7

付録 A仕様

付録 Bレジスタレベルのプログラミング

82C53 プログラム可能な間隔タイマ（PCI-DIO-96、PXI-6508 のみ）............................... B-2割り込み制御回路................................................................................................................. B-2

レジスタマップおよび説明................................................................................................................. B-4概要 ........................................................................................................................................... B-4レジスタマップ ..................................................................................................................... B-5レジスタの説明 ..................................................................................................................... B-6

レジスタの説明形式........................................................................................... B-682C55A のレジスタの説明 ............................................................................. B-682C53 のレジスタの説明（PCI-DIO-96、PXI-6508 のみ）.................. B-9割り込み制御レジスタのレジスタの説明 ................................................... B-10割り込み制御レジスタ 1................................................................................... B-10割り込み制御レジスタ 2................................................................................... B-12割り込みクリアレジスタ（PCI-DIO-96、PXI-6508 のみ）.................... B-13

プログラミング ....................................................................................................................................... B-14PCl ローカルバス ................................................................................................................. B-14プログラミングサンプル.................................................................................................... B-14

PCI の初期化 ........................................................................................................ B-1582C55A でのプログラミングにおける注意事項....................................................... B-17

操作モード ............................................................................................................ B-17モード 0— 基本 I/O............................................................................................ B-18モード 1— ストローブ入力 .............................................................................. B-19ポート C 状態ワードビットの入力定義（ポート A および B）........... B-21モード 1— ストローブ出力 .............................................................................. B-23ポート C 状態ワードビットの出力定義（ポート A および B）........... B-24モード 2— 双方向バス....................................................................................... B-26ポート C 状態ワードビットの双方向データパス定義

（ポート A のみ）............................................................................................... B-27

目次

© National Instruments Corporation vii PCI-DIO-96/PXI-6508/PCI-6503 ユーザマニュアル

割り込み処理 ..........................................................................................................................B-2982C55A での割り込みのプログラミングサンプル .................................B-29

82C53 でのプログラミングにおける注意事項...........................................................B-30一般情報 .................................................................................................................B-30割り込みのプログラミングサンプル ............................................................B-31

付録 C技術サポートおよびプロフェッショナルサービス

用語集

索引

図一覧図 3-1 PCI-DIO-96/PXI-6508 コネクタのピン割り当て ...........................................3-2図 3-2 ケーブルアセンブリコネクタの R1005050 ケーブル用ピン割り当て

（PCI-DIO-96 および PXI-6508）...........................................................................3-3図 3-3 PCI-6503 I/O コネクタのピン割り当て............................................................3-6図 3-4 デジタル I/O 接続のブロック図 ..........................................................................3-9図 3-5 外部負荷を使用して電源投入時の状態が HIGH に構成された DIO

チャンネル ..................................................................................................................3-11図 3-6 外部負荷を使用して電源投入時の状態が LOW に構成された DIO

チャンネル ..................................................................................................................3-12

図 4-1 PCI-DIO-96/PXI-6508 のブロック図..................................................................4-2図 4-2 モード 1 入力転送のタイミング仕様 .................................................................4-5図 4-3 モード 1 出力転送のタイミング仕様 .................................................................4-6図 4-4 モード 2 双方向転送のタイミング仕様 .............................................................4-7

図 B-1 割り込み制御回路のブロック図 ..........................................................................B-3図 B-2 82C55A の制御ワード形式...................................................................................B-7図 B-3 82C53 の制御ワード形式 ......................................................................................B-9図 B-4 ポート A をモード 1 の入力として構成する制御ワード .............................B-19図 B-5 ポート B をモード 1 の入力として構成する制御ワード..............................B-20図 B-6 モード 1 入力に構成されている場合のポート C の I/O コネクタ

ピン割り当て ..............................................................................................................B-22図 B-7 ポート A をモード 1 の出力として構成する制御ワード .............................B-23図 B-8 ポート B をモード 1 の出力として構成する制御ワード..............................B-23図 B-9 モード 1 出力に構成されているポート C の I/O コネクタピ

ン割り当て ..................................................................................................................B-25図 B-10 ポート A をモード 2 の双方向データバスとして構成する制

御ワード.......................................................................................................................B-26図 B-11 モード 2 に構成されているポート C の I/O コネクタピン割り当て ......B-28

目次

PCI-DIO-96/PXI-6508/PCI-6503 ユーザマニュアル viii ni.com/jp

表一覧表 3-1 PCI-DIO-96 および PXI-6508I/O コネクタピンの信号の説明 ................ 3-4表 3-2 PCI-6503 の信号の説明 ...................................................................................... 3-7表 3-3 ポート C の信号割り当て .................................................................................... 3-8

表 4-1 PCI-DIO-96、PXI-6508、PCI-6503 で使用される 82C55A チップ....... 4-3表 4-2 タイミング図で使用される信号名 ................................................................... 4-4

表 B-1 レジスタのアドレスマップ ................................................................................. B-5表 B-2 ポート C のセット / リセット制御ワード ..................................................... B-8表 B-3 一般的サンプル」プログラミング用語............................................................. B-15表 B-4 モード 0 の I/O 構成 ............................................................................................. B-18

© National Instruments Corporation ix PCI-DIO-96/PXI-6508/PCI-6503 ユーザマニュアル

このマニュアルについて

このマニュアルでは、PCI-DIO-96、PXI-6508、PCI-6503 の電気的および

機械的側面について説明します。また、デバイスの取り付け、操作、プロ

グラミングに関する情報も提供されています。 PCI-DIO-96 および

PCI-6503 は、ナショナルインスツルメンツ PCI シリーズの PCI バスコン

ピュータ用拡張ボード製品です。 PXI-6508 は、ナショナルインスツルメ

ンツ PXI ファミリの PXI および CompactPCI シャーシ用拡張ボード製

品です。これらのボードは、高性能データ集録および制御用に設計されて

おり、臨床実験、製造試験、および産業プロセスの管理や制御を行うアプ

リケーションで使用されます。

表記規則

このドキュメントでは以下の表記規則を使用します。

<> 山括弧で囲まれた数字と省略記号（たとえば AO <3..0> など）は、ビッ

トや信号名に関連する値の範囲を示します。

→ 矢印（→）は、ネスト化されたメニュー項目やダイアログボックスのオプ

ションをたどっていくと目的の操作項目を選択できることを示します。ファ

イル→ページ設定→オプションと表記されている場合は、まずファイルメ

ニューをプルダウンし、次にページ設定項目を選択し、最後にダイアログ

ボックスでオプションを選択します。

このアイコンは重要な情報をお知らせするメモを示します。

このアイコンは、人体への損傷やデータ損失、システムクラッシュなどを

回避するために必要な注意事項を示します。

太字太字のテキストは、メニュー項目やダイアログボックスオプションなど、

ソフトウェアでユーザが選択またはクリックする必要がある項目を示しま

す。また、太字のテキストはパラメータ名を示します。

斜体斜体のテキストは、変数、強調、相互参照、または重要な概念の説明を示

します。また、斜体のテキストは、ユーザが入力する必要がある語句また

は値のプレースホルダも示します。

monospace このフォントのテキストは、キーボードから入力する必要があるテキスト

や文字、コードの一部、プログラムサンプル、構文例を表します。また、

ディスクドライブ名、パス名、ディレクトリ名、プログラム名、サブプロ

グラム名、サブルーチン名、デバイス名、関数名、演算名、変数名、ファ

イル名と拡張子にも使用します。

このマニュアルについて

PCI-DIO-96/PXI-6508/PCI-6503 ユーザマニュアル x ni.com/jp

PPI x PPI x （x は A、B、C、または D）は、PCI-DIO-96 または PXI-6508 上に

ある 4 つの PPI（programmable peripheral interface）チップのいず

れかを示します。PCI-6503 には、1 つの PPI、PPI A だけしか含まれませ

ん。

DIO ボード文章中の DIO ボードとは、PCI-DIO-96、PXI-6508、または PCI-6503ボードのいずれかを示します。

関連ドキュメント

以下のドキュメントには、このマニュアルを使用する上で役に立つ情報が

記載されています。

• Field Wiring and Noise Considerations for Analog Signals— こ

のドキュメントにアクセスするには、ni.com/jp/infoで情報コー

ドの rdfwinを入力してください。

• PCI Local Bus Specification（Rev. 2.1）

• NI PXI Specification（Rev.1.0）• PICMG 2.0 R2.1 CompactPCI

• ソフトウェアドキュメント — ソフトウェアドキュメントには、

LabVIEW または LabWindows™/CVI™ ドキュメントセット、および

NI-DAQmx または Traditional NI-DAQ (Legacy) ドキュメントなと

が含まれます。ハードウェアシステムの設定後にアプリケーションを

構築する際は、アプリケーションソフトウェアもしくは NI-DAQ の

ドキュメントを参照してください。大規模システムをご利用の場合

は、ハードウェアを構成する前にソフトウェアのドキュメントに目を

通すことをお勧めします。

• アクセサリの取り付けガイドまたはマニュアル — アクセサリ製品を

使用している場合は、端子台およびケーブルアセンブリの取り付けガ

イドまたはアクセサリボードのユーザマニュアルをお読みください。

システムの関連部品を物理的に接続する方法が記載されています。接

続する際はこれらのガイドを参照してください。

© National Instruments Corporation 1-1 PCI-DIO-96/PXI-6508/PCI-6503 ユーザマニュアル

1概要

この章には、PCI-DIO-96、PXI-6508、PCI-6503 を使用する前に必要なも

の、ソフトウェアプログラミングの種類、オプションの機器、カスタム

ケーブルのオプション、およびボードをパッケージから取り出す方法が記

載されています。

ボードの詳細

NI PCI-DIO-96、PXI-6508、PCI-6503 ボードをお買い上げいただき、あ

りがとうございます。 PCI-DIO-96 は、PCI バスコンピュータ用の 96 ビッ

ト、パラレル、デジタル I/O インタフェースです。 PXI-6508 は、PXI およ

び CompactPCI シャーシ用の 96 ビット、パラレル、デジタル I/O イン

タフェースです。 PCI-6503 は、PCI バスコンピュータ用の 24 ビット、パ

ラレル、デジタル I/O インタフェースです。

PCI-DIO-96 または PXI-6508 では、4 つの 82C55A PPI（programmable peripheral interface）チップが 96 ビットの TTL 互換デジタル I/O を制

御し、PCI-6503 では、1 つの 82C55A PPI が 24 ビットの TTL 互換デジタ

ル I/O を制御します。82C55A PPI チップは一方向モード、双方向モード、

またはハンドシェイクモードで動作でき、コンピュータに割り込み要求を

生成することができます。デジタル I/O ラインには、PCI-DIO-96 または

PXI-6508 では 100 ピンメスコネクタを介して、PCI-6503 では 50 ピンオ

スコネクタを介してアクセスすることができます。

DIO ボードは、スイッチおよびジャンパを装備しない DAQ ボードです。すべてのリソースは起動時に自動的に割り当てられるため、ユーザが割り

込みレベルやベースアドレスを設定する必要はありません。

DIO ボードを搭載すると、コンピュータをデジタル I/O システムコント

ローラとして使用することができ、臨床実験、製造試験、および産業プロ

セスの管理や制御を行うことができます。

PCI-DIO-96、PXI-6508、および PCI-6503 仕様の詳細は、付録 A の

「仕様」に記載されています。

第 1 章概要

PCI-DIO-96/PXI-6508/PCI-6503 ユーザマニュアル 1-2 ni.com/jp

PXI を CompactPCI と使用する

PXI 互換の製品を標準の CompactPCI 製品と使用することは、

「PXI Specification（Rev. 1.0)」で提供されている重要な機能です。 PXI 互換プラグインデバイスを CompactPCI シャーシで使用する場合、

基本的なプラグインデバイスの機能は使用できますが、PXI 特定の機能は

使用できません。

CompactPCI の仕様では、ベンダが CompactPCI バスで基本的な PCIインタフェースと共存するサブバスを開発することが許可されています。

互換性のある操作は、異なるサブバスを持つ CompactPCI デバイス間、

もしくはサブバスを持つ CompactPCI デバイスと PXI 間では保証され

ません。CompactPCI の標準実装にはこれらのサブバスは含まれませ

ん。 PXI-6508 デバイスは、「PICMG 2.0 R2.1 CompactPCI」のコア仕様

に準拠する標準 CompactPCI シャーシで動作します。

使用を開始する前に

PCI-DIO-96/PXI-6508/PCI-6503 ボードをセットアップおよび使用するに

は、次のアイテムが必要です。

PCI-DIO-96、PXI-6508、または PCI-6503 ボード

PCI-DIO-96/PXI-6508/PCI-6503 ユーザマニュアル

以下のいずれかのソフトウェアパッケージとドキュメント

– LabVIEW

– LabWindows/CVI

– NI-DAQmx

– 従来型 NI-DAQ（レガシー）

– Measurement Studio

コンピュータ、または PXI/CompactPCI シャーシおよびコントロー

ラ

第 1 章概要


オプション機器

以下に示すように、NI ではケーブル、端子台、その他のアクセサリを含

む、DIO ボードと使用するさまざまな製品を提供しています。

• ケーブルおよびケーブルアセンブリ

• 端子台、50 ピンネジ留め式端子

• SCXI モジュールおよびアクセサリ（リレーおよびアナログ出力にお

ける信号絶縁、増幅、励起、多重化用）。 SCXI を使用すると、最大

3,072 チャンネルまで調節および集録できます。

• 歪みゲージ、RTD、同時サンプル & ホールド、およびリレーの調節

を含む、低チャンネルカウントの信号調節モジュール、ボード、アク

セサリ

ナショナルインスツルメンツから提供されているその他のオプションの機

器に関する詳細は、ni.com/jpを参照してください。

カスタムケーブル

注意電磁両立性（EMC）要件に適合させるには、シールドケーブルおよびアクセサ

リを使用してこの製品を使用する必要があります。非シールドケーブルまたは

アクセサリを使用する場合、すべての非シールドケーブルおよび / またはアク

セサリが、適切に設計されたシールド付き入力 / 出力ポートのあるシールド

ケースに設置されない限り、EMC 仕様は保証されません。

ナショナルインスツルメンツでは、アプリケーションのプロトタイプを作

成したり、ボードの相互接続を頻繁に変更するユーザのために複数のケー

ブルとアクセサリを提供しています。

独自のケーブルを開発したい場合、PCI-DIO-96 および PXI-6508 のメイ

トコネクタは 100 ピン、ボードロックなしの直角レセプタクルです。この

メイトコネクタには次の製造元製品番号のコネクタを推奨しています。

• AMP Corporation（製品番号 749879-9）

• 本多通信工業株式会社（製品番号 PCS-XE100LFD-HS）

PCI-6503 用のメイトコネクタは、50 ピン、抜け防止付き極性リボンソ

ケットコネクタです。ナショナルインスツルメンツでは有極のコネクタを

使用するため、誤って上下逆に接続する恐れはありません。このメイトコ

ネクタには次の製造元製品番号のコネクタを推奨しています。

• Electronic Products Division/3M（製品番号 3425-7650）

• T&B/Ansley Corporation（製品番号 622-5041）

第 1 章概要


ボードを梱包から取り出す

DIO ボードは、静電気による破損を防止するため静電気防止用袋に梱包

されて出荷されます。静電気によってボード上の部品が破損する可能性が

あります。取り扱い中にボードを破損しないために、以下の予防措置を

取ってください。

• 接地ストラップを使用したり、接地された物体に触れて、身体を接地

する。

• 静電気防止用パッケージをコンピュータシャーシの金属部分に接触さ

せてから、ボードをパッケージから取り出してください。

• ボードを箱から取り出し、部品がゆるんでいないかどうか、またはそ

の他の破損箇所がないかどうかを調べます。ボードが破損している場

合は、ナショナルインスツルメンツまでご連絡ください。破損してい

るボードはコンピュータに接続しないでください。

• 露出しているコネクタピンには絶対に触れないでください。


2取り付けおよび構成

この章には、PCI-DIO-96、PXI-6508、または PCI-6503 ボードの取り付

けおよび構成方法が記載されています。

ソフトウェアのインストール

DIO デバイスを取り付ける前に、そのデバイスで使用する予定のソフト

ウェアをインストールする必要があります。

レジスタレベルプロラマのユーザは、このマニュアルの付録 B「レジスタ

レベルのプログラミング」を参照してください。

NI-DAQ をインストールするni.com/manualsからダウンロードできる『DAQ スタートアップガイ

ド』では、ソフトウェアとハードウェアのインストール、チャンネルとタ

スクの構成、およびアプリケーション開発を開始する方法が NI-DAQユーザ用に段階的に説明されています。

その他のソフトウェアをインストールするその他のソフトウェアを使用する場合は、ソフトウェアに付属のインス

トール手順を参照してください。

ハードウェアの取り付け

以下のセクションでは、各デバイスの取り付け手順について説明します。コンピュータまたはシャーシに新しいデバイスを取り付ける際の特定の手

順については、ご使用のコンピュータ / シャーシのユーザマニュアルまた

はテクニカルリファレンスマニュアルを参照してください。

PCI-DIO-96/PCI-6503 を取り付けるPCI-DIO-96 または PCI-6503 をコンピュータの 5 V PCI 拡張スロットに

取り付けるには、次の手順に従ってください。

1. コンピュータの電源を切り、電源プラグを抜きます。

2. 上部のカバーを外す、または拡張スロットへのポートにアクセスしま

す。

第 2 章取り付けおよび構成


3. コンピュータの背面パネル上の拡張スロットカバーを外します。

4. コンピュータ内部の金属部分に触れ、衣服や身体の静電気を放電しま

す。

5. PCI-DIO-96 または PCI-6503 を 5 V PCI スロットに差し込みます。きつい場合もありますが、無理にボードを押し込まないでください。

6. PCI-DIO-96/PCI-6503 の取り付け金具をコンピュータの背面パネル

のレールにネジで固定します。

7. 取り付けを視覚的に確認してください。

8. コンピュータのトップカバーを元どおりに取り付けます。

9. コンピュータの電源プラグを電源に接続してオンにします。

PXI-6508 を取り付けるPXI-6508 を PXI または CompactPCI シャーシの 5 V 周辺スロットに取

り付けるには、次の手順に従ってください。

1. PXI または CompactPCI シャーシの電源を切り、電源プラグを抜き

ます。

2. 使用していない PXI または CompactPCI 用 5 V 供給スロットを選

択します。

3. 選択したスロットのスロットカバーを外します。

4. シャーシの金属部分に触れ、衣服や身体の静電気を放電します。

5. 選択したスロットに PXI-6508 を差し込みます。取り付け / 取り外し

用ハンドルを使用して、デバイスを奥までしっかりと差し込みます。

6. PXI-6508 のフロントパネルを、PXI または CompactPCI シャーシ

のフロントパネルマウントレールにネジで留めます。

7. 取り付けを視覚的に確認してください。

8. PXI または CompactPCI シャーシのプラグを差し込みオンにしま

す。

ボードの構成

DIO ボードは、ソフトウェアで完全に構成できます。 PCI-DIO-96 および

PCI-6503 デバイスは、「PCI Local Bus Specification（Rev. 2.1）」に完

全に準拠しています。また、PXI-6508 デバイスは、「PXI Specification（Rev 1.0）」に完全に準拠しています。そのため、PCI システムではバス

アドレスや割り込みレベルを含むすべてのボードリソースの割り当てが自

動的に行なわれます。ボードのベースアドレスは、PCI メモリ領域にマッ

プされます。システムの電源投入後に構成を行う必要はありません。


3信号接続

この章では、ボード I/O コネクタ経由で PCI-DIO-96、PXI-6508、PCI-6503 ボードに入力および出力信号を接続する方法について説明しま

す。

注意 DIO ボード上の入力または出力信号の最大定格を超えた接続では、ボードとコ

ンピュータが破損するおそれがあります。この章で説明する各信号の情報には、

それぞれの最大入力定格も含まれます。ナショナルインスツルメンツは、最大定

格を越えた信号接続による損害に対して責任を負いません。

メモアプリケーションの信号調節および NI 製信号調節デバイスについては、

ni.com/signalconditioningを参照してください。

I/O コネクタ（PCI-DIO-96、PXI-6508）PCI-DIO-96 および PXI-6508 用の I/O コネクタは 100 ピンコネクタで、

R1005050 ケーブルを使用すると 50 ピンのアクセサリにも接続できま

す。

I/O コネクタのピン割り当て図 3-1 は、PCI-DIO-96 および PXI-6508 デジタル I/O コネクタのピン割

り当てを示します。



図 3-1 PCI-DIO-96/PXI-6508 コネクタのピン割り当て

GND+5 VBPA0APA0BPA1APA1BPA2APA2BPA3APA3BPA4APA4BPA5APA5BPA6APA6BPA7APA7BPB0APB0BPB1APB1BPB2APB2BPB3APB3BPB4APB4BPB5APB5BPB6APB6BPB7APB7BPC0APC0BPC1APC1BPC2APC2BPC3APC3BPC4APC4BPC5APC5BPC6APC6BPC7APC7

GND+5 V

DPA0CPA0DPA1CPA1DPA2CPA2DPA3CPA3DPA4CPA4DPA5CPA5DPA6CPA6DPA7CPA7DPB0CPB0DPB1CPB1DPB2CPB2DPB3CPB3DPB4CPB4DPB5CPB5DPB6CPB6DPB7CPB7DPC0CPC0DPC1CPC1DPC2CPC2DPC3CPC3DPC4CPC4DPC5CPC5DPC6CPC6DPC7CPC7 51 1

52 253 354 455 556 657 758 859 960 1061 1162 1263 1364 1465 1566 1667 1768 1869 1970 2071 2172 2273 2374 2475 2576 2677 2778 2879 2980 3081 3182 3283 3384 3485 3586 3687 3788 3889 3990 4091 4192 4293 4394 4495 4596 4697 4798 4899 49

100 50



ケーブルアセンブリのコネクタPCI-DIO-96 または PXI-6508 でオプションで使用できる R1005050 ケー

ブルアセンブリは、2 つの 50 ピンケーブルと 3 つのコネクタを組み合わ

せたものです。両方のケーブルの一方の先端を同じコネクタに接続し、も

う一方の先端はそれぞれ個別のコネクタに接続されています。 2 つのケー

ブルを結合して構成される 100 ピンコネクタを、PCI-DIO-96 と

PXI-6508 の I/O コネクタに差し込みます。2 つのコネクタ側はそれぞれ

50 ピンコネクタで、1 つは PCI-DIO-96/PXI-6508 のピン 1 から 50 に接

続し、もう 1 つはピン 51 から 100 に接続します。図 3-2 は、ケーブルア

センブリにおける各 50 ピンコネクタのピン割り当てを示します。

図 3-2 ケーブルアセンブリコネクタの R1005050 ケーブル用ピン割り当て

（PCI-DIO-96 および PXI-6508）

+5 V

APA0

APA1

APA2

APA3

APA4

APA5

APA6

APA7

APB0

APB1

APB2

APB3

APB4

APB5

APB6

APB7

APC0

APC1

APC2

APC3

APC4

APC5

APC6

APC7

GND

BPA1

BPA2

BPA4

BPA5

BPA6

BPA7

BPA0

BPA3

BPB0

BPB1

BPB2

BPB3

BPB4

BPB5

BPB6

BPB7

BPC0

BPC1

BPC2

BPC3

BPC4

BPC5

BPC6

BPC7

49 50

47 48

45 46

43 44

41 42

39 40

37 38

35 36

33 34

31 32

29 30

27 28

25 26

23 24

21 22

19 20

17 18

15 16

13 14

11 12

9 10

7 8

5 6

3 4

1 2

+5 V

CPA0

CPA1

CPA2

CPA3

CPA4

CPA5

CPA6

CPA7

CPB0

CPB1

CPB2

CPB3

CPB4

CPB5

CPB6

CPB7

CPC0

CPC1

CPC2

CPC3

CPC4

CPC5

CPC6

CPC7

GND

DPA1

DPA2

DPA4

DPA5

DPA6

DPA7

DPA0

DPA3

DPB0

DPB1

DPB2

DPB3

DPB4

DPB5

DPB6

DPB7

DPC0

DPC1

DPC2

DPC3

DPC4

DPC5

DPC6

DPC7

1–50 51–100

49 50

47 48

45 46

43 44

41 42

39 40

37 38

35 36

33 34

31 32

29 30

27 28

25 26

23 24

21 22

19 20

17 18

15 16

13 14

11 12

9 10

7 8

5 6

3 4

1 2



I/O コネクタ信号の説明図 3-1 は、PCI-DIO-96 および PXI-6508 I/O コネクタピンの信号の説明を

示します。

表 3-1 PCI-DIO-96 および PXI-6508 I/O コネクタピンの信号の説明

ピン信号名代替ポート ID† 説明

1, 3, 5, 7, 9, 11, 13, 15 APC<7..0> 2 PPI A のポート C 用双方向データライン。APC7 は MSB、APC0 は LSB。

2, 4, 6, 8, 10, 12, 14, 16 BPC<7..0> 5 PPI B のポート C 用双方向データライン。BPC7 は MSB、BPC0 は LSB。

17, 19, 21, 23, 25, 27, 29, 31

APB<7..0> 1 PPI A のポート B 用双方向データライン。APB7 は MSB、APB0は LSB。

18, 20, 22, 24, 26, 28, 30, 32

BPB<7..0> 4 PPI B のポート B 用双方向データライン。BPB7 は MSB、BPB0 は

LSB。

33, 35, 37, 39, 41, 43, 45, 47

APA<7..0> 0 PPI A のポート A 用双方向データライン。APA7 は MSB、APA0 は LSB。

34, 36, 38, 40, 42, 44, 46, 48

BPA<7..0> 3 PPI B のポート A 用双方向データライン。BPA7 は MSB、BPA0は LSB。

49, 99 +5 V 供給 — +5 V。これらのピンは、合計

+4.65 ～ +5.25 V の範囲で最大

1 A までヒューズで保護します。

50, 100 GND — グランド。これらのピンはコンピュータのグランド信号に接続されています。

51, 53, 55, 57, 59, 61, 63, 65

CPC<7..0> 8 PPI C のポート C 用双方向データライン。CPC7 は MSB、CPC0 は LSB。

52, 54, 56, 58, 60, 62, 64, 66

DPC<7..0> 11 PPI D のポート C 用双方向データライン。DPC7 は MSB、DPC0 は LSB。

67, 69, 71, 73, 75, 77, 79, 81

CPB<7..0> 7 PPI C のポート B 用双方向データライン。CPB7 は MSB、CPB0 は LSB。



68, 70, 72, 74, 76, 78, 80, 82

DPB<7..0> 10 PPI D のポート B 用双方向データライン。DPB7 は MSB、DPB0は LSB。

83, 85, 87, 89, 91, 93, 95, 97

CPA<7..0> 6 PPI C のポート A 用双方向データライン。CPA7 は MSB、CPA0 は LSB。

84, 86, 88, 90, 92, 94, 96, 98

DPA<7..0> 9 PPI D のポート A 用双方向データライン。DPA7 は MSB、DPA0 は LSB。

† このドキュメントでは、ポートを A、B、C、PPI（82C55A）を A、B、C、D で表します。NI-DAQmx、従来型 NI-DAQ（レガシー）、LabVIEW のドキュメントでは、各ポートおよび PPI を番号で表します。たとえば、このマニュアルでは、PPI Aとして認識される 82C55A のポート A を PPI A ポート A と表します。しかし、NI-DAQmx、従来型 NI-DAQ（レガシー）、LabWindows/CVI、LabVIEW、またはその他のアプリケーションソフトウェアドキュメントでは、このポートを 0 と表します。代替ポート ID の列は、異なるポート名間の相互関係を示します。

表 3-1 PCI-DIO-96 および PXI-6508 I/O コネクタピンの信号の説明（続き）




I/O コネクタ（PCI-6503）PCI-6503 は 50 ピンコネクタで、NB1 ケーブルを使用して 50 ピンアク

セサリに接続することができます。

PCI-6503 I/O コネクタのピン説明図 3-3 は、NB1 リボンケーブルを使用した PCI-6503 デジタル I/O コネク

タのピン割り当てを示します。

図 3-3 PCI-6503 I/O コネクタのピン割り当て

+5 V

PA0

PA1

PA2

PA3

PA4

PA5

PA6

PA7

PB0

PB1

PB2

PB3

PB4

PB5

PB6

PB7

PC0

PC1

PC2

PC3

PC4

PC5

PC6

PC7

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

49 50

47 48

45 46

43 44

41 42

39 40

37 38

35 36

33 34

31 32

29 30

27 28

25 26

23 24

21 22

19 20

17 18

15 16

13 14

11 12 9 10

7 8

5 6

3 4

1 2



図表 3-2 は、PCI-6503 の信号について記載しています。

ポート C のピン割り当て

ポート C の信号割り当ては、82C55A の構成方法によって異なります。モード 0（非ハンドシェイク構成）では、ポート 0 を 2 つの 4 ビット I/Oポートとして構成します。モード 1 およびモード 2（ハンドシェイク構

成）では、ポート C を状態信号およびハンドシェイク信号として使用し、

その他のラインは汎用 I/O として使用できます。図 3-3 は、各構成に対

するポート C の信号割り当ての概要を記載しています。異なるモードで

ポート A とポート B を使用することもできますが、この表ではすべての

組み合わせが記載されているわけではありません。レジスタレベルのプロ

グラミングについては、付録 B「レジスタレベルのプログラミング」を参

照してください。

表 3-2 PCI-6503 の信号の説明


1, 3, 5, 7, 9, 11, 13, 15 PC<7..0> 2 ポート C。ポート C 用双方向データライン。PC7 は MSB、PC0 は LSB。

17, 19, 21, 23, 25, 27, 29, 31

PB<7..0> 1 ポート B。ポート B 用双方向データライン。PB7 は MSB、PB0 は LSB。

33, 35, 37, 39, 41, 43, 45, 47

PA<7..0> 0 ポート A。ポート A 用双方向データライン。PA7 は MSB、PA0 は LSB。

49 ＋ 5 V — +5 V。このピンは、合計

+4.65 ～ +5.25 V の範囲で最大

1 A までヒューズで保護されます。

すべての偶数番号ピン GND — グランド。これらの信号はコンピュータのグランド基準に接続されています。

† このドキュメントでは、82C55 のポートを A、B、C で表します。NI-DAQmx、従来型 NI-DAQ（レガシー）、LabVIEW のドキュメントでは、番号でポートを識別します。たとえば、このマニュアルでは、82C55A の最初のポートを A と表し、 NI-DAQmx、従来型 NI-DAQ（レガシー）、LabWindows/CVI、LabVIEW、またはその他のアプリケーションソフトウェアのドキュメントでは、このポートを 0 と表します。代替ポート ID の列は、異なるポート名間の相互関係を示します。



メモ表 3-3 は、ポート C の信号割り当てと、異なるドキュメント間での用語相関に

ついて記載しています。 82C55A では、異なる構成を「モード」で表し、

NI-DAQmx、従来型 NI-DAQ（レガシー）、LabWindows/CVI、LabVIEW のド

キュメントでは、構成を「ハンドシェイク」または「ハンドシェイクなし」で

表します。 PCI-DIO-96 および PXI-6508 では、4 つすべての 82C55A PPI に対し

て信号割り当ては同じです。詳細については、表 3-1 を参照してください。

デジタル I/O 信号接続

I/O コネクタのピン 1 ～ 48、および PCI-DIO-96 と PXI-6508 でのピン

51 ～ 98 は、デジタル I/O 信号のピンです。次の仕様と定格がデジタル

I/O ラインに適用されます。最大入力論理 HIGH と最大出力論理 HIGH の

電圧は、5.0 V の Vcc 供給電圧を想定します。

絶対最大電圧定格は、GND に対して –0.5 ～ +5.5 V です。デジタル I/O信号仕様の詳細は、付録 A「仕様」を参照してください。

表 3-3 ポート C の信号割り当て

構成用語信号割り当て

82C55A/ 　『PCI-DIO-96/

PXI-6508/ PCI-6503 ユーザマニュアル』

National Instruments ソフトウェア

APC7, BPC7, CPC7, またはDPC7








モード 0（基本 I/O）

ハンドシェイクなし

I/O I/O I/O I/O I/O I/O I/O I/O

モード 1（ストローブ入力）

ハンドシェイク

I/O I/O IBFA STBA* INTRA STBB* IBFBB INTRB

モード 1（ストローブ出力）


OBFA* ACKA* I/O I/O INTRA ACKB* OBFB* INTRB

モード 2（双方向バス）


OBFA* ACKA* IBFA STBA* INTRA I/O I/O I/O

メモ : 信号がアクティブ LOW であることを示します。

A および B の下付き文字は、ポート A またはポート B のハンドシェイク信号を示します。



図 3-4 は、3 つの典型的なデジタル I/O アプリケーションの信号接続を示

します。

図 3-4 デジタル I/O 接続のブロック図

図 3-4 では、PPI のポート A はデジタル出力に構成され、ポート B はデ

ジタル入力に構成されています。図 3-4 で示すように、デジタル入力アプ

リケーションでは、TTL 信号の受信や、外部デバイスの状態（スイッチの

状態など）の認識などが行われます。デジタル出力アプリケーションは、

TTL 信号の送信や外部デバイスの駆動（図 3-4 の場合は LED）などを行い

ます。

41

43

45

47

67

69

71

73

50, 100

GNDI/O

+5 V

+5 V

LED

TTL

DIO

A

PA<3..0>

B

PB<7..4>



電源接続

I/O コネクタのピン 49、および PCI-DIO-96 と PXI-6508 でのピン 99 は、

コンピュータの電源からセルフリセットヒューズを介して +5 V を供給し

ます。過電流状態が解消されると、数秒間のうちにヒューズが自動的にリ

セットします。これらのピンは GND を基準にして、外部デジタル回路へ

の電力供給に使用できます。

電力定格............................................................. 1 A（+4.65 ～ +5.25 V 時）

注意 +5 V 電力のピンは、絶対に直接グランドに接続したり、DIO ボードの他の電圧

ソースに接続したり、その他のデバイスに接続しないでください。接続した場

合、DIO ボードやコンピュータを破損する可能性があります。ナショナルインス

ツルメンツでは、このような接続による破損の責任を負いかねます。

デジタル I/O 電源投入時の状態選択

PCI-DIO-96、PXI-6508、および PCI-6503 には、電源投入時にデジタル

I/O ラインの状態を制御するバイアス抵抗が含まれています。電源投入

時、各デジタル I/O ラインは入力として構成されているため、100 kΩの

バイアス抵抗を介して HIGH または LOW になります。

PCI-DIO-96 では、すべての 100 kΩバイアス抵抗によってラインの電圧

が引き上げられるため、各ラインのデフォルト状態は HIGH になります。

PXI-6508 および PCI-6503 では、100 kΩバイアス抵抗の設定を選択する

ことができます。ジャンパ W1 を HIGH に設定して抵抗をプルアップ抵抗

として構成したり、ジャンパ W1 を LOW に設定して抵抗をプルダウン抵

抗として構成できます。

個別のラインをプルアップからプルダウンに、また PXI-6508 および

PCI-6503 では、外部抵抗を加えることでプルダウンからプルアップへ変

更できます。このセクションではこの手順を説明します。

HIGH の DIO 電源投入時の状態HIGH モードに設定すると、各 DIO ラインは 100 kΩ抵抗を介して Vcc（約 +5 VDC）になります。特定のラインを LOW にプルダウンするには、

そのラインとグランド間にプルダウン抵抗（RL）を接続します。最大値が

0.4 VDC まで下がるように抵抗値を設定します。 DIO ラインは HIGH の

状態で最大 2.5 mA（3.7 V 時）まで提供します。可能な限り大きな抵抗を

使用することで、プルダウンに必要以上の電流を使用しないようにできま

す。



しかし、抵抗値が大きすぎると DIO ラインからの漏れ電流と 100 kΩプ

ルアップ抵抗からの電流によって、抵抗の電圧が TTL LOW レベルの

0.4 VDC を超えてしまうため、注意が必要です。

図 3-5 外部負荷を使用して電源投入時の状態が HIGHに構成された DIO チャンネル

例 :

デフォルトで、すべての DIO ラインは電源投入時に HIGH に設定されて

います。 1 つのチャンネルを LOW に変更するには、次の手順を実行しま

す。

1. 負荷（RL）を取り付けます。抵抗が小さいほど多くの電流を消費し、

電圧も低くなります。

2. 次の式を使用して、0.4 V の論理 LOW レベルを保持しながら最大駆

動電流を供給できる最大負荷を算出することができます。

V = I × RL RL = V/I

ここで V = 0.4 V（RL 全体にかかる電圧）

I = 46 μA + 10 μA（100 kΩプルアップ抵抗にかかる 4.6 V、

および 10 μA の最大漏れ電流（PC0 および PC3 ラインを

除く））

これにより次のようになります。RL = 7.1 kΩ; 0.4 V/56 μA

この 7.1 kΩの抵抗値では、電源投入時の DIO ラインの電圧が最大の

0.4 V になります。これより小さい抵抗値を使用して電圧を低くしたり、

Vcc の変化やその他の要因を考慮しマージンを設けることができますが、より小さな抵抗値を使用するとより多くの電流が流れるため、このライン

に接続されている他の回路への駆動可能な電流量が減ります。 7.1 kΩの抵

抗は、論理 HIGH のソース電流の量を 0.4 mA 低減します（2.8 V 出力

時）。

ほとんどのラインでは、最大漏れ電流が 10 μA になります。PC(0) とPC(3) ラインの最大漏れ電流は 20 μA です。

DIO

I/O82C55

100 kΩ

GND

RL

+5 V



LOW の DIO 電源投入時の状態（PXI-6508、PCI-6503 のみ）LOW へのプルダウンモードに設定すると、各 DIO ラインは 100 kΩ抵抗

を介して GND（0 VDC）にプルダウンされます。特定のラインを HIGHに変更するには、最小の 2.8 VDC になるプルアップ抵抗を接続します。 DIO ラインでは、LOW の状態（0.4 V 時）でのシンク電流は最大 2.5 mAです。可能な限り大きな抵抗を使用することで、プルアップに必要以上の

電流を使用しないようにできます。

抵抗値が大きすぎると DIO ラインからの漏れ電流と 100 kΩプルダウン

抵抗を介する電流によって、抵抗の電圧が TTL HIGH レベルの 2.8 VDCを超えてしまうため、注意が必要です。

図 3-6 外部負荷を使用して電源投入時の状態が LOW に構成された DIO チャンネル

例 :

ジャンパ W1 を LOW に設定すると、電源投入時にすべての DIO ライン

は LOW にプルダウンされます。 1 つのチャンネルを HIGH に変更するに

は、次の手順を実行します。

1. 負荷（RL）を取り付けます。抵抗が小さいほど多くの電流を消費し、

電圧も高くなります。

2. 次の式を使用して、2.8 V の論理 HIGH レベルを保持しながら最大シ

ンク電流を供給できる最大負荷を算出することができます。

V = I × RL RL = V/I

ここで V = 2.2 V（RL 全体にかかる電圧）

I = 28 μA + 10 μA（100 kΩプルアップ抵抗にかかる 2.8 V、

および 10 μA の最大漏れ電流（PC0 および PC3 ラインを除

く））

これにより次のようになります。RL = 5.7 kΩ; 2.2 V/38 μA

DIO

I/O82C55

+5 V

GND

100 kΩ

RL



この 5.7 kΩの抵抗値では、電源投入時の DIO ラインの電圧が最大の

2.8 V になります。これより小さい抵抗値を使用して電圧降下を小さくし

たり、VCC の変化やその他の要因を考慮してマージンを設けることがで

きますが、より小さな抵抗値を使用するとより多くの電流が流れるため、

このラインに接続されている他の回路が使用できるシンク電流量が減りま

す。 5.7 kΩの抵抗は、論理 LOW のシンク電流の量を 0.8 mA 低減します

（0.4 V 出力時）。


4動作理論

この章では、PCI-DIO-96、PXI-6508、および PCI-6503 の基本構成、

および各機能ユニットの操作について説明します。

基本的構成

図 4-1 のブロック図は、DIO ボードの主要な機能コンポーネントを示し

ています。



図 4-1 PCI-DIO-96/PXI-6508 のブロック図

PCI インタフェース回路DIO ボードは PCI MITE ASIC を使用して PCI バスと通信します。

PCI MITE ASIC はナショナルインスツルメンツがデータ集録用に特別に

設計したものです。 PCI MITE は、「PCI Local Bus Specification（Rev. 2.1）」に完全準拠しています。

メモ : 最新バージョンの NI PCI-DIO-96 および PXI-6508 は、OKI 82C53（プログラム可能な間隔タイマ）をサポートしません。 PCI-DIO-96 のバージョン G 以前、または PXI-6508 のバージョン D 以前をお使いの場合、82C53 の使用に関する情報は付録 B「レジスタレベルのプログラミング」を参照してください。

I/O

A

B

C

A

B

C

A

B

C

A

B

C

8

8

8

8

8

8

8

8

8

8

8

8

PCIMITE

1

PC

IP

XI

1 A

+5 VDC

2

2

2

6

/

37

82C53

82C55APPI C

82C55APPI D

82C55APPI B

82C55APPI A

PCI-DIO-96/PXI-6508



ボードのベースメモリアドレスと割り込みレベルは、電源投入時に

PCI MITE 内に保管されます。スイッチやジャンパを設定する必要はあり

ません。

82C55A PPI（Programmable Peripheral Interface）82C55A PPI チップは DIO ボードの最も重要な部分です。 PCI-DIO-96 お

よび PXI-6508 には 4 つの PPI が含まれます。 PCI-6503 には 1 つの PPI が含まれます。これらの各チップには 3 つの 8 ビットポート（PA、PB、PC）で構成される 24 のプログラム可能な I/O ピンがあります。各ポート

は入力ポートまたは出力ポートとしてプログラムすることができます。 82C55A には、基本 I/O（モード 0）、ストローブ I/O（モード 1）、双方

向 I/O（モード 2）の 3 つの動作モードあります。モード 1 と 2 では、

3 つのポートがグループ A とグループ B の 2 つのグループに分けられ、

各グループには 8 つのデータビットおよびポート C（PC）からの制御

ビットと状態ビットが含まれます。モード 1 および 2 では、コンピュータ

からのハンドシェイク信号を使用してデータ転送を同期します。詳細につ

いては、付録 B「レジスタレベルのプログラミング」を参照してくださ

い。

PCI-DIO-96、PXI-6508、および PCI-6503 の異なるリビジョンは、Intersil Corporation または OKI Semiconductor 製の異なる 82C55A チップを使

用します。 Intersil CMS82C55A または CS82C55A の最新のデータシートに

ついては、www.intersil.comを参照してください。 OKI MSM82C55A の

最新のデータシートについては、www2.okisemi.comを参照してくださ

い。

表 4-1 は、PCI-DIO-96、PXI-6508、PCI-6503 で使用される 82C55A を

記載しています。

表 4-1 PCI-DIO-96、PXI-6508、PCI-6503 で使用される 82C55A チップ

タイプ

バス

ホールド † PCI-DIO-96 PXI-6508 PCI-6503

Intersil CMS82C55A

なしリビジョン K 以降リビジョン G 以降リビジョン G 以降

Intersil CS82C55A

あり 182920H-01 184836E-01 185183E-01

OKI MSM82C55A

なし 182920J-01、リビジョン G 以前

184836F-01、リビジョン D 以前

185183F-01、リビジョン D 以前

† チップのポートピンにバスホールド機能があるかどうかを表示しています。



タイミング仕様

このセクションでは、DIO ボードとのハンドシェイクのタイミング仕様

を記載しています。ハンドシェイクラインの STB* と IBF は、入力転送を

同期します。ハンドシェイクラインの STB* と IBF は、出力転送を同期し

ます。

表 4-2 は、ハンドシェイク図に表示される信号を記載しています。

表 4-2 タイミング図で使用される信号名

名前タイプ説明

STB* 入力ストローブ入力 — このハンドシェイクラインの LOW 信号はデータを入力ラッチにロードします。

IBF 出力入力バッファフル — このハンドシェイクラインの HIGH 信号は、データが入力ラッチにロードされたことを示します。 LOW 信号はボードへのデータロードが可能であることを示しています。これは入力確認信号です。

ACK* 入力確認入力 — このハンドシェイクラインの LOW 信号は、ポートに書き込まれたデータが受理されたことを示します。この信号は、外部デバイスからの応答で、DIO ボードからデータを受け取ったことを示します。

OBF* 出力出力バッファフル — このハンドシェイクラインの LOW 信号は、データがポートに書き込まれたことを示します。

INTR 出力割り込み要求 — この信号は、82C55A がデータ転送中にサービスを要求したときに HIGH になります。この信号を生成するには、適切な割り込み有効ビットを設定する必要があります。

RD* 内部読み取り — この信号は、コンピュータ I/O 拡張バスの制御ラインから生成された読み取り信号です。

WR* 内部書き込み — この信号は、コンピュータ I/O 拡張バスの制御ラインから生成された書き込み信号です。

DATA 双方向特定ポートにおけるデータライン — 出力モードでのこの信号は、データライン上でデータが利用可能であることを示します。入力モードでは、有効なデータがデータラインに存在することを示します。



モード 1 での入力タイミング図 4-2 は、モード 1 での入力転送のタイミング仕様を示します。

図 4-2 モード 1 入力転送のタイミング仕様

名前説明最小 † 最大 †

T1 STB* のパルス幅 100 —

T2 STB* = 0 ～ IBF = 1 — 150

T3 STB* = 1 になる前の DATA 20 —

T4 STB* = 1 ～ INTR = 1 — 150

T5 STB* = 1 になった後の DATA 50 —

T6 RD* = 0 ～ INTR = 0 — 200

T7 RD* = 1 ～ IBF = 0 — 150† すべてのタイミング値の単位はナノ秒です。

DATA

RD *

INTR

IBF

STB *

T1

T2 T4

T7

T6

T3 T5



モード 1 での出力タイミング図 4-3 は、モード 1 での出力転送のタイミング仕様を示します。

図 4-3 モード 1 出力転送のタイミング仕様


T1 WR* = 0 ～ INTR = 0 — 250

T2 WR* = 1 ～出力 — 200

T3 WR* = 1 ～ OBF* = 0 — 150

T4 ACK* = 0 ～ OBF* = 1 — 150

T5 ACK* パルス幅 100 —

T6 ACK* = 1 ～ INTR = 1 — 150† すべてのタイミング値の単位はナノ秒です。

WR*

OBF*

INTR

ACK*

DATA

T1

T2

T3

T4

T5

T6



モード 2 での双方向タイミング図 4-4 は、モード 2 での双方向転送のタイミング仕様を示します。

図 4-4 モード 2 双方向転送のタイミング仕様


T1 WR* = 1 ～ OBF* = 0 — 150

T2 STB* = 1 になる前の DATA 20 —

T3 STB* パルス幅 100 —

T4 STB* = 0 ～ IBF = 1 — 150

T5 STB* = 1 になった後の DATA 50 —

T6 ACK* = 0 ～ OBF* = 1 — 150

T7 ACK* パルス幅 100 —

T8 ACK* = 0 ～出力 — 150

T9 ACK* = 1 ～浮動出力 20 250

T10 RD* = 1 ～ IBF = 0 — 150† すべてのタイミング値の単位はナノ秒です。

T1

T6

T7

T3

T4T10

T2 T5 T8 T9

WR *

OBF *

INTR

ACK *

STB *

IBF

RD *

DATA

© National Instruments Corporation A-1 PCI-DIO-96/PXI-6508/PCI-6503 ユーザマニュアル

A仕様

この付録には、PCI-DIO-96、PXI-6508、および PCI-6503 の仕様が記載

されています。これらの仕様は、特に記述がない限りは 25 の環境下に

おけるものです。

デジタル I/Oチャンネル数

PCI-DIO-96/PXI-6508 .......................... 96 I/OPCI-6503 .................................................. 24 I/O

互換性................................................................. TTL

電源投入時の状態

PCI-DIO-96.............................................. 入力（HIGH-Z）、100 kΩを介し

てプルアップ

PXI-6508、PCI-6503 ............................ 入力（HIGH-Z）、100 kΩを介し

てプルアップまたはプルダウン

（ジャンパ選択可能）

ハンドシェイク ............................................... 入力、出力、または双方向

データ転送 ........................................................ 割り込み、プログラム I/O

デジタル論理レベル

入力信号最大入力論理 HIGH と最大出力論理 HIGH の電圧は、5.0 V の Vcc 供給電

圧を想定します。5.0 V の Vcc 供給電圧では、各 I/O ラインの最大電圧の

絶対定格は GND に対して −0.5 V ～ 5.5 V です。

付録 A 仕様

PCI-DIO-96/PXI-6508/PCI-6503 ユーザマニュアル A-2 ni.com/jp

出力信号Pin 49（+5 V 時）............................................ 1.0 A（最大）

出力電流............................................................. 2.5 mA（標準）

注意 2.5 mA の標準電流（5 V 出力時 <2 kΩ負荷）以上を流すと、デバイスの

82C55 PPI を破損する原因になります。 82C55 PPI は論理デバイスとして使用

するよう設定されています。低インピーダンス負荷を持つ高電流駆動を必要と

する LED、SSR、メカニカルリレーなどの電流ドライバとして使用してはいけま

せん。高電流駆動が必要な場合、24 mA 電流ドライバ付 NI PCI/PXI-6509 5V/TTL 96 ライン工業用 DIO ボード、NI PCI/PXI-651x 光電流駆動工業用 DIO ボー

ド、ダーリントンアレイなどの外付け回路を使用して、デジタル出力ラインの

電流駆動を増幅します。デバイスのブレークダウンレベルおよび 82C55 データ

シートのリンクについては、ni.com/jp/infoで Info Code に 82c55を入力

してください。

レベル最小最大

論理 HIGH 入力電圧 2.2 V 5.3 V

論理 LOW 入力電圧 −0.3 V 0.8 V

入力 HIGH 電流

（Vin = 5 V、抵抗はプルアップに設定 †）

— 10 μA‡

入力 HIGH 電流

（Vin = 5 V、抵抗はプルダウンに設定 †）

— 75 μA

論理 LOW 入力電流

（Vin = 0 V、抵抗はプルアップに設定 †）

— −75 μA

論理 LOW 入力電流

（Vin = 0 V、抵抗はプルダウンに設定 †）

— −10 μA‡

† PCI-DIO-96 のバイアス抵抗は常にプルアップに設定されています。 PXI-6508 およびPCI-6503 では、プルアップまたはプルダウンの選択にジャンパ W1 を使用します。

‡ 例外 : PC3 ラインおよび PC0 ラインは 20 μA です。

レベル最小最大

論理 HIGH 出力電圧（Iol = –2.5 mA） 3.0 V 5.0 V

論理 HIGH 出力電圧（Ioh = –4 mA） 2.7 V 5.0 V

論理 LOW 出力電圧（Iol = 2.5 mA） 0 V 0.4 V

論理 LOW 出力電圧（Iol = 4 mA） 0 V 0.5 V

付録 A 仕様


転送レートNI-DAQ ソフトウェアを使用

した最大レート ............................................... 50 kB/s

持続的一定レート（標準）........................... 1 ～ 10 kB/s

転送レートは、プログラムがボードとの間でデータの読み取りまたは書き

込みを行う速度に関連するため、システム、ソフトウェア、アプリケー

ションによって異なります。 DIO ボードの転送レートは次の主要要因に影

響を受けます。

• コンピュータシステムの性能

• プログラミング環境（レジスタレベルプログラミングまたは

NI-DAQ）

• プログラミング言語およびコードの効率

• 実行モード（前景または背景、背景実行は通常割り込みを使用）

• 実行中のその他の操作

• アプリケーション

たとえば、持続的一定レートを必要とするパターン生成、データ集録、波

形生成アプリケーションよりも、標準レートを必要とするハンドシェイク

やデータ転送アプリケーションの転送レートの方が高くなります。

表示された最大レートは、従来型 NI-DAQ（レガシー）および

LabWindows/CVI ソフトウェアを実行している 233 MHz Pentium コン

ピュータで、割り込みベース実行、またそれ以外に実行中の高速アプリ

ケーションが実行されていない状態で取得された値です。

バスインタフェースタイプ................................................................. スレーブ

所要電力消費電力 ............................................................ 400 mA （+5 VDC、±5%）

I/O コネクタ電力 ........................................... +4.65 ～ +5.25 VDC（1 A ヒューズ）

物理特性外形寸法

PCI-DIO-96.............................................. 13.7 × 10.7 cm (5.4 × 4.2 in.)PXI-6508 ................................................... 17.5 × 10.7 cm (6.9 × 4.2 in.)PCI-6503 .................................................. 12.2 × 9.5 cm (4.8 × 3.7 in.)

付録 A 仕様


重量

PCI-DIO-96 .............................................. 101 g (3.6 oz)PXI-6508.................................................... 148 g (5.2 oz)PCI-6503................................................... 55 g (1.9 oz)

I/O コネクタ

PCI-DIO-96 および PXI-6508............. 100 ピンメス 0.050 シリーズ Dタイプ

PCI-6503................................................... 50 ピンオスリボンケーブルコネ

クタ

環境仕様モジュールを掃除する必要がある場合は、非金属のやわらかなブラシを使

用します。

動作温度............................................................. 0 ～ 55

保管温度............................................................. –20 ～ 70

相対湿度............................................................. 5 ～ 90%（結露なきこと）

最高高度............................................................. 2,000 m

汚染度 ................................................................. 2

室内使用のみ。

耐衝撃 / 振動動作時衝撃（PXI-6508）................................MIL-T-28800 E Class 3

（Section 4.5.5.4.1）、半正弦波衝

撃パルス、11 ms 継続時間、

30 g ピーク、表面につき 30 衝

撃

ランダム動作振動

（PXI-6508）........................................................ 5 ～ 500 Hz、0.31 grms、3 軸

非動作時のランダム振動

（PXI-6508）........................................................ 5 ～ 500 Hz、2.5 grms、3 軸

メモランダム振動のプロファイルは、MIL-T-28800E および MIL-STD-810E Method 514 に準拠しています。テストレベルは Category 1 (Basic Transportation、図 514.4-1 ～ 514.4-3) の MIL-STD-810E の要件以上。

付録 A 仕様


安全性PCI-DIO-96/PXI-6508/PCI-6503 は、計測、制御、実験に使用される電気

装置に関する以下の規格および安全性の要件を満たします。

• IEC 61010-1、EN 61010-1

• UL 61010-1、CSA 61010-1

メモ UL およびその他の安全保証については、製品ラベルまたは「オンライン製品認

証」セクションを参照してください。

電磁両立性この製品は、計測、制御、実験に使用される電気装置に関する以下の

EMC 規格の必要条件を満たします。

• EN 61326 (IEC 61326): Class A エミッション、基本イミュニティ

• EN 55011 (CISPR 11): Group 1、Class A エミッション

• AS/NZS CISPR 11: Group 1、Class A エミッション

• FCC 47 CFR Part 15B: Class A エミッション

• ICES-001: Class A エミッション

メモ製品の EMC 決定に適用する基準に関しては、「オンライン製品認証」セクショ

ンを参照してください。

メモ EMC に適合させるには、このデバイスをシールドケーブルと併用してくださ

い。

CE マーク準拠この製品は、該当する EC 理事会指令による基本的要件に適合していま

す。

• 2006/95/EC、低電圧指令（安全性）

• 2004/108/EC、電磁両立性指令（EMC）

オンライン製品認証この製品のその他の適合規格については、この製品の適合宣言（DoC）

をご覧ください。この製品の製品認証および適合宣言を入手するには、

ni.com/certification（英語）にアクセスして型番または製品ライン

で検索し、保証の欄の該当するリンクをクリックしてください。

付録 A 仕様


環境管理ナショナルインスツルメンツは、環境に優しい製品の設計および製造に努

めています。NI は、製品から特定の有害物質を除外することが、環境お

よび NI のお客様にとって有益であると考えています。

環境の詳細な情報については、ni.com/environment（英語）の NI and the Environment を参照してください。このページには、ナショナルイ

ンスツルメンツが準拠する環境規制および指令、およびこのドキュメント

に含まれていないその他の環境に関する情報が記載されています。

廃電気電子機器指令（WEEE）欧州のお客様へ製品寿命を過ぎた製品は、すべて WEEE リサイクルセンターへ送る必

要があります。 WEEE リサイクルセンターまたはナショナルインスツルメンツの WEEEへの取り組みの詳細については、ni.com/environment/weee.htm（英語）を参照して

ください。

RoHSNational Instruments (RoHS)

National Instruments RoHS ni.com/environment/rohs_china(For information about China RoHS compliance, go to ni.com/environment/rohs_china.)

© National Instruments Corporation B-1 PCI-DIO-96/PXI-6508/PCI-6503 ユーザマニュアル

Bレジスタレベルのプログラミング

この付録では、PCI-DIO-96、PXI-6508、および PCI-6503 の各レジスタのアドレスおよび

関数についての詳細、および DIO ボード回路の操作方法に関する手順と操作を実行するた

めに必要なプログラミング手順の例を説明します。

メモ最新バージョンの NI PCI-DIO-96 および PXI-6508 は、OKI 82C53（プログラム

可能な間隔タイマ）をサポートしません。 PCI-DIO-96 のバージョン G 以前、ま

たは PXI-6508 のバージョン D 以前をお使いの場合は、この付録を参照してくだ

さい。

メモ DIO ボードを LabVIEW、LabWindows/CVI、NI-DAQmx、従来型 NI-DAQ（レガシー）などのプログラミングソフトウェアパッケージと一緒に使用する場

合は、この付録を読む必要はありません。

DAQ デバイスをレジスタレベルでプログラミングすることは可能ですが、ナ

ショナルインスツルメンツでは NI PCI-DIO-96、PXI-6508、PCI-6503 デバイス

のプログラミングに NI-DAQmx、従来型 NI-DAQ（レガシー）、または

LabVIEW、Visual Studio .NET 用 Measurement Studio、または

LabWindows/CVI などのドライバソフトウェアやアプリケーション開発ソフ

トウェアを使用して生産性を高めることを推奨しています。 NI-DAQmx および

従来型 NI-DAQ（レガシー）ソフトウェアを使用すると、レジスタレベルプロ

グラミングと同じ柔軟性のあるプログラミングをより簡単に行うことができま

す。

しかし、NI-DAQmx および従来型 NI-DAQ（レガシー）ソフトウェアでは必要

な条件を満たすプログラミングが行えない場合もあります。たとえば、82C53でハードウェアタイミング割り込みをプログラミングする場合、または

NI-DAQmx および従来型 NI-DAQ（レガシー）でサポートされていない OS で

DAQ デバイスをプログラミングする場合、NI-DAQmx Base ソフトウェアを代

替として使用できます。 OS が NI-DAQmx Base でもサポートされていない場合

は、この付録を使用してデバイスをプログラミングする必要があります。

NI Measurement Hardware Driver Development Kit（MHDDK）は、複数の

オペレーティングシステム用のレジスタレベルプログラミングサンプルとバス

インタフェースを提供します。カスタムドライバを開発する場合、MHDDK から

始めるとよいでしょう。また、この付録にあるレジスタマップも必要になりま

す。割り込みなどを含む上級機能の一部は、MHDDK のサンプルに解説されてお

らず、この付録のサンプルでのみで解説されていることに注意してください。このドキュメントを参照するには、ni.com/jp/infoで info code に mhddkと

入力します。

付録 B レジスタレベルのプログラミング

PCI-DIO-96/PXI-6508/PCI-6503 ユーザマニュアル B-2 ni.com/jp

82C53 プログラム可能な間隔タイマ（PCI-DIO-96、PXI-6508 のみ）

PCI-DIO-96 および PXI-6508 には、レジスタレベルプログラマのみが使用できる 82C53（プログラム可能な間隔タイマ）が搭載されています。 82C53（プログラム可能な間隔タイ

マ）を使用すると、コンピュータに対してタイミング割り込み要求を行うことができます。 82C53 には 16 ビットのカウンタが 3 つあり、それぞれ 6 つの異なるモードのいずれかで

使用することができます。 PCI-DIO-96 および PXI-6508 は、3 つのうち 2 つのカウンタを使

用して割り込み要求を生成し、残りの 1 つは使用されずアクセスもできません。詳細につい

ては、「82C53 でのプログラミングにおける注意事項」のセクションを参照してください。

割り込み制御回路2 つのソフトウェア制御レジスタが、どのデバイスが割り込みを生成するか決定します。各82C55A デバイスには、割り込み回路に接続された PC3 と PC0 の 2 つの割り込みライン

があります。 PCI-DIO-96 および PXI-6508 では、3 つの 82C53 のうち 2 つのカウンタ出力

が割り込み回路に接続されています。割り込み回路が有効で対応する有効ビットが設定され

ている場合、これらの 10 の信号のいずれでもコンピュータに割り込みを行うことができま

す。詳細については、「82C53 でのプログラミングにおける注意事項」のセクションを参照

してください。通常、ハンドシェイク回路で 82C55A の PC3 および PC0 を制御しますが、

この 2 つのラインの 1 つを入力として構成し外部割り込みとして使用することもできます。割り込みは信号ラインが LOW から HIGH に遷移するときに発生します。

割り込みの詳細については、「82C53 でのプログラミングにおける注意事項」のセクション

を参照してください。



図 B-1 のブロック図は割り込み制御回路を示します。

図 B-1 割り込み制御回路のブロック図

CLK0

GATE0 OUT0

CLK1

GATE1 OUT1

CLK2

GATE2 OUT2

2 MHz

+5 V

+5 V

82C55A PPI A

82C55A PPI B

82C55A PPI D

82C55A PPI C

PCI

PC3

PC0

PC3

PC0

PC3

PC0

82C53/

PC3

PC0

PCI-DIO-96/PXI-6508



レジスタマップおよび説明

このセクションでは、PCI-DIO-96、PXI-6508、PCI-6503 レジスタのアドレスおよび機能の

詳細について説明します。

概要82C55A の 3 つの 8 ビットポートは、12 の信号で構成された 2 つのグループ（グループ Aとグループ B）に分けられます。1 つの 8 ビット制御ワードが各グループの動作モードを選

択します。グループ A の制御ビットはポート A（A<7..0>）とポート C（C<7..4>）の上位 4ビット（ニブル）を構成します。グループ B の制御ビットはポート B（B<7..0>）とポート C（C<3.0>）の下位ニブルを構成します。これらの構成ビットは、「82C55A のレジスタの説

明」のセクションで定義されています。 PCI-DIO-96 および PXI-6508 の 4 つの 82C55A PPIデバイスを区別する必要がある場合、PPI A、PPI B、PPI C、および PPI D で表します。

PCI-DIO-96 および PXI-6508 では、82C53 の 3 つの 16 ビットカウンタは個別のデータ

ポートを介してアクセスされ、1 つの 8 ビット制御ワードによって制御されます。制御ワー

ドはカウンタデータポートへどのようにアクセスするか、またカウンタがどのモードを使用

するかを選択します。これらの構成ビットについては、「82C53 のレジスタの説明

（PCI-DIO-96、PXI-6508 のみ）」で説明しています。

82C55A および 82C53 デバイスの他にも、オンボード上のピンが割り込みを生成できるか

選択するレジスタが 2 つあります。各 82C55A デバイスにはそれぞれ 2 つの割り込み信号

があり、82C53 デバイスにも 2 つの割り込み信号があります。個別の有効ビットは 10 の信

号の中からどれが割り込みを生成するか選択します。また、マスタ有効信号は、ボードがコ

ンピュータに要求を送信するかどうかを決定します。「割り込み制御レジスタのレジスタの

説明」のセクションは、これらのレジスタの構成ビットについて説明しています。



レジスタマップ表 B-1 は、DIO ボードのアドレスマップを記載しています。 PCI-DIO-96 および PXI-6508 は

すべてのレジスタを使用します。 PCI-6503 は、表に示すようにレジスタのサブセットを使

用します。

表 B-1 レジスタのアドレスマップ

レジスタ名

オフセットアド

レス（16 進数）サイズタイプ

PCI-6503で利用可

82C55A レジスタグループ

PPI A PORTA レジスタ PORTB レジスタ PORTC レジスタ構成レジスタ

00 01 02 03

8 ビット 8 ビット 8 ビット 8 ビット

読み取り / 書き込み読み取り / 書き込み読み取り / 書き込み書き込み専用

PPI B PORTA レジスタ PORTB レジスタ PORTC レジスタ構成レジスタ

04 05 06 07



× × × ×

PPI C PORTA レジスタ PORTB レジスタ

PORTC レジスタ構成レジスタ

08090A 0B



× × × ×

PPI D PORTA レジスタ

PORTB レジスタ

PORTC レジスタ構成レジスタ

0C0D0E0F



× × × ×

82C53 レジスタグループ

カウンタ 0 カウンタ 1構成レジスタ

10 1113

8 ビット 8 ビット 8 ビット

読み取り / 書き込み読み取り / 書き込み書き込み専用

× × ×

割り込み制御レジスタグループ

レジスタ 1 レジスタ 2 割り込みクリアレジスタ

141516

8 ビット 8 ビット 8 ビット

書き込み専用書き込み専用書き込み専用

×



レジスタの説明次のセクションでは、DIO ボード上で使用されるデバイスのレジスタについて説明します。 X のラベルが付いたレジスタの説明ビットは、予約済みビットを表しています。これらの

ビットには常に 0 を書きこみます。

レジスタの説明形式このセクションでは、表 B-1 に表示されている DIO ボードの各レジスタを順番に説明して

いきます。各レジスタグループの紹介後に各レジスタのビットの詳細説明が続きます。個別

のレジスタの説明には、アドレス（16 進数）、タイプ、データサイズ、レジスタのビット

マップが含まれ、その後に各ビットの説明が続きます。

レジスタビットマップには、左側に MSB（ビット 7）のレジスタ図、また右側に LSB（ビット 0）のレジスタ図が示されています。ビット名が中に入った長方形は各ビットを示

します。

割り込みクリアレジスタのビットマップは、Don’t care となっており、このレジスタを書

き込んでもデータは無視され、すべてのビットパターンが有効になります。

82C55A のレジスタの説明図 B-2 は、82C55A を完全にプログラムするために使用する 2 つの制御ワード形式を示し

ます。制御ワードフラッグ（ビット 7）は、プログラムする制御ワード形式を決定します。制御ワードフラッグが 1 の場合、ビット 6 ～ 0 は 82C55A ポートの I/O 特性を選択しま

す。また、これらのビットによりポートが使用するモード（モード 0、モード 1、モード 2）を選択します。制御ワードフラッグが 0 の場合、ビット 3 ～ 0 はポート C のビットのセッ

ト / リセット形式を選択します。



図 B-2 82C55A の制御ワード形式

D7 D6 D5 D4 D3 D2 D1 D0

A B

00 = 001 = 11X = 2

1 =

A1 = 0 =

C(HIGH )1 = 0 =

C(LOW )1 = 0 =

B1 = 0 =

0 = 01 = 1

a. a. ( 7 = 17 = 1)

D7 D6 D5 D4 D3 D2 D1 D0

0 = //

1 = 0 =

(000)(001)(010) : :(111)

b. / ( 7 = 0)



表 B-2 は、ポート C の各ビットをセットまたはリセットする制御ワードを記載しています。

ポート C のセット / リセットをプログラミングすると、制御ワードのビット 7 がクリアさ

れることに注意してください。

表 B-2 ポート C のセット / リセット制御ワード

ビット番号

ビットセット制御

ワード

ビットリセット制御

ワード

ポート C のビットの

セット / リセット

0 0xxx0001 0xxx0000 xxxxxxxb

1 0xxx0011 0xxx0010 xxxxxxbx

2 0xxx0101 0xxx0100 xxxxxbxx

3 0xxx0111 0xxx0110 xxxxbxxx

4 0xxx1001 0xxx1000 xxxbxxxx

5 0xxx1011 0xxx1010 xxbxxxxx

6 0xxx1101 0xxx1100 xbxxxxxx

7 0xxx1111 0xxx1110 bxxxxxxx



82C53 のレジスタの説明（PCI-DIO-96、PXI-6508 のみ）図 B-3 は、82C53 のプログラミングに使用される制御ワード形式を示します。制御ワード

のビット 7 と 6 は、プログラムするカウンタを選択します。ビット 5 と 4 は、選択したカ

ウンタとの間でカウントデータを読み書きするモードを選択します。ビット 3、2、1 は、選

択したカウンタのモードを選択します。ビット 0 は、カウンタがバイナリ形式でカウントを

行うか BCD 形式でカウントを行うか選択します。構成レジスタへの書き込みが終了しカウ

ンタが構成されたら、選択されたアクセスモードにより、カウンタ間で一度に 8 ビットず

つ読み取り / 書き込みを行うことができます。

図 B-3 82C53 の制御ワード形式

D7 D6 D5 D4 D3 D2 D1 D0

00 = 001 = 110 = 211 =

00 = 01 = LSB10 = MSB11 = LSB MSB

BCD1 = (BCD)0 = ( )

000 = 0001 = 1010 = 2011 = 3100 = 4101 = 5110 = 2111 = 3



割り込み制御レジスタのレジスタの説明DIO ボードには 2 つの割り込み制御レジスタがあります。これらのレジスタの 1 つには、

各 82C55A デバイスからの 2 本の割り込みライン用個別有効ビットが含まれます。もう

1 つのレジスタには 1 つのマスタ割り込み有効ビットと 2 つのタイミング割り込み回路用

ビットがあります。後述の 2 つのビットの 1 つはカウンタ割り込みを有効にし、もう 1 つは

カウンタ 0 またはカウンタ 1 を選択します。この付録でそのビットマップと信号説明を記

載しています。

割り込み制御レジスタ 1

アドレス : ベースアドレス + 14（16 進数）

タイプ : 書き込み専用

ワードサイズ : 8 ビット

ビットマップ（PCI-DIO-96/PXI-6508）:

ビットマップ（PCI-6503）:

ビット名前説明

7 ～ 2 X PCI-6503 で予約済み。

7 DIRQ1 PPI D ポート B 割り込み有効ビット — このビットと割り込

み制御レジスタ 2 の INTEN ビットの両方が設定されている

場合、PPI D がコンピュータに割り込み（INTRB）を送信

します。このビットがクリアされると、INTEN の設定に関

わらず PPI D は割り込み INTRB をコンピュータに送信しま

せん。

6 DIRQ0 PPI D ポート A 割り込み有効ビット — このビットと割り

込み制御レジスタ 2 の INTEN ビットの両方が設定されてい

る場合、PPI D がコンピュータに割り込み（INTRA）を送

信します。このビットがクリアされると、INTEN の設定に

関わらず PPI D は割り込み INTRA をコンピュータに送信し

ません。

7 6 5 4 3 2 1 0

DIRQ1 DIRQ0 CIRQ1 CIRQ0 BIRQ1 BIRQ0 AIRQ1 AIRQ0

7 6 5 4 3 2 1 0

X X X X X X AIRQ1 AIRQ0



5 CIRQ1 PPI C ポート B 割り込み有効ビット — このビットと割り込


場合、PPI C がコンピュータに割り込み（INTRB）を送信


わらず PPI C は割り込み INTRB をコンピュータに送信しま

せん。

4 CIRQ0 PPI C ポート A 割り込み有効ビット — このビットと割り


る場合、PPI C がコンピュータに割り込み（INTRA）を送


関わらず PPI C は割り込み INTRA をコンピュータに送信

しません。

3 BIRQ1 PPI B ポート B 割り込み有効ビット — このビットと割り込


場合、PPI B がコンピュータに割り込み（INTRB）を送信し

ます。このビットがクリアされると、INTEN の設定に関わ

らず PPI B は割り込み INTRB をコンピュータに送信しませ

ん。

2 BIRQ0 PPI B ポート A 割り込み有効ビット — このビットと割り込


場合、PPI B がコンピュータに割り込み（INTRA）を送信


わらず PPI B は割り込み INTRA をコンピュータに送信しま

せん。

1 AIRQ1 PPI A ポート B 割り込み有効ビット — このビットと割り込


場合、PPI A がコンピュータに割り込み（INTRB）を送信


わらず PPI A は割り込み INTRB をコンピュータに送信しま

せん。

0 AIRQ0 PPI A ポート A 割り込み有効ビット — このビットと割り


る場合、PPI A がコンピュータに割り込み（INTRA）を送


関わらず PPI A は割り込み INTRA をコンピュータに送信し

ません。



割り込み制御レジスタ 2




ビットマップ（PCI-DIO-96/PXI-6508）:

ビットマップ（PCI-6503）:


7 ～ 3 X 予約済み。

2 INTEN 割り込み有効ビット — このビットが設定されていると、

DIO ボードがコンピュータに割り込みを行えます。この

ビットがクリアされると、割り込み制御レジスタ 2 のビッ

トの状態に関わらず、DIO ボードはコンピュータに割り込

みを生成することができません。

1 ～ 0 X PCI-6503 で予約済み。

1 CTRIRQ カウンタ割り込み有効ビット — このビットが設定されて

いると、82C53 カウンタ出力がコンピュータに割り込みを

行えます。このビットがクリアされると、カウンタ出力は

無効になります。不要な割り込みを回避するには、

CTRIRQ を設定する際に INTEN を LOW にします。これに

は、INTEN を設定する前に CTRIRQ を設定します。

0 CTR1 カウンタ選択ビット — このビットが設定されていると、

82C53 のカウンタ 1 からの出力が割り込み要求回路に接

続されます。このモードでは、82C53 のカウンタ 0 がカウ

ンタ 1 の周波数スケーラとして動作し、カウンタ 1 が割り

込みを生成します。 CTR1 がクリアされると、82C53 のカ

ウンタ 0 からの出力が割り込み要求回路に接続されます。このモードでは、カウンタ 0 が割り込みを生成します。詳細は、この付録にある 82C53 の「割り込みのプログラミン

グサンプル」のセクションを参照してください。

7 6 5 4 3 2 1 0

X X X X X INTEN CTRIRQ CTR1

7 6 5 4 3 2 1 0

X X X X X INTEN X X



割り込みクリアレジスタ（PCI-DIO-96、PXI-6508 のみ）

割り込みクリアレジスタに関連するビットはありません。このレジスタは、割り込みルーチ

ンが開始した後に、割り込み要求信号の状態をリセットするために使用します。割り込みを

クリアするには、このレジスタアドレスに 8 ビットの書き込みを行います。書き込むデー

タは重要ではありません。




ビットマップ :


7 ～ 0 X Don’t care ビット。

7 6 5 4 3 2 1 0

X X X X X X X X



プログラミング

このセクションでは、DIO ボード回路の操作方法および、必要なプログラミング手順の例

を説明します。 NI-DAQ を使用していない場合、まずボードを初期化する必要があります。

DIO ボードのプログラミングには、このボードのレジスタとの間で書き込みおよび読み取

りが必要になります。レジスタのリストは、「レジスタマップおよび説明」のセクションに

記載されています。初期化を含むその他のプログラミングサンプルについては、

Measurement Hardware Driver Development Kit（MHDDK）のサンプルを参照してく

ださい。 MHDDK を参照するには、ni.com/jp/infoで info code に mhddkと入力しま

す。

PCl ローカルバスPCI-DIO-96、PXI-6508、および PCI-6503 は、PCI Special Interest Group（SIG）の

「PCI Local Bus Specification（Rev. 2.1)」に完全準拠しています。 PXI-6508 は、ナショ

ナルインスツルメンツの「PXI Specification（Rev. 1.0）」に完全準拠しています。この

3 つのボードはすべて PCI ローカルバスを使ってデータを移動します。 PCI ローカルバス

は、多重化アドレスおよびデータラインを備えた高性能 32 ビットバスです。 PCI システム

はソフトウェアを介してリソースを割り当て、スイッチやジャンパを手動で設定する必要を

なくします。バス使用するリソースは、レジスタレベルのプログラムを実行する前に構成す

る必要があります。これによって、DIO ボードにベースアドレスと割り込みチャンネルが割

り当てられます。

プログラミングサンプルこのセクションのプログラミングサンプルは、複数の異なる操作を実行するために必要なプ

ログラミング手順を説明しています。手順は言語に依存しません。つまり、実際のコードを

使用せずに特定のレジスタに読み取りまたは書き込みを行うように指示したり、特定のビッ

トが設定またはクリアされた場合に検知するよう指示します。ここでの情報は、実際のソ

リューションに合わせて調整して使用してください。

サンプルを実際のアプリケーションに実装する前に、ボードのベースメモリアドレスを確認

する必要があります。割り込みを生成および処理するには、適応する割り込みサービスルー

チンを開発してインストールする必要があります。

メモこの付録では、0x で始まる数字はすべて 16 進数とします。



表 B-3 は、プログラミングサンプルでよく使用される用語を記載しています。

PCI の初期化NI-DAQmx または従来型 NI-DAQ（レガシー）を使用せずにレジスタレベルでプログラミ

ングを行うには、PCI-DIO-96/PXI-6508 のベースメモリアドレスを確認する必要がありま

す。また、割り込みをする場合は、割り込みハンドラをインストールする必要があります。このマニュアルでは、割り込みハンドラの構築については説明していません。ボードを正し

く動作させるには、PCI MITE ASIC を構成する必要があります。通常は NI-DAQmx または

従来型 NI-DAQ（レガシー）がこの操作を行いますが、NI-DAQ を使用しない場合は

PCI MITE ASIC を構成する必要があります。

次のセクションでは、PCI MITE ASIC の構成方法について説明します。 PCI BIOS1 呼び出し

に対するリファレンスを構成する必要があります。

PCI MITE チップの構成には、まずボードの構成情報をすべて検索して保管するアルゴリズ

ムを書く必要があります。これには、PCI BIOS 呼び出しを使用してナショナルインスツル

メンツベンダ ID（0x1093）および PCI-DIO-96 デバイス ID（0x0160）、PXI-6508 デバイス

ID（0x13c0）、または PCI-6503 デバイス ID（0x17d0）の PCI 構成領域を検索します。

表 B-3 一般的サンプルプログラミング用語

用語定義

ポート A PPI A ポート A レジスタのアドレス（ベースアドレス + 0x00）

ポート B PPI A ポート B レジスタのアドレス（ベースアドレス + 0x01）

ポート C PPI A ポート C レジスタのアドレス（ベースアドレス + 0x02）

8255Cnfg PPI A 構成レジスタのアドレス（ベースアドレス + 0x03）

Ctr0 82C53 カウンタ 0 レジスタのアドレス（ベースアドレス + 0x10）

Ctr1 82C53 カウンタ 1 レジスタのアドレス（ベースアドレス + 0x11）

CntrCnfg 82C53 構成レジスタのアドレス（ベースアドレス + 0x13）

IREG1 割り込み制御レジスタ 1 のアドレス（ベースアドレス + 0x14）

IREG2 割り込み制御レジスタ 2 のアドレス（ベースアドレス + 0x15）

Write (address, data) メモリ領域に対する汎用関数呼び出し。指定アドレスへのデータ書き込み。

Read (address) メモリ領域に対する汎用関数呼び出し。指定アドレスのデータ読み取り。

CWrite (offset, data) PCI 構成領域でデータを PCI 構成領域オフセットに書き込む。

1 PCI SIG からの PCI BIOS 呼び出しについての情報は、www.pcisig.comから取得してください。



ボードが存在する場合、このアルゴリズムですべてのボードの構成情報をデータストラク

チャに保管できます。ベースアドレスレジスタ 0（BAR0）は、PCI MITE のベースアドレス

に対応しますが、ベースアドレスレジスタ 1（BAR1）はボードレジスタのベースアドレス

です。これらのサイズは、それぞれ 4 KB です。両方のアドレスは通常メモリマップで 1 MB以上にマップされます。つまり、拡張メモリにメモリサイクルを実行してボードと通信でき

るようにする方法を知っておく必要があるということです。メモリマップは、ボードを

1 MB 未満に再マップしてボードとの通信を簡素化する情報を提供します。これには、

PCI BIOS 読み取りおよび書き込み呼び出しを使用します。このセクションに記載されてい

る疑似コードを使用して、ボードを 1 MB 未満に再マップします。ボードの再マップを行わ

ない場合でも、手順 4 と 5 を実行する必要があります。このサンプルのすべての値は

32 ビットです。

1. PCI MITE を再マップしたいアドレスを「PCI 構成領域オフセット 0x10（BAR0）」に書

き込みます。

2. 新しい PCI MITE アドレスからオフセット 0x340 のアドレスに 0x0000aeae の値を書

き込みます。

3. （PCI MITE 以外の）ボードを再マップしたいアドレスを「PCI 構成領域オフセット

0x14（BAR1）」に書き込みます。

4. 新規ボードアドレスをマスクしてウィンドウデータ値を作成します。

ウィンドウデータ値 = （（0xffffff00 AND 新規ボードアドレス）OR（0x00000080））

ボードを再マップしない場合は、新規ボードアドレスは BAR1 の値になります。

5. 新しい PCI MITE アドレスからオフセット 0xc0 のアドレスに、ウィンドウデータ値を

書き込みます。ボードを再マップしない場合は、新規 PCI MITE アドレスは BAR0 の値

になります。

次の疑似コードで PCI MITE をメモリアドレス 0xd0000 に、またボードをメモリアドレス

0xd1000 に再マップします。 CWrite(0x10,0x000d0000)

Write(0xd0340,0x0000aeae)

CWrite(0x14,0x000d1000)

Write(0xd00c0,0x000d1080)

このサンプルでは、PCI-DIO-96/PXI-6508 の新規ベースアドレスが 0xd1000 になります。ボードを再マップするメモリ範囲が他のデバイスやシステムリソースによって使用されてい

ないことを確認してください。このメモリをメモリマネージャで使用しないよう除外するこ

ともできます。



82C55A でのプログラミングにおける注意事項

操作モード次に 82C55A の 3 つの基本操作モードをリストします。ポート A と B は、それぞれ異なる

モードで動作できます。

• モード 0— 基本 I/O— このモードは各ポートでの簡単な入出力操作に使用します。ハン

ドシェイクは必要ありません。指定されたポートはデータへの書き込みおよびデータか

ら読み取りを行います。モード 0 では以下の機能が装備されています。

– 2 つの 8 ビットポート（A と B）および 2 つの 4 ビットポート（ポート C の上位 /下位ニブル）。

– すべてのポートが入力または出力になる。

– 出力はラッチ型。入力は非ラッチ型。

• モード 1— ストローブ I/O— このモードはハンドシェイク信号によって同期された

データを転送します。ポート A と B はポート C の 8 つのラインを使用してハンドシェ

イク信号の生成または受信を行います。このモードはポートを 2 つのグループ（グルー

プ A とグループ B）に分け、次の機能を含みます。

– 各グループに、1 つの 8 ビットデータポート（ポート A またはポート B）および

1 つの 3 ビット制御 / データポート（ポート C の上位 / 下位部分）が含まれる。

– 8 ビットデータポートは入力または出力のいずれか。共にラッチ型。

– 3 ビットポートは 8 ビットデータポートの制御および状態確認に使用。

– 割り込み生成および割り込みの有効 / 無効設定が可能。

• モード 2— 双方向バス — このモードは、双方向 8 ビットバスでの通信に使用されま

す。ハンドシェイク信号はモード 1 と同じように使用します。モード 2 は、グループ

A のみ（ポート A およびポート C の上位部分）で使用できます。このモードには他に

次の機能が含まれます。

– 1 つの 8 ビット双方向ポート（ポート A）および 1 つの 5 ビット制御 / 状態ポート

（ポート C）。

– ラッチ型入力および出力。

– 割り込み生成および割り込みの有効 / 無効設定が可能。

82C55A には、ポート C 用の単一ビットセット / リセット機能があり、これは 8 ビット制

御ワードによってプログラムされます。ポート C の任意の 8 ビットを 1 つの制御ワードで

セットまたはリセットできます。この機能は、ポート A とポート B がモード 1 またはモー

ド 2 で動作している場合に、これらのポートの制御信号を生成します。



モード 0— 基本 I/Oモード 0 は、3 つのポートのそれぞれで基本 I/O 関数（ハンドシェイクなし）に使用し、各

ポートを入力ポートまたは出力ポートとして割り当てます。表 B-4 は、16 の I/O 構成を記

載しています。各ポートに対して操作モードをプログラミングすると、制御ワードのビット

7 が 1 になります。

表 B-4 モード 0 の I/O 構成

番号

制御ワードビッ

ト 76543210

グループ A グループ B

ポート A ポート C† ポート B ポート C‡

0 10000000 出力出力出力出力

1 10000001 出力出力出力入力

2 10000010 出力出力入力出力

3 10000011 出力出力入力入力

4 10001000 出力入力出力出力

5 10001001 出力入力出力入力

6 10001010 出力入力入力出力

7 10001011 出力入力入力入力

8 10010000 入力出力出力出力

9 10010001 入力出力出力入力

10 10010010 入力出力入力出力

11 10010011 入力出力入力入力

12 10011000 入力入力出力出力

13 10011001 入力入力出力入力

14 10011010 入力入力入力出力

15 10011011 入力入力入力入力

† ポート C の上位ニブル

‡ ポート C の下位ニブル



モード 0 の基本 I/O プログラミングサンプル

次のサンプルは、モード 0 の入出力を行うための PPI A の構成方法を示します。

Write (8255Cnfg,0x80) モード 0を設定 -ポート A、B、および Cは出力

Write (PortA, Data) ポート Aにデータを書き込む

Write (PortB, Data) ポート Bにデータを書き込む

Write (PortC, Data) ポート Cにデータを書き込む

Write (8255Cnfg,0x90) モード 0を設定 -ポート Aは入力、B、および C

は出力

Write (PortB, Data) ポート Bにデータを書き込む

Read (PortA) ポート Aからデータを読み取る

モード 1— ストローブ入力

メモモード 1 のサンプルでは、このサンプルと合わせて他のポートを使用する場合、

don’t care ビットを制御ワードで適切に構成する必要があります。

モード 1 では、デジタル I/O ビットがグループ A とグループ B の 2 つのグループに分けら

れます。これらのグループにはそれぞれ 1 つの 8 ビットポートと 1 つの 3 ビット制御 /データポートが含まれます。 8 ビットポートは入力ポートまたは出力ポートのいずれかで、

3 ビットポートは 8 ビットポートの制御および状態確認に使用されます。 3 ビットポートの

ハンドシェイク信号はデータ転送と同期します。

図 B-4 は、ポート A をモード 1 で入力として構成するために構成レジスタに書き込む制御

ワードを示します。ポート C のビット PC6 とビット PC7 は予備の入力ラインまたは出力

ラインとして使用できます。

図 B-4 ポート A をモード 1 の入力として構成する制御ワード

C PC6 PC71 = 0 =

D7 D6 D5 D4 D3 D2 D1 D0

1 0 1 1 1/0 X XX



図 B-5 は、ポート B をモード１で入力として構成するために構成レジスタに書き込む制御

ワードを示します。ポート A と B のハンドシェイクが共に有効になっている場合、ポート

B にはポート C からの残りである予備入出力ラインがないことに注意してください。

図 B-5 ポート B をモード 1 の入力として構成する制御ワード

モード 1 のデータ読み取り転送中に、ポート C を読み取ってハンドシェイクラインと割り

込み信号の状態を取得します。詳細については、「ポート C 状態ワードビットの入力定義

（ポート A および B）」のセクション、「ポート C 状態ワードビットの出力定義（ポート A お

よび B）」のセクション、「ポート C 状態ワードビットの双方向データパス定義（ポート Aのみ）」のセクションを参照してください。

D7 D6 D5 D4 D3 D2 D1 D0

1 X X X X 1 X1



ポート C 状態ワードビットの入力定義（ポート A および B）

アドレス : ベースアドレス + 02（16 進数）（PPI A）

ベースアドレス + 06（16 進数）（PPI B）ベースアドレス + 0A（16 進数）（PPI C）

ベースアドレス + 0E（16 進数）（PPI D）

タイプ : 読み取りと書き込み




7 ～ 6 I/O 入力 / 出力 — ポート A がモード 1 入力の場合、これらの

ビットは汎用 I/O として使用することができます。これら

のビットが出力として構成されている場合、ポート C の

ビットセット / リセット機能を使用して調整する必要があ

ります。

5 IBFA 入力バッファフル（ポート A）—HIGH 状態は、データが

ポート A の入力ラッチにロードされていることを示しま

す。

4 INTEA 割り込み有効ビット（ポート A）— このビットを設定する

と、82C55A のポート A の INTRA フラグを有効にするこ

とができます。 PC4 をセット / リセットすることで INTEAを制御します。

3 INTRA 割り込み要求状態（ポート A）— この状態フラグは、

INTEA が HIGH 時にのみ動作し、ポート A がデータを集録

し、読み取り準備ができたことを示します。 INTEN と適切

なビットを「割り込み制御レジスタ 2」で設定して割り込

みが有効になっていると、この状態フラグは割り込み要求

がポート A で保留中であることも示します。

2 INTEB 割り込み有効ビット（ポート B）— このビットを設定する

と、82C55A のポート B からの INTEB フラグを有効にし

ます。 PC2 をセット / リセットすることで INTEB を制御し

ます。

7 6 5 4 3 2 1 0

I/O I/O IBFA INTEA INTRA INTEB IBFB INTRB



1 IBFB 入力バッファフル（ポート B）—HIGH 状態は、データが

ポート B の入力ラッチにロードされていることを示しま

す。

0 INTRB 割り込み要求状態（ポート B）— この状態フラグは、

INTEB が HIGH 時にのみ動作し、ポート B がデータを集録




がポート B で保留中であることも示します。

デジタル I/O コネクタのポート C は、モード 1 の入力に構成されている場合、図 B-6 に示

すようにピン割り当てされています。 STBA* と STBB* の状態は、ポート C の状態ワードに

含まれていないことに注意してください。

図 B-6 モード 1 入力に構成されている場合のポート C の I/O コネクタピン割り当て

モード 1— ストローブ入力のプログラミングサンプル

次のサンプルは、モード 1 の入力での PPI A の構成方法を示します。

Write (8255Cnfg, 0xB0) モード 1を設定 -ポート Aは入力

Write (8255Cnfg, 0x09) PC4を設定して INTRA 状態フラグを有効にする

INTRA (PC3)と IBFA (PC5) 状態フラグが設定されるまでループを繰り返します。

82C55Aで転送準備が整い、入力バッファがフルであるこ

とを示します。

Read (PortA) ポート Aからデータを読み取る

PC7 I/O

PC6 I/O

PC5 IBFA

PC4 STBA*

PC3 INTRA

PC2 STBB*

PC1 IBFB

PC0 INTRB

A

B



モード 1— ストローブ出力



図 B-7 は、ポート A をモード 1 で出力として構成するために構成レジスタに書き込む制御

ワードを示します。ポート C のビット PC4 と PC5 は予備の入力ラインまたは出力ライン

として使用できます。

図 B-7 ポート A をモード 1 の出力として構成する制御ワード

図 B-8 は、ポート B をモード１で出力として構成するために構成レジスタに書き込む制御

ワードを示します。ポート A と B のハンドシェイクが共に構成されている場合、ポート Bにはポート C からの残りである予備入出力ラインがないことに注意してください。

図 B-8 ポート B をモード 1 の出力として構成する制御ワード

モード 1 でのデータ書き込み転送中に、ポート C の読み取りを行うことでハンドシェイク

ラインと割り込み信号の状態を取得することができます。ビット定義は、書き込み転送と読

み取り転送で異なることに注意してください。

C PC4 PC51 = 0 =

D7 D6 D5 D4 D3 D2 D1 D0

1 0 1 0 1/0 X XX

D7 D6 D5 D4 D3 D2 D1 D0

1 X X X X 1 X0



ポート C 状態ワードビットの出力定義（ポート A および B）








7 OBFA* 出力バッファフル（ポート A）—LOW 状態は、CPU が

ポート A にデータを書き込んだことを示します。

6 INTEA 割り込み有効ビット（ポート A）— このビットを設定する

と、82C55A のポート A の INTRA フラグを有効にするこ

とができます。このビットは PC6 をセット / リセットする

ことで制御します。

5 ～ 4 I/O 入力 / 出力 — ポート A がモード 1 出力の場合、これらの

ビットは汎用 I/O として使用することができます。これら

のビットが出力として構成されている場合、ポート C の

ビットセット / リセット機能を使用して調整する必要があ

ります。


INTEA が HIGH 時にのみ動作し、ポート A がデータを集録




がポート A で保留中であることも示します。

2 INTEB 割り込み有効ビット（ポート B）— このビットを設定する

と、82C55A のポート B からの INTEB フラグを有効にし

ます。このビットは PC2 をセット / リセットすることで制

御します。

1 OBFB* 出力バッファフル（ポート B）—LOW 状態は、CPU が

ポート B にデータを書き込んだことを示します。

7 6 5 4 3 2 1 0

OBFA* INTEA I/O I/O INTRA INTEB OBFB* INTRB



0 INTRB 割り込み要求状態（ポート B）— この状態フラグは、

INTEB が HIGH 時にのみ動作し、ポート B がデータを集録




がポート B で保留中であることも示します。

デジタル I/O コネクタのポート C は、モード 1 の出力に構成されている場合、図 B-9 に示

すようにピン割り当てされています。ポート C が読み込まれる場合、ACKA* および

ACKB* の状態は含まれないことに注意していください。

図 B-9 モード 1 出力に構成されているポート C の I/O コネクタピン割り当て

モード 1— ストローブ出力のプログラミングサンプル

次のサンプルは、モード 1 の出力での PPI A の構成方法を示します。

Write (8255Cnfg, 0xA0) モード 1を設定 -ポート Aは出力

Write (8255Cnfg, 0x0D) PC6を設定して INTRA状態フラグを有効にする

INTRA (PC3)と OBFA* (PC7)状態フラグが設定されるまでループを繰り返します。

82C55Aで転送準備が整い、出力バッファがフルでないこ

とを示します。

Write (PortA, Data) ポート Aにデータを書き込む

PC7 OBFA*

PC6 ACKA*

PC5 I/O

PC4 I/O

PC3 INTRA

PC2 ACKB*

PC1 OBFB*

PC0 INTRB

A

B



モード 2— 双方向バス



モード 2 には、構成を変更せずに入力と出力の両方を転送できる 8 ビットバスがあります。データ転送は、ポート C のハンドシェイクラインで同期されます。このモードはポート Aのみを使用しますが、ポート A がモード 2 に構成されている場合でもポート B はモード 0でもモード 1 でも使用できます。

図 B-10 は、ポート A をモード 1 で双方向データバスに構成するために構成レジスタに書き

込む制御ワードを示します。ポート B がモード 0 に構成されている場合、PC2、PC1、お

よびポート C の PC0 を予備の入力ラインまたは出力ラインとして使用できます。

図 B-10 ポート A をモード 2 の双方向データバスとして構成する制御ワード

モード 2 のデータ転送中に、ポート C の読み取りを行うことでハンドシェイクラインと割

り込み信号の状態を取得することができます。次のセクションでは、モード 2 転送のポー

ト C 状態ワードビット定義を説明します。

CPC <2..0>1 = 0 =

D7 D6 D5 D4 D3 D2 D1 D0

1 1 X X X 1/0 1/0 1/0

B1 = 0 =

B0 = 01 = 1



ポート C 状態ワードビットの双方向データパス定義

（ポート A のみ）








7 OBFA* 出力バッファフル（ポート A）—LOW 状態は、CPU が

ポート A にデータを書き込んだことを示します。

6 INTE1 割り込み有効ビット（ポート A）出力割り込み — この

ビットを設定すると、82C55A のポート A の INTRA フラ

グを出力用に有効にすることができます。このビットは

PC6 をセット / リセットすることで制御します。

5 IBFA 入力バッファフル（ポート A）—HIGH 状態は、データが

ポート A の入力ラッチにロードされていることを示します。

4 INTE2 割り込み有効ビット（ポート A）入力割り込み — この

ビットを設定すると、82C55A のポート A の INTRA フラ

グを入力用に有効にすることができます。このビットは

PC4 をセット / リセットすることで制御します。


INTE1 または INTE2 が HIGH 時にのみ動作し、ポート A が

データを集録し、読み取り準備のいずれかができたことを

示します。IBF と OBFA* フラグで判断できます。 INTEN と

適切なビットを「割り込み制御レジスタ 2」で設定して割

り込みが有効になっていると、この INTRA 状態フラグは割

り込み要求がポート A で保留中であることも示します。

2 ～ 0 I/O 入力 / 出力 — グループ B がモード 0 に構成されている場

合、これらのビットを汎用 I/O ラインに使用します。モー

ド 1 に構成されている場合は、前述のモード 1 セクション

にあるビットの説明を参照してください。

7 6 5 4 3 2 1 0

OBFA* INTE1 IBFA INTE2 INTRA I/O I/O I/O



図 B-11 は、ポート C でモード 2 に構成されたデジタル I/O コネクタのピン割り当てを示し

ます。ポート C 状態ワードには、STBA* または ACKA* の状態が含まれていないことに注

意してください。

図 B-11 モード 2 に構成されているポート C の I/O コネクタピン割り当て

モード 2 双方向バスのプログラミングサンプル

次のサンプルは、モード 2 の入出力での PPI A の構成方法を示します。

Write (8255Cnfg, 0xC0) モード 2を設定 -ポート Aは双方向

Write (8255Cnfg, 0x09) PC4を設定して INTRA 状態フラグを入力とし

て有効にする

Write (8255Cnfg, 0x0D) PC6を設定して INTRA状態フラグを出力とし

て有効にする

INTRA (PC3) 状態フラグが設定されるまでループを繰り返します。82C55の転送の準備が

整ったことを示します。

IBFA (PC5)が設定されている場合、(PortA)を読み取る。入力バッファがフルの場合、

データを読み取る

OBFA* (PC7)が設定されている場合、

write (PortA, data) 出力バッファがフルでない場合、データを書き込む

PC7 OBFA*

PC6 ACKA*

PC5 IBFA

PC4 STBA*

PC3 INTRA

PC2 #

PC1 #

PC0 #

A

B

# B 3 C B

0

PC<2..0> I/O 1

1



割り込み処理割り込みを有効にするには、「割り込み制御レジスタ 2」の INTEN ビットを設定する必要が

あります。このビットをまずクリアして不要な割り込みを無効にします。割り込みのすべて

のソースを無効にする、または非アクティブ状態にしたあとで、INTEN を設定できます。操作に対して割り込みを生成する前に INTEN を設定する必要があります。

82C55A デバイスのいずれかを使用してコンピュータに割り込みを行うには、選択した

82C55A を希望の I/O モードにプログラムします。モード 1 では、INTEA ビットまたは

INTEB ビットのいずれかをそれぞれポート A またはポート B からの割り込みを有効にする

よう設定します。モード 2 では、INTE1 または INTE2 をそれぞれ出力転送または入力転送で

の割り込みに設定します。 INTE1 および INTE2 の割り込み出力はポート A の 1 つの割り込

み出力にカスケードされます。82C55A からの割り込みを有効にしたあと、選択した

82C55A の適切な有効ビットを設定します。たとえば、両方のモード 2 割り込みを PPI Cに選択する場合、CIRQ0 を設定してコンピュータに割り込みを行います。

PCI-DIO-96 または PXI-6508 の 82C53 カウンタ出力の 1 つを使用してコンピュータに割り

込みを送信するには、カウンタを「割り込みのプログラミングサンプル」のセクションで説

明されているようにプログラムします。

ポート A とポート B がモード 0 で、ポート C の低位ニブルが入力に構成されている場合、

外部信号を使用して割り込みを生成することができます。ポート A がモード 0 の場合、

PC3 を使用して割り込みを生成します。ポート B がモード 0 の場合、PC0 を使用して割り

込みを生成します。選択した 82C55A を構成したあと、「割り込み制御レジスタ 1」で対応

する割り込みの有効ビットを設定する必要があります。PC3 を使用している場合は xIRQ0を設定します。PC0 を使用している場合は xIRQ1 を設定します。ここでの x は割り込みを

生成したい PPI に対応する文字（A ～ D）です。外部信号が論理 HIGH になると、割り込み

要求が発生します。外部割込みを無効にするには、割り込みサービスルーチンが割り込みを

認識し応答（ACK）していることを確認してください。 PCI-DIO-96 および PXI-6508 では、

割り込みサービスルーチンが割り込みクリアレジスタを書き込むことも確認します。

82C55A での割り込みのプログラミングサンプル次のサンプルは、複数の異なる操作モードにおいて割り込みを有効にするために必要なプロ

セスを示しています。割り込みを処理するには、割り込みサービスルーチンをコーディング

しインストールする必要があります。不要な割り込みを無効にするには、まずすべての割り

込みソースと割り込み有効ビットをクリアします。

モード 1— ストローブ入力のプログラミングサンプル

次のサンプルは、ポート A のモード 1 入力の割り込みを設定する方法を示します。

Write (8255Cnfg, 0xB0)モード 1を設定 -ポート Aは入力

Write (8255Cnfg, 0x09) PC4を設定して 82C55Aからの割り込みを有効

にする

Write (IREG2, 0x04) INTENビットを設定する

Write (IREG1, 0x01) AIRQ0を設定して、PPI A、ポート A割り込みを

有効にする



モード 1— ストローブ出力のプログラミングサンプル

次のサンプルは、ポート A のモード 1 出力の割り込みを設定する方法を示します。

Write (8255Cnfg, 0xA0) モード 1を設定 -ポート Aは出力

Write (8255Cnfg, 0x0D) PC6を設定して 82C55Aからの割り込みを有効

にする



有効にする

モード 2 双方向バスのプログラミングサンプル

次のサンプルは、モード 2 の出力転送の割り込みを設定する方法を示します。


Write (8255Cnfg, 0x0D) PC6を設定して 82C55Aからの割り込みを有効

にする



有効にする

次のサンプルは、モード 2 の入力転送の割り込みを設定する方法を示します。


Write (8255Cnfg, 0x09) PC4を設定して 82C55Aからの割り込みを有効

にする



有効にする

82C53 でのプログラミングにおける注意事項PCI-DIO-96 および PXI-6508 には、82C53（プログラム可能な間隔タイマ）が搭載されて

います。次のセクションでは、82C53 の一般的概要および構成について説明しています。

一般情報82C53 には 3 つのカウンタ / タイマが含まれており、それぞれ 6 つのモードのいずれかで

動作することができます。しかし、操作用に構成されているのはカウンタ 0 とカウンタ 1 で、

カウンタ 2 は接続されておらず、外部 I/O コネクタでも使用することはできません。さらに、

カウンタゲートはモード 1 とモード 5 が使用できないようにワイヤ接続されているので（論

理 HIGH 接続済み）、推奨されるカウンタモードはモード 2 です。

カウンタ 0 のソースは 2 MHz クロックです。カウンタ 0 を使用してコンピュータへの割り

込みを行う場合、カウンタをレート生成またはモード 2 に構成します。割り込みにカウン

タ 1 を使用する場合、カウンタ 0 はカウンタ 1 のソース入力をフィードする周波数スケー

ルになります。この場合、両方のカウンタをレート生成、またはモード 2 に構成します。



カウンタ 0 によって生成されたパルス間の時間は、値を 500 ns (1/(2 MHz)) で乗算するこ

とで算出できます。カウンタ 1 によって生成されたパルス間の時間は、値をカウンタ 0 のパ

ルス間の時間で乗算して算出します。次のセクションは、構成手順の例を説明します。

割り込みのプログラミングサンプル次のサンプルは、カウンタ 0 で割り込み生成する設定方法を示しています。

Write(IREG1, 0x00) すべての 82C55A割り込みを無効にする

Write(IREG2, 0x00) すべてのカウンタ割り込みを無効にする

Write(CntrCnfg, 0x34) カウンタ 0をモード 2に設定する

Write(IREG2, 0x02) カウンタ割り込みを有効にしてボード割り込みを

有効にする前にカウンタ 0の出力を選択する

Write(IREG2, 0x06) ボード割り込みを有効にする

Write(Ctr0, Data0) カウンタデータの LSBバイトをカウンタ 0に送

信する

Write(Ctr0, Data1) カウンタデータの MSBバイトをカウンタ 0に送

信する

MSB バイトが書き込まれるとすぐにカウンタはカウントを開始します。プログラムを終了

する前に、下の手順に従ってカウンタと割り込みを無効にします。

Write(Cnfg, 0x30) カウンタ 0をオフにする

Write(IREG2, 0x00) すべての PCI-DIO-96/PXI-6508割り込みを無

効にする

メモ割り込みが実行されるには、割り込みサービスルーチンを開発し、インストー

ルする必要があります。これを行わない場合、割り込みを生成するとシステムが

停止します。

© National Instruments Corporation C-1 PCI-DIO-96/PXI-6508/PCI-6503 ユーザマニュアル

C技術サポートおよびプロフェッショナルサービス

技術サポートおよびその他のサービスについては、NI のウェブサイト

（ni.com/jp）の下記のセクションを参照してください。

• サポート — 技術サポート（ni.com/jp/support）には以下のリ

ソースがあります。

– セルフヘルプリソース — 質問に対する回答やソリューションが必要な場合は、ナショナルインスツルメンツのウェブサイト（ni.com/jp/support）でソフトウェアドライバとアップデート、検索可能な技術サポートデータベース、製品マニュアル、トラブルシューティングウィザード、種類豊富なサンプルプログラム、チュートリアル、アプリケーションノート、計測器ドライバなどをご利用いただけます。ユーザ登録されたお客様は、

NI ディスカッションフォーラム（ni.com/jp/dforum）にアクセスすることもできます。

– 標準サポート・保守プログラム（SSP）—NI のアプリケーションエンジニアによる電話または E メールでの個別サポート、サービスリソースセンターからのオンデマンドトレーニングモジュールのダウンロードが可能となるプログラムです。このプログラムには製品ご購入時にご加入いただき、その後 1 年ごとに契約更新してサービスを継続することができます。その他の技術サポートオプションについては、ni.com/jp/servicesをご覧いただくか、ni.com/contactからお問い合わせください。

• トレーニングと認定 — 自習形式のコースキットやインストラクタに

よる実践コースなどのトレーニングおよび認定プログラムについて

は、ni.com/jp/trainingを参照してください。

• システムインテグレーション — 時間の制約がある場合や社内の技術

リソースが不足している場合、またはプロジェクトで簡単に解消しな

い問題がある場合などは、ナショナルインスツルメンツのアライアン

スパートナーによるサービスをご利用いただけます。詳しくは、NI 営業所にお電話いただくか、ni.com/jp/allianceをご覧ください。

• 適合宣言（DoC）— 適合宣言とは、適合宣言書によるさまざまな欧

州閣僚理事会指令への適合宣言です。この制度により、電磁両立性

（EMC) に対するユーザ保護や製品の安全性に関する情報が提供され

ます。ご使用の製品の適合宣言は、ni.com/certification（英語）

から入手できます。

付録 C 技術サポートおよびプロフェッショナルサービス

PCI-DIO-96/PXI-6508/PCI-6503 ユーザマニュアル C-2 ni.com/jp

• Calibration Certificate— ご使用の製品でキャリブレーションがサ

ポートされている場合、ni.com/calibrationから Calibration Certificate（英語）を取得できます。

NI のウェブサイト（ni.com/jp）を検索しても問題が解決しない場合は、

NI の国内営業所または米国本社までお問い合わせください。海外支社の電

話番号は、このマニュアルの冒頭に記載されています。また、NI ウェブサ

イトの Worldwide Offices セクション（ni.com/niglobal（英語））か

ら海外支社のウェブサイトにアクセスすることもできます。各支社のサイ

トでは、お問い合わせ先、サポート電話番号、E メールアドレス、現行の

イベント等に関する最新情報を提供しています。

© National Instruments Corporation G-1 PCI-DIO-96/PXI-6508/PCI-6503 ユーザマニュアル

用語集

記号接頭語値

n ナノ 10–9

μ マイクロ 10–6

m ミリ 10–3

k キロ 103

M メガ 106

数字 / 記号

° 度

> ～より大きい

≥ 以上

< 未満

– 負の数、マイナス。

Ω オーム

/ につき

% パーセント

± プラスまたはマイナス

+ 正の数、プラス。

+5 V +5 V 信号

AA アンペア。

ACK* 入力確認信号。

用語集

PCI-DIO-96/PXI-6508/PCI-6503 ユーザマニュアル G-2 ni.com/jp

AIRQ0 PPI A port A interrupt enable bit（PPI A ポート A 割り込み可能ビット）。

AIRQ1 PPI A port B interrupt enable bit（PPI A ポート B 割り込み可能ビット）。

ANSI American National Standards Institute（米国規格協会）。

APA PPI A port A（PPI A ポート A）。

APB PPI A port B（PPI A ポート B）。

APC PPI A port C（PPI A ポート C）。

ASIC Application Specific Integrated Circuit（特定アプリケーション用の集

積回路）。

AWG American Wire Gauge（米国ワイヤゲージ規格）。

BBCD binary coded decimal（2 進化 10 進数）。

BIRQ0 PPI B port A interrupt enable bit（PPI B ポート A 割り込み可能ビット）。

BIRQ1 PPI B port B interrupt enable bit（PPI B ポート B 割り込み可能ビット）。

BPA PPI B port A（PPI B ポート A）。

BPB PPI B port B（PPI B ポート B）。

BPC PPI B port C（PPI B ポート C）。

CC 摂氏。

CIRQ0 PPI C port A interrupt enable bit（PPI C ポート A 割り込み可能ビット）。

CIRQ1 PPI C port B interrupt enable bit（PPI C ポート B 割り込み可能ビット）。

用語集


cm センチメートル。

CompactPCI PICMG（PCI Industrial Computer Manufacturer's Group）によって

策定された規格。

CPA PPI C port A（PPI C ポート A）。

CPB PPI C port B（PPI C ポート B）。

CPC PPI C port C（PPI C ポート C）。

CTR1 counter select bit（カウンタ選択ビット）。

CTRIRQ counter interrupt enable bit（カウンタ割り込み可能ビット）。

DDAQ データ集録（Data AcQuisition）。コンピュータを使用して電子信号を収

集、測定、生成するシステム。

DI digital input（デジタル入力）。

DIO digital input/output（デジタル入出力）。

DIRQ0 PPI D port A interrupt enable bit（PPI D ビット A 割り込み可能ビット）。

DIRQ1 PPI D port B interrupt enable bit（PPI D ポート B 割り込み可能ビット）。

DMA Direct Memory Access（ダイレクトメモリアクセス）。プロセッサが他

のタスクを実行している間に、コンピュータのメモリとバスのデバイスま

たはメモリ間でデータを転送する方法。DMA は、コンピュータのメモリ

でデータを転送する最も高速な方法。

DO digital output（デジタル出力）。

DPA PPI D port A（PPI D ポート A）。

DPB PPI D port B（PPI D ポート B）。

DPC PPI D port C（PPI D ポート C）。

用語集


Fft フィート。

GGND グランド信号。

Hhex 16 進数。

II/O input/output（入力 / 出力）。

IBF input buffer full（入力バッファフル）信号。

in. インチ

INTE1 port A output interrupt enable bit（ポート A 出力割り込み可能ビット）。

INTE2 port A input interrupt enable bit（ポート A 入力割り込み可能ビット）。

INTEA port A interrupt enable bit（ポート A 割り込み可能ビット）。

INTEB port B interrupt enable bit（ポート B 割り込み可能ビット）。

INTEN interrupt enable bit（割り込み可能ビット）。

INTRA port A interrupt request status（ポート A 割り込み要求状態）。

INTRB port B interrupt request status（ポート B 割り込み要求状態）。

LLED Light-emitting diode（発光ダイオード）。

LSB Least Significant Bit（最下位ビット）。

用語集


Mm メートル。

max 最大。

MB メモリのメガバイト数。

min. 分。

min 最小。

MSB Most Significant Bit（最上位ビット）。

OOBF* output buffer full（出力バッファフル）信号。

PPA, PB, PC <0..7> ポート A、B、または C の 0 ～ 7 ライン。

PCI Peripheral Component Interconnect（周辺機器相互接続）。ISA およ

び EISA に代わるものとしてインテルが開発した高性能の拡張バスアーキ

テクチャ。PC およびワークステーションの標準として広範に受け入れら

れており、理論上の最大転送レートは 132 MB/s。

PPI PPI（programmable peripheral interface）。

PXI PCI eXtensions for Instrumentation（計測器用の拡張型 PCI）。 CompactPCI 規格に、計測に関連する項目を追加したオープン規格。

RRD* 読み取り信号。

SS サンプル。

s 秒。

用語集


SCXI Signal Conditioning eXtensions for Instrumentation（計測用信号調節

拡張機構）。ノイズの多い PC 環境で高レベル信号のみが DAQ ボードに

送られるように、センサ近くの外部シャーシ内で低レベル信号を調節する

ためのナショナルインスツルメンツの製品シリーズ。

STB strobe input（ストローブ入力）信号。

TTTL Transistor-Transistor Logic（トランジスタ - トランジスタロジック）。

typ 標準。

VV ボルト。

Vcc 電源供給の電圧。たとえばコンピュータからプラグインデバイスに供給さ

れる電源電圧。

VDC Volts Direct Current（ボルト単位の直流電圧）。

VI Virtual Instrument（仮想計測器）。従来のスタンドアロン計測器と同じ

機能を果たすハードウェアとソフトウェアの組み合わせ（通常は PC を使

用）。

Vin 入力電圧。

WW ワット。

WRT* 書き込み信号。

し

信号調節信号をデジタル化できるようにするための処理。

ほ

ポートデジタルポート。デジタルポートは 4 本または 8 本のデジタル入出力の

ラインで構成されます。

© National Instruments Corporation I-1 PCI-DIO-96/PXI-6508/PCI-6503 ユーザマニュアル

索引

記号＋ 5 V 供給ピン

PCI-6503（表）、3-7PCI-DIO-96/PXI-6508（表）、3-4グラントや他の電圧ソースに直接接続す

る（注意）、3-10

数値82C53

プログラミングにおける注意事項、B-30割り込みのプログラミングサンプル、

B-31プログラム可能な間隔タイマ

動作理論、B-2レジスタグループ

制御ワード形式（図）、B-9レジスタのアドレスマップ（表）、

B-5割り込みクリアレジスタ、B-13割り込み制御レジスタ 1、B-10割り込み制御レジスタ 2、B-12

82C55APPI（programmable peripheral

interface）動作理論、4-3

プログラミングにおける注意事項、B-17操作モード、B-17

モード 0 基本 I/O、B-18モード 1 ストローブ出力、B-23

プログラミングサンプル、B-25モード 1 ストローブ入力、B-19

プログラミングサンプル、B-22モード 2 双方向バス、B-26

プログラミングサンプル、B-28レジスタグループ

制御ワード形式（図）、B-7説明、B-6ポート C

出力の状態ワードビット定義、B-24

セット / リセット制御ワード

（表）、B-8双方向データパスの状態ワード

ビット定義、B-27入力の状態ワードビット定義、

B-21レジスタのアドレスマップ（表）、

B-5割り込み処理、B-29割り込みのプログラミングサンプル、

B-29モード 1 ストローブ出力、B-30モード 1 ストローブ入力、B-29モード 2 双方向バス、B-30

AACK* 信号

説明（表）、4-4モード 1 での出力タイミング（図）、4-6モード 2 での双方向タイミング（図）、

4-7AIRQ0 ビットの説明、B-11AIRQ1 ビットの説明、B-11APA<7..0> 信号（表）、3-4APB<7..0> 信号（表）、3-4APC<7..0> 信号（表）、3-4

BBIRQ0 ビットの説明、B-11BIRQ1 ビットの説明、B-11BPA<7..0> 信号（表）、3-4BPB<7..0> 信号（表）、3-4BPC<7..0> 信号（表）、3-4

CCalibration Certificate（NI リソース）、C-2CIRQ0 ビットの説明、B-11CIRQ1 ビットの説明、B-11CompactPCI、PXI 互換製品と使用する、

1-2

索引

PCI-DIO-96/PXI-6508/PCI-6503 ユーザマニュアル I-2 ni.com/jp

CPA<7..0> 信号（表）、3-4CPB<7..0> 信号（表）、3-4CPC<7..0> 信号（表）、3-4CTR1 ビットの説明、B-12CTRIRQ ビットの説明、B-12

DDATA 信号説明（表）、4-4DIO ボードの動作。動作理論を参照

DIRQ0 ビットの説明、B-10DIRQ1 ビットの説明、B-10DPA<7..0> 信号（表）、3-4DPB<7..0> 信号（表）、3-4DPC<7..0> 信号（表）、3-4

GGND 信号

PCI-6503（表）、3-7PCI-DIO-96/PXI-6508（表）、3-4

HHIGH の DIO 電源投入時の状態、3-10

図、3-11

II/O コネクタ

PCI-6503、3-6ケーブルアセンブリコネクタのピン割り

当て（図）

ピン 1 ～ 50、3-3ケーブルの信号の説明

PCI-DIO-96/PXI-6508（表）、3-4最大定格を超える（注意）、3-1信号接続の説明

PCI-6503（表）、3-7ピン割り当て

PCI-6503（図）、3-6PCI-DIO-96/PXI-6508（図）、3-2


モード 1 出力（図）、B-25モード 1 入力（図）、B-22

I/O ビットモード 1 ストローブ出力の説明、B-24

モード 1 ストローブ入力の定義、B-21モード 2 双方向バスの説明、B-27

IBFA ビットモード 1 ストローブ入力の定義、B-21モード 2 双方向バスの説明、B-27

IBFB ビットの説明、B-22IBF 信号説明（表）、4-4INTE1 ビットの説明、B-27INTE2 ビットの説明、B-27INTEA ビット

モード 1 ストローブ出力の説明、B-24モード 1 ストローブ入力の定義、B-21

INTEB ビットモード 1 ストローブ出力の説明、B-24モード 1 ストローブ入力の定義、B-21

INTEN ビットの説明、B-12INTRA ビット

モード 1 ストローブ出力の説明、B-24モード 1 ストローブ入力の定義、B-21モード 2 双方向バスの説明、B-27

INTRB ビットモード 1 ストローブ出力の説明、B-25モード 1 ストローブ入力の定義、B-22

INTR 信号説明（表）、4-4

LLOW の DIO 電源投入時の状態、3-12

図、3-12

MMITE ASIC。PCI MITE ASIC を参照

NNI のサポートとサービス、C-1

OOBF* 信号説明（表）、4-4OBFA* ビット

モード 1 ストローブ出力の説明、B-24モード 2 双方向バスの説明、B-27

OBFB* ビットモード 1 ストローブ出力の説明、B-24

索引


PPA<7..0> 信号（表）、3-7PB<7..0> 信号（表）、3-7PC<7..0> 信号（表）、3-7PCI MITE ASIC、4-2、B-15PCI-6503、3-6

I/O コネクタのピン割り当て（図）、3-6信号接続の説明（表）、3-7

PCI-DIO-96ボードを梱包から取り出す、1-4割り込みクリアレジスタ、B-13

PCI-DIO-96/PCI-6503ハードウェアの取り付け、2-1

PCI-DIO-96/PXI-6508I/O コネクタ、3-1

ケーブルの信号の説明（表）、3-4コネクタのピン割り当て（図）、3-2

PCI-DIO-96/PXI-6508/PCI-6503 ボードオプション機器、1-3概要、1-1カスタムケーブル、1-3構成、2-2使用する前に必要なもの、1-2ブロック図、4-2ボードを梱包から取り出す、1-4

PCI インタフェース回路、4-2PCI の初期化、B-15PCI ローカルバス、レジスタレベルのプログ

ラミング、B-14PXI-6508

ハードウェアの取り付け、2-2割り込みクリアレジスタ、B-13

PXI 互換製品、CompactPCI と使用する、1-2

RRD* 信号説明（表）、4-4

SSTB* 信号説明（表）、4-4

WWR* 信号説明（表）、4-4

あ安全仕様、A-5

いインストール

ソフトウェア、2-1インタフェース回路、PCI、4-2

うウェブリソース、C-1

おオプション機器、1-3

かカスタムケーブル、1-3環境仕様、A-4関連ドキュメント、x

き機器、オプション、1-3技術サポート、C-1技術サポートデータベース、C-1

けケーブル、カスタム、1-3ケーブルアセンブリのコネクタ、3-3計測器ドライバ（NI リソース）、C-1

こ構成、2-1

ボードの構成、2-2コネクタ、ケーブルアセンブリ、3-3

さサポート

技術、C-1サンプル（NI リソース）、C-1

索引


し仕様

安全性、A-5環境、A-4所要電力、A-3デジタル I/O、A-1デジタル論理レベル、A-1

出力信号（表）、A-2入力信号（表）、A-2

電磁両立性、A-5転送レート、A-3バスインタフェース、A-3物理、A-3

所要電力仕様、A-3信号接続

I/O コネクタ

PCI-6503 コネクタのピン割り当て（図）、3-6

PCI-DIO-96/PXI-6508 コネクタのピン割り当て（図）、3-2

ケーブルアセンブリコネクタのピン割り当てピン 1 ～ 50（図）、3-3

信号の説明

PCI-6503（表）、3-7PCI-DIO-96/PXI-6508 ピン割り当て（表）、3-4

タイミング仕様、4-4タイミング図で使用される信号名（表）、4-4

モード 1 での出力タイミング、4-6モード 1 入力タイミング、4-5モード 2 での双方向タイミング、4-7

デジタル I/O、3-8ブロック図、3-9

デジタル論理レベル、A-1出力信号（表）、A-2入力信号（表）、A-2

電源接続、3-10診断ツール（NI リソース）、C-1

せ制御ワード


形式（図）、B-9


形式（図）、B-7ポート C セット / リセット（表）、

B-8モード 1 ストローブ出力

ポート A 構成（図）、B-23ポート B 構成（図）、B-23

モード 1 ストローブ入力

ポート A 構成（図）、B-19ポート B 構成（図）、B-20

モード 2 での双方向バス（図）、B-26接続、電源、3-10

そソフトウェア

インストール、2-1ソフトウェア（NI リソース）、C-1

たタイミング仕様、4-4

タイミング図で使用される信号名（表）、4-4

モード 1 での出力タイミング、4-6モード 1 入力タイミング、4-5モード 2 での双方向タイミング、4-7

て適合宣言（NI リソース）、C-1デジタル I/O 仕様、A-1デジタル I/O 信号接続、3-8

ブロック図、3-9デジタル I/O 電源投入時の状態選択、3-10

HIGH DIO、3-10LOW DIO、3-12

デジタル論理レベル出力信号、A-2入力信号、A-1

デジタル論理レベル仕様、A-1電源接続、3-10電源投入時の状態選択。デジタル I/O 電源投

入時の状態選択を参照電磁両立性仕様、A-5転送レート仕様、A-3

索引


と動作理論

82C55A PPI（programmable peripheral interface）、4-3

82C53（プログラム可能な間隔タイマ）、B-2

PCI-DIO-96/PXI-6508/PCI-6503 のブ

ロック図、4-2PCI インタフェース回路、4-2割り込み制御回路、B-2

ブロック図、B-3ドキュメント

NI リソース、C-1関連ドキュメント、x

ドキュメントで使用する表記規則、ixドライバ（NI リソース）、C-1トラブルシューティング（NI リソース）、C-1取り付け

PCI-DIO-96 を梱包から取り出す、1-4ハードウェア、2-1

トレーニングと認定（NI リソース）、C-1

なナショナルインスツルメンツのサポートと

サービス、C-1

はハードウェアの取り付け

PCI-DIO-96/PCI-6503、2-1PXI-6508、2-2ボードを梱包から取り出す、1-4

バスインタフェース仕様、A-3

ひビットの説明

ポート C 状態ワードビットの定義を参照

AIRQ0、B-11AIRQ1、B-11BIRQ0、B-11BIRQ1、B-11CIRQ0、B-11CIRQ1、B-11CTR1、B-12

CTRIRQ、B-12DIRQ0、B-10DIRQ1、B-10INTEN、B-12モード 1 ストローブ出力

I/O、B-24INTEA、B-24INTEB、B-24INTRA、B-24INTRB、B-25OBFA*、B-24OBFB*、B-24


I/O、B-21IBFA、B-21IBFB、B-22INTEA、B-21INTEB、B-21INTRA、B-21INTRB、B-22

モード 2 双方向バス

I/O、B-27IBFA、B-27INTE1、B-27INTE2、B-27INTRA、B-27OBFA*、B-27

ピン割り当て

PCI-6503 I/O コネクタ（図）、3-6PCI-DIO-96/PXI-6508（図）、3-2ケーブルアセンブリコネクタのピン割り

当て

ピン 1 ～ 50（図）、3-3

ふ物理仕様、A-3プログラミング。レジスタレベルのプログラ

ミングを参照プログラミングサンプル

モード 0 基本 I/O、B-19モード 1 ストローブ出力、B-25モード 1 ストローブ入力、B-22モード 2 双方向バス、B-28レジスタレベルのプログラミング、B-14割り込みのプログラミング、B-31

索引


モード 1 ストローブ出力、B-30モード 1 ストローブ入力、B-29モード 2 双方向バス、B-30

プログラミングサンプル（NI リソース）、C-1

へヘルプ

技術サポート、C-1

ほポート C 状態ワードビットの定義

モード 1 ストローブ出力

I/O、B-24INTEA、B-24INTEB、B-24INTRA、B-24INTRB、B-25OBFA*、B-24OBFB*、B-24


I/O、B-21IBFA、B-21IBFB、B-22INTEA、B-21INTEB、B-21INTRA、B-21INTRB、B-22

モード 2 双方向バス

I/O、B-27IBFA、B-27INTE1、B-27INTE2、B-27INTRA、B-27OBFA*、B-27

ポート C セット / リセット制御ワード（表）、B-8


I/O コネクタ

モード 1 出力（図）、B-25モード 1 入力（図）、B-22モード 2 での双方向バス（図）、

B-28概要、3-7モード構成、3-8

モードとハンドシェイク用語の相互関係

（表）、3-8ボードの構成、2-2

もモード 0 基本 I/O

I/O 構成（表）、B-18プログラミングサンプル、B-19プログラミングにおける注意事項、B-17

モード 1 出力ストローブ出力のプログラミングに関す

る注意事項、B-23プログラミングサンプル、B-25ポート B を構成する制御ワード（図）、B-23

ポート C 出力の状態ワードビット定義、B-24

ポート C の I/O コネクタピン割り当て（図）、B-25

ポート A を構成する制御ワード（図）、B-23

プログラミングにおける注意事項、B-17割り込みのプログラミングサンプル、

B-30モード 1 入力

ストローブ I/O のプログラミングに関す

る注意事項、B-17プログラミングサンプル、B-22ポート A を構成する制御ワード（図）、B-19

ポート B を構成する制御ワード（図）、B-20

ポート C 入力の状態ワードビット定義、B-21


タイミング、4-5割り込みのプログラミングサンプル、

B-29モード 2 双方向バス

プログラミングにおける注意事項、B-26プログラミングサンプル、B-28ポート A を構成する制御ワード（図）、B-26

ポート C 状態ワードビットの定義、B-27

索引



割り込みのプログラミングサンプル、B-30

れレジスタ


制御ワード形式（図）、B-9レジスタのアドレスマップ（表）、

B-5割り込みクリアレジスタ、B-13割り込み制御レジスタ 1、B-10割り込み制御レジスタ 2、B-12


制御ワード形式（図）、B-7ポート C セット / リセット制御ワー

ド（表）、B-8レジスタのアドレスマップ（表）、

B-5レジスタのアドレスマップ（表）、B-5

レジスタレベルのプログラミング、B-1、B-1482C55A の操作モード、B-17PCI の初期化、B-15PCI ローカルバス、B-14サンプル、B-14、B-29

PCI の初期化、B-15モード 0 基本 I/O、B-19モード 1 ストローブ出力、B-25モード 1 ストローブ入力、B-22モード 2 双方向バス、B-28割り込み処理

82C53、B-31モード 1 ストローブ出力、B-30モード 1 ストローブ入力、B-29モード 2 双方向バス、B-30

プログラミングサンプル、B-14モード 0 基本 I/O、B-18

I/O 構成（表）、B-18プログラミングサンプル、B-19

モード 1 ストローブ出力、B-23プログラミングサンプル、B-25ポート A を構成する制御ワード（図）、B-23


ポート C 出力の状態ワードビット定義、B-24


モード 1 ストローブ入力、B-19プログラミングサンプル、B-22ポート A を構成する制御ワード（図）、B-19


ポート C 入力の状態ワードビット定義、B-21


モード 2 双方向バス、B-26プログラミングサンプル、B-28ポート A を構成する制御ワード（図）、B-26

ポート C 状態ワードビットの定義、B-27


割り込み処理、B-29プログラミングサンプル

82C53、B-3182C55A、B-29

わ割り込み処理、B-29

82C53 のプログラミングサンプル、B-3182C55A のプログラミングサンプル、

B-29割り込み制御回路

動作理論、B-2ブロック図、B-3

割り込み制御レジスタレジスタの説明、B-10

割り込み制御レジスタグループレジスタのアドレスマップ（表）、B-5割り込みクリアレジスタ、B-13割り込み制御レジスタ 1、B-10割り込み制御レジスタ 2、B-12

割り込みのプログラミングサンプル

82C53、B-3182C55A、B-29

PCI-DIO-96/PXI-6508/PCI-6503 ユーザマニュアル - …DAQ PCI-DIO-96/PXI-6508/PCI-6503...

Documents

Transcript of PCI-DIO-96/PXI-6508/PCI-6503 ユーザマニュアル - …DAQ PCI-DIO-96/PXI-6508/PCI-6503...