Download - Parallel-Seriell- Wandler

Transcript

Parallel-Seriell-WandlerZusatzschaltungfür ASe 11-Tastatur

Bild 1. Aus dem Schalt-plan geht hervor, daß derParallel-Seriell-Wandlermit sehr geringem Bau-teilaufwand auskommt.

Standard-Obertragungs-raten (baud)

75 600 19200110 1200 38400150 2400300 9600

542

Wasmacht ein Computerfreak, wenn er seineASCII-Tastatur an irgendeinen Computermit seriellem Eingang anschließen will? Erbaut sich den Parallel-Seriell-Wandler,derRS 232C-kompatibel ist. Wiemacht er das?Ganz einfach: Auf der Tastaturplatineist reichlich Platz rür diese Schaltung vor-handen.

Die VerwandlungAm Anfang der Verwandlungskette steht diepositive (!) Flanke des Strobe-Impulses,derin dieser Schaltung als Triggerimpuls rürFFl (IC5) dient. Flip-Flop 1 macht darauseine logische "0" und reicht sie über Pin 8weiter an das Schieberegister (IC6). DieserLade-Impuls hat in seinem sehr kurzenLeben viel zu tun. Er muß nämlich dasSchieberegister zum Laden der parallelanliegenden Daten bewegenund gleichzeitigdafür sorgen, daß der Clear-EingangvonFFl (Pin 13) über Q7 (IC6) zurückgesetztwird. Das IC (6) lädt also Informationen(aus dem EPROMIC4 beispielsweise).Abge-arbeitet werden diese Bits immer schön derReihe nach; das Bit an Leitung D7 machtden Anfang. Diese Leitung hat allerdings

eine kleine Besonderheit - sie liegt aufMasse und produziert somit eine logische"0". Genau diese "0" wird zum AusgangQ7durchgeschoben, setzt FFl zuriickund liegtauch am Data-Eingangvon FF2 an. Wiemanleicht erraten kann, handelt es sich umnichts anderes als um das Startbit. Mit Hilfevon Bild 1 läßt sich das allesnachvollziehen.Alle weiteren Datenbits folgen jetzt, abernicht etwa wahllos, sondern mit System.Und dazu braucht man einen Takt. Damitdie Sache nicht zu verwirrend wird, sollteman nun einen Blick auf Bild 3 werfen.Das Taktsignalwird von IC7 (555) und dendazugehörigen Bauteilen erzeugt. Seine Auf-gabe ist es, Ordnung in das Bit-Gewirr zubringen, d.h. den Parallel-Seriell-Wandler(IC6) zu steuern. Da die GeschwindigkeitderDatenumwandlung (Baudrate) direkt pro-portional zur Taktfrequenz ist, dürfte dasEinstellen keine größeren Schwierigkeitenmachen (doch dazu später mehr).Sobald nun alle Datenbits abgearbeitet sind,muß ein Stoppsignal erzeugt werden. Diesgeschieht ganz einfach dadurch, daß dielogische 1, die an Pin 10 von IC6 anliegt,auf den DatenausgangQ7 "umgeladen" wird.

FF1. FF2 = IC5 = 74LS74

STROBE

11 rtP-

3 CLR 15CLK 0

FF2

- 20

Sin

{

:~ :~: 07

ftJ I I I I ~7 ~ R1

~*~

. ~~~~~t82 3 o. IC6 ; R16 ; ()

t> 83- 1. M __ .. <D ,270n, <; ..I.8.8586

BREAK

°4 4c~

~IC5 IC6

7 8 100"

12 V

* siehe Text

Bis zum nächsten Strobe-Impuls bleibtdieser Pegel konstant. In der Praxis stört dasnicht weiter.Schließlich kommen alle Bits am Data-Eingang von FF2 an und werden mit demgleichen Takt wie bei IC6 weiterverarbeitet.Dabei ist es die Hauptaufgabe von Flip-Flop 2 dafur zu sorgen, daß alle Bits gleichlang sind. Am Ausgangvon FF2 steht danndas Bit-Muster,welches die mit Tl aufge-baute Ausgangsstufeansteuert.An Pin 1 von IC5 ist außerdem ein R/C-Netzwerk angeschlossen, das FF2 beimEinschalten zurücksetzt Wower-on-Reset).

Abgleich und AufbauWie schon erwähnt, ist die Taktfrequenzeinstellbar. Dazu ist ein Trimrripotentio-meter (P1) mit einem Einstellbereich von40-400 Hz (1/10) vorgesehen. Zum Messender eingestellten Frequenz wird ein Fre-quenzzähler benötigt. Wennder vorgegebeneEinstellbereich nicht ausreichen sollte, mußman C5 durch einen kleineren Wert ersetzen.Um die ganze Schaltung RS 232-C-kompa-tibel zu machen, ist kein großer Aufwandnötig - Drahtbrücke I macht's möglich.Eine Umwandlung in TTL-Pegel erreichtman durch Brückek. Zum Schluß sei nochauf die Brücken i und j hingewiesen. IhrSinn ist es, hohe oder niedrige logischePegel ("1" oder "0") zu liefern, sobald dieBREAK-Tastegedrückt wird.Geschafft! Und nun viel Spaß mit der Tasta-tur, serielleSchnittstelle eingeschlossen. ...

2 0000000 0 0 00025 24 23 22 21 20 19 18 17 16 15 14

o 0 0 0 0 0 0 0 0 0 00013 12 11 10 9 8 7 6 5 4 3 2 1

1. Schutzerde2. Sendedaten3. Empfangsdaten4. Obertragungslei-

tung anschalten5. Sendebereitschaft6. Funktionsbereit-

schaft7. Betriebserde8. Empfangssignal-

pegel9. - 14. Nicht belegt

15. Sendeschrittaktvon der DO-Ein-richtung

16. Nicht belegt

17. Empfangsschritt-takt von der DO-Einrichtung

18,19. Nicht belegt20. DE-Einricht.Jng

betriebsbereit21. Nicht belegt22. Ankommender

Ruf23. Hohe Ober-

tragungsgeschwin-digkeit einschal-ten

24. Sendeschrittaktzur DO-Obertra-gung

25. Nicht belegt

3ASCII-Code

Takl

Strobe.JL

Load U

RS 232-C

Pa rallel-Seriell-WandlerElektor Mai 1983

Bild 2. Anschlußbele-gung laut RS 232C-Standard (DIN 66020):

Bild 3. Impulsdiagrammdes Parallel-Seriell.Wandlers. Am Obertra-gungsbeispiel für dasZeichen Z (ASCI.1011010) kann mandeutlich erkennen, wiedie Logik-Pegel zu-sam menhängen.

$Iopbil

83071).3

Bild 4. Dies ist der Teilder Tastaturplatine, aufdem sich die Bauteileder Schnittstelle befin-den (Bestückungsauf-druck).

Stückliste

Widerstände:

R7 ,R8,R9,R 10 = 4k7R11 = 1 kR12= 10kR13 = 2k2R14 = 560 .0R15 = 6.08R16 = 270.0, % W (820.0,

14Watt, wenn Draht-brücke e gelegt wUrde)

P1 = 50-k Ti'immpoti(normal oder 10-Gang-Trimmpotj)

Kondensatoren:

C5 =220 nC6,C7= 10 n

Halbleiter:

D2,D3 = DUS (1N4148)T1 = BC557BIC5 = 7474IC6= 74165IC7 = 555