Post on 27-Jul-2018
Prozessor- und Rechnerarchitekturen 26.04.2017
HS Düsseldorf (c) U.Schaarschmidt 1
Prozessor- und Rechnerarchitekturen (Master)
© Ulrich Schaarschmidt
FH Düsseldorf, SS 2017
Green IT, Energiesparen bei Computer-
systemen / eingebetteten Systemen /
Prozessoren / MCUs
Themen am 26.04.17:
26.04.2017 U.G. Schaarschmidt - HS-D 2
Literaturhinweise (die Reihenfolge stellt
KEINE Wertung dar!)
Furber, Steve:
ARM system-on-chip architecture
2nd Edition 2000, Pearson Education
http://apt.cs.man.ac.uk/projects/processors/amulet/
http://www.pc-erfahrung.de/index.php?id=743&HRST_ID=2&RUBRIK_ID=1
http://www.tomshardware.de/AMD-Intel-Stromverbrauch-Leistungsaufnahme,testberichte-239863.html
http://www.pc-max.de/news/hardware/arm-prozessoren-bald-als-ersatz-fuer-x86
Prozessor- und Rechnerarchitekturen 26.04.2017
HS Düsseldorf (c) U.Schaarschmidt 2
26.04.2017 U.G. Schaarschmidt - HS-D 3
Literaturhinweise (die Reihenfolge stellt
KEINE Wertung dar!)
Oberschelp, W.; Vossen, G.:
Rechneraufbau und Rechnerstrukturen
10., überarbeitete und erweiterte Auflage 2006,Oldenbourg Verlag München Wien
Patterson, David A.; Hennessy, John L.:
Rechnerorganisation und Rechnerentwurf (Die Hardware/Software-Schnittstelle)
2011, 4. vollständig überarbeitete Auflage, Oldenbourg Verlag München
http://de.wikipedia.org
26.04.2017 U.G. Schaarschmidt - HS-D 4
Literaturhinweise (die Reihenfolge stellt
KEINE Wertung dar!)
Herrmann, Paul:
Rechnerarchitektur (Aufbau, Organisation und Implementierung, inklusive 64-Bit-Technologie und Parallelrechner)
2011, 4. akt. + erw. Auflage Vieweg + Teubner Verlag (www.viewegteubner.de)
Schneider, Uwe; Werner, Dieter (Hrsg.):
Taschenbuch der Informatik
4. Auflage, 2001, Fachbuchverlag Leipzig im Carl Hanser Verlag
Prozessor- und Rechnerarchitekturen 26.04.2017
HS Düsseldorf (c) U.Schaarschmidt 3
26.04.2017 U.G. Schaarschmidt - HS-D 5
Literaturhinweise (die Reihenfolge stellt
KEINE Wertung dar!)
Tanenbaum, Andrew S.:
Computerarchitektur (Strukturen-Konzepte-Grundlagen)
2006, 5. Auflage Pearson Studium (www.pearson-studium.de)
www.silica.com (designer’s community)
Hrg.: Matthias Sturm: The embedded word TECHNOLOGY REPORT 2010
Embedded world conference / Weka Fachmedien
www.embedded-world.eu
Werner, H; GH/Uni Kassel, FB 17, Mathematik / Informatik (WS1997/98)
Grundzüge der Informatik §8 Speicherung
War Energie sparen von Anfang an die Devise?
Jein – zuerst war die Maxime:
Schneller machen Kleinere Strukturen
Kleinere Strukturen geringere Spannungen (5,0V 1,1V; Schritte von den „vor-Pentium-Modellen“ zu den CPUs für mobile Geräten), also fast ein Abfallprodukt.
Geringere Ströme geringere Verlustleistung (TDP)
26.04.2017 U.G. Schaarschmidt - HS-D 6
Prozessor- und Rechnerarchitekturen 26.04.2017
HS Düsseldorf (c) U.Schaarschmidt 4
Alleine der Stromverbrauch des Prozessors
Ist es nicht… es kommt noch mehr dazu
Der größte Teil wird als Verlustwärme abgegeben..
D.h. es muss extra Energie zur Kühlung zugeführt werden (beim PC reicht vielleicht ein Lüfter, aber bei einem Server oder einer Serverfarm…)
Klimaanlage, Wärmetauscher, …
Die Größe und Verlustleistung der Stromversorgung zum Betrieb des Prozessors und des Boards
26.04.2017 U.G. Schaarschmidt - HS-D 7
AMD‘s Cool ‚n‘ Quiet Die Wirksamkeit von AMDs Stromspartechnik
“Cool`n`Quiet” testet z.B. „Tom‘s Hardware“. Dabei wird die Taktfrequenz des Prozessors je nach aktueller Systemlast dynamisch angepasst. In einem Beispiel dient der verwendete “AMD Athlon 64 X2 4800+ Brisbane AM2″ der es somit immerhin unter 10 Watt schafft …das sind immerhin 50 Watt weniger als unter maximaler Last…allein für den Prozessor wohlgemerkt. Wichtig ist dabei jedoch, dass der “Cool`n`Quiet” -Modus auch aktiviert ist. Dies geschieht im Bios.
26.04.2017 U.G. Schaarschmidt - HS-D 8
Prozessor- und Rechnerarchitekturen 26.04.2017
HS Düsseldorf (c) U.Schaarschmidt 5
AMD‘s Cool ‚n‘ Quiet
Je nach Betriebssystem muss man diesen Modus auch noch explizit aktivieren. Unter Windows XP musste man einen zusätzlichen Treiber installieren und in der Systemsteuerung unter Energieoptionen auf “minima-ler Energieverbrauch” umstellen. Um zu überprüfen, ob der Stromsparmodus auch tatsächlich funktioniert, kann man das Tool CPU-Z verwenden. Hier bekommt man außerdem alle wissenswerten Daten über den verwendeten Prozessor angezeigt. Bei aktiviertem Cool`n`Quiet sollte die Core-Spannung bzw. die Taktfrequenz bei geringer Last sinken.
26.04.2017 U.G. Schaarschmidt - HS-D 9
Alte CPUs neuere CPUs
1 Core Intel
Architektur
Mikroarchitektur: P5
Kern: P5
Anzahl Kerne: 1
Sockel: Socket 4
Bauweise: 0,800 µm
Transistoren: 3,2 Mio.
Taktraten
CPU-Takt: 60 MHz
Turbo-Takt: -
FSB-Takt: 60 MHz
FSB-Typ: Normal
Multiplikator: 1,0
Energie
Corespannung: 5,000 Volt
Verlustleistung: 14,6 Watt
Temperatur: 80,0°C
26.04.2017 U.G. Schaarschmidt - HS-D 10
Prozessor- und Rechnerarchitekturen 26.04.2017
HS Düsseldorf (c) U.Schaarschmidt 6
Alte CPUs neuere CPUs
1 Core Intel Architektur
Mikroarchitektur: NetBurst Kern: CedarMill Anzahl Kerne: 1 Sockel: Sockel 775 Bauweise: 0,065 µm Transistoren: ?
Taktraten
CPU-Takt: 3600 Mhz Turbo-Takt: --- FSB-Takt: 800 MHz FSB-Typ: Quad Multiplikator: 18,0
Energie
Corespannung: 1,325 Volt Verlustleistung: 86,0 Watt Temperatur: 69,0°C
26.04.2017 U.G. Schaarschmidt - HS-D 11
Intel® Pentium® 4 Processor 661 supporting HT Technology (2M Cache, 3.60 GHz, 800 MHz FSB)
Advanced Technologies
Intel® Turbo Boost Technology No
Intel® Hyper-Threading Technology Yes
Intel® Virtualization Technology (VT-x) No
Intel® Trusted Execution Technology No
Intel® 64 Yes
Idle States Yes
Enhanced Intel SpeedStep® Technology Yes
Intel® Demand Based Switching No
Thermal Monitoring Technologies Yes
Execute Disable Bit Yes
26.04.2017 U.G. Schaarschmidt - HS-D 12
Prozessor- und Rechnerarchitekturen 26.04.2017
HS Düsseldorf (c) U.Schaarschmidt 7
Alte CPUs neuere CPUs
1 Core AMD Architektur
Mikroarchitektur: K5 Kern: 5k86 Anzahl Kerne: 1 Sockel: Socket 5 Bauweise: 0,350 µm Transistoren: 4,3 Mio. CPU-DIE: 181,00 mm²
Taktraten
CPU-Takt: 75 Mhz Turbo-Takt: --- FSB-Takt: 50 MHz FSB-Typ: SDR Multiplikator: 1,5
Energie
Corespannung: 3,520 Volt Verlustleistung: 11,6 Watt Temperatur: 70,0°C
26.04.2017 U.G. Schaarschmidt - HS-D 13
Alte CPUs neuere CPUs
1 Core AMD Architektur
Mikroarchitektur: K8 Kern: Sledgehammer
Anzahl Kerne: 1 Sockel: Sockel 940
Bauweise: 0,130 µm Transistoren: 106,0 Mio. CPU-DIE: 193,00 mm²
Taktraten
CPU-Takt: 2400 Mhz Turbo-Takt: ---
FSB-Takt: 200 MHz FSB-Typ: DDR
Multiplikator: 12,0
Energie
Corespannung: 1,550 Volt Verlustleistung: 89,0 Watt
Temperatur: 85,0°C
26.04.2017 U.G. Schaarschmidt - HS-D 14
Prozessor- und Rechnerarchitekturen 26.04.2017
HS Düsseldorf (c) U.Schaarschmidt 8
Alte CPUs neuere CPUs
1 Core AMD mobile Architektur
Mikroarchitektur: K7 (Geode) Kern: GX2
Anzahl Kerne: 1 Sockel: Sockel 7
Bauweise: 0,150 µm Transistoren: ?
CPU-DIE: ?
Taktraten
CPU-Takt: 400 Mhz Turbo-Takt: ---
FSB-Takt: 133 MHz FSB-Typ: Normal Multiplikator: ?
Energie
Corespannung: ? Verlustleistung: 1,1 Watt
Temperatur: ?
26.04.2017 U.G. Schaarschmidt - HS-D 15
Alte CPUs neuere CPUs
1 Core Intel mobile Architektur
Mikroarchitektur: Atom Kern: Silverthorne Anzahl Kerne: 1 Sockel: PBGA441
Bauweise: 0,045 µm Transistoren: 47,0 Mio. CPU-DIE: 25,96 mm²
Taktraten
CPU-Takt: 800 Mhz Turbo-Takt: ---
FSB-Takt: 400 MHz FSB-Typ: Quad
Multiplikator: 8,0
Energie
Corespannung: 1,100 Volt Verlustleistung: 0,7 Watt
Temperatur: 90,0°C
26.04.2017 U.G. Schaarschmidt - HS-D 16
Prozessor- und Rechnerarchitekturen 26.04.2017
HS Düsseldorf (c) U.Schaarschmidt 9
mobile devices
In den letzten 15 – 20 Jahren Entwicklung von zunehmend mehr mobilen Geräte (Mobiltelefon, MP3-Player, tragbare CD-Player, Laptop-Computer, Smartphones, etc. …) für Batterie- und Akku-Betrieb für den „explosionsartig“ wartende Märkte entwickelt. Hier kommt neben einer energieeffizienten Arbeitsweise auch eine gute Rechenleistung zum Tragen.
26.04.2017 U.G. Schaarschmidt - HS-D 17
Welche Methoden fallen uns spontan zum Energiesparen ein?
Taktfrequenz „herunterschalten“
(extrem: ARM hatte als Idee, den Takt jeweils durch die einzelnen Befehle zu aktivieren Amulet 1, 2e, 3, 3i),
Umschalten vom energiefressenden Quartzoszillator auf RC-Oszillator (z.T. auf Uhren-Frequenz, 32kHz),
Abschalten von ungenutzten Modulen auf dem Chip,
Alternativ in den Sleep- o.ä. Energiesparmodus schalten, indem auf Ereignisse reagiert werden kann.
26.04.2017 U.G. Schaarschmidt - HS-D 18
Prozessor- und Rechnerarchitekturen 26.04.2017
HS Düsseldorf (c) U.Schaarschmidt 10
ARM -- die Ur-Ideenschmiede für „Low-Power-Prozessoren“
Überlegung: Wo geht die Leistung hin?
Woraus besteht der Verlust bei CMOS?
Schaltleistung (Verlustleistung jeden Gates, das zum Schaltkreis dazu gehört),
Kurzschluss-Leistung,
Leckstrom,
26.04.2017 U.G. Schaarschmidt - HS-D 19
ARM -- die Ur-Ideenschmiede für „Low-Power-Prozessoren“
Low-Power Circuit Design (nach Steve Furber):
Minimierung der Betriebsspannung,
Minimierung der Schaltkreisaktivitäten,
Minimiere die Anzahl der Gates,
Minimiere die Clock-Frequenz
26.04.2017 U.G. Schaarschmidt - HS-D 20
Prozessor- und Rechnerarchitekturen 26.04.2017
HS Düsseldorf (c) U.Schaarschmidt 11
picoPower — best MCU power budget
Atmel’s picoPower technology reduces power consumption in both sleep and active mode. With picoPower technology the embedded designer can reduce the applications power consumption while maintaining performance.
26.04.2017 U.G. Schaarschmidt - HS-D 21
True 1.6 Volt Operation
AVR XMEGA offers true 1.6 Volt operation. All functions including ADC, DAC, Flash- and EEPROM memories are all operating down to 1.6V. This allows safe operation directly from a 1.8V ±10% power supply. It also enables deeper battery discharge to increase battery life.
26.04.2017 U.G. Schaarschmidt - HS-D 22
Prozessor- und Rechnerarchitekturen 26.04.2017
HS Düsseldorf (c) U.Schaarschmidt 12
Minimized Leakage Current Ultra Low Power 32 kHz Crystal Oscillator
AVR XMEGA leakage current is only 100 nA while still maintaining full RAM and register retention. This reduces power consumption for applications spending most time in sleep mode.
AVR XMEGA’s Real Time Counter consumes only 500 nA while running from a 32.768 kHz Crystal Oscillator.
26.04.2017 U.G. Schaarschmidt - HS-D 23
Sleep modes XMEGA has five different sleep modes to turn off unused modules and reduce the power consumption in the application. Many sleep modes makes it easy to find the perfect fit for the application. The granularity is further enhanced by the innovative Power Reduction Register technology.
In idle sleep mode all peripherals operate while the CPU is sleeping to reduce the power consumption. With up to 50%, while event handling, communication and data input/output still run.
In power-save mode, XMEGA uses 650nA to run the Real Time Counter and have full SRAM and register retention offering industry leading low power numbers. Enabling Watchdog and Brown Out adds only 1uA.
In power-down mode, XMEGA uses only 100nA with SRAM and register retention, and 5us wake-up time from pin change on any I/O pin and TWI address match.
Standby and extended standby sleep modes are identical to power-down and power-save, except the external oscillator is kept running to reduce wake-up time.
26.04.2017 U.G. Schaarschmidt - HS-D 24
Prozessor- und Rechnerarchitekturen 26.04.2017
HS Düsseldorf (c) U.Schaarschmidt 13
picoPower Technology - Reducing power consumption—maintaining performance
26.04.2017 U.G. Schaarschmidt - HS-D 25
[Atmel: AVR Xmega.pdf]
Atmel‘s 2nd generation „pico power“
True 1.6V operation
Flash, Analog, EEPROM, Oscillators down to 1.6V
Enable 1.8V +/-10% power supply
Lowest power 32 kHz Crystal Oscillator
650nA RTC
Low leakage Process Technology
100nA
1 μA Watchdog and Brown-Out
26.04.2017 U.G. Schaarschmidt - HS-D 26
Prozessor- und Rechnerarchitekturen 26.04.2017
HS Düsseldorf (c) U.Schaarschmidt 14
XMEGA A3B
Include all XMEGA A3 features, plus:
32-bit Real Time Counter with Battery Backup System
Targets low power applications that require battery backup for the clock
Real Time Counter keeps running when main power is lost
Automatic power switching
Only 500 nA to power:
32-bit Real Time Counter
32.768 kHz Crystal
Backup register
32.768 kHz XTAL oscillator failure detection
26.04.2017 U.G. Schaarschmidt - HS-D 27
Auch andere Hersteller haben ähnlich hübsche „Töchter“
Microchip PIC MCUs
Extreme low power (XLP)
Lowest power sleep modes with flexible wake-up sources
Sleep currents as low as 20 nA
Wake-up sources in every sleep mode
Special low power BOR, WDT, RTC
26.04.2017 U.G. Schaarschmidt - HS-D 28
Prozessor- und Rechnerarchitekturen 26.04.2017
HS Düsseldorf (c) U.Schaarschmidt 15
Vergleich aus Sicht von Microchip
26.04.2017 U.G. Schaarschmidt - HS-D 29
Auch andere Hersteller haben ähnlich hübsche „Töchter“
TI TMS 430 - Familie
6 Low Power Modes
Standby Mode at 3V operation with self wakeup, BOR, RAM retention < 0.6µA
Instant Wakeup @ <1µs
Entire MSP430 portfolio is Ultra-Low Power by design Featuring 200+ devices
26.04.2017 U.G. Schaarschmidt - HS-D 30
Prozessor- und Rechnerarchitekturen 26.04.2017
HS Düsseldorf (c) U.Schaarschmidt 16
Hey – dieses Mal kommt der Vergleich von TI – und sieht anders aus…
26.04.2017 U.G. Schaarschmidt - HS-D 31
MSP430 Offers the Lowest Power Active Mode and Sleep Modes
The lowest power active and sleep modes with Brown Out Reset (BOR).
<1µs wakeup from sleep mode (Our Low Power Mode 3 includes RAM retention, self wakeup, and BOR at 0.7µA @ 3V)
Device Active @ 3V w/BOR (µA) Standby w/Self wakeup and BOR (µA)
Device active@3,0V w/BOR Standby w/self- WakeUp and BOR
MSP430F2001 300 µA 0.6 µA
MSP430F2619 515 µA 0.6 µA
STM8L151G4 702.8 µA 5.8 µA
PIC24F16KA102 1110 µA 0.85 µA
26.04.2017 U.G. Schaarschmidt - HS-D 32
Prozessor- und Rechnerarchitekturen 26.04.2017
HS Düsseldorf (c) U.Schaarschmidt 17
MSP430 16-bit ultra-low power microcontrollers (MCUs) - F5xx series
Ultra-low power Active mode: 165uA/MHz
Introducing new Low Power Modes for added flexibility and power optimization
LPM3.5 and LPM4.5: down to 100nA
Increased performance Up to 25 MHz; 12 MHz at 1.8 V
Up to 256KB Flash; Up to 16KB RAM
ISP Flash at 1.8 V
Read during erase operation
Increased functionality Improved 16-bit MSP430CPUX architecture featuring 20-bit addressing modes
More connectivity options: USB, Encrypted RF, Universal Serial Communication Interface (USCI)
DMA, ADC, DAC, LCD, enhanced 32x32 multiplier
Unique and robust Power Management Module (PMM) includes:
Integrated LDO
Supply voltage management and supervision
Adjustable core voltages
Dual power control for V-core and V-system
Fail-safe and flexible Clocking system (0, 1 or 2 external clock sources)
26.04.2017 U.G. Schaarschmidt - HS-D 33
Silicon Labs // Energy Micro
2013 im Juni hat Silicon Labs die norwegische Firma Energy Micro aufgekauft.
Diese Firma hatte schon einige Entwickler der AVR-Familie „übernommen“, resp. nach dem Verkauf der AVR-Familie an Atmel haben die Entwickler eine neue Firma namens Energy Micro aufgemacht.
26.04.2017 U.G. Schaarschmidt - HS-D 34
Prozessor- und Rechnerarchitekturen 26.04.2017
HS Düsseldorf (c) U.Schaarschmidt 18
ENERGY micro EFM32 the worlds most energy friendly mcus
10 factors that make the 32-bit EFM32 the world's most energy friendly microcontroller
In ultra low-power microcontroller applications the power consumption over time in both active and sleep periods combine to make up the total energy consumption (Energy = Power ∙ Time).
The EFM32 Gecko MCUs ensure designers can achieve the lowest possible total energy consumption for their applications. Typical applications experience 4x longer operation when running off a single coin cell battery when using an EFM32 Gecko microcontroller.
26.04.2017 U.G. Schaarschmidt - HS-D 35
26.04.2017 U.G. Schaarschmidt - HS-D 36
[www.energymicro.com/technology]
The energy friendly EFM32 microcontrollers have been designed to significantly reduce active mode power consumption. At 32 MHz and 3V the MCU only consumes 150 μA/MHz while running real life code.
Prozessor- und Rechnerarchitekturen 26.04.2017
HS Düsseldorf (c) U.Schaarschmidt 19
2. Reduced processing time
Energy Micro has built the EFM32 Gecko microcontroller around the 32-bit ARM Cortex-M3 processor core. The Cortex-M3 architecture was developed for response and power sensitive applications and is much more processing efficient than 8- and 16-bit CPUs. Tasks are therefore executed with fewer clock cycles which dramatically reduces the active period.
26.04.2017 U.G. Schaarschmidt - HS-D 37
Cortex M3 – industry leading 32-bit ARM
ARM®'s 32-bit Cortex™-M3 processor offers superior efficiency and flexibility and was specifically developed for response and power sensitive applications. EFM32 uses the Cortex-M3's low power and high performance abilities in combination with unique low power peripherals to create the best low power embedded systems platform ever.
26.04.2017 U.G. Schaarschmidt - HS-D 38
Prozessor- und Rechnerarchitekturen 26.04.2017
HS Düsseldorf (c) U.Schaarschmidt 20
Cortex M3 – industry leading 32-bit ARM
26.04.2017 U.G. Schaarschmidt - HS-D 39
Low Power
32-bit Cortex-M3 designed for low power operation
High power efficiency with Thumb-2 instruction set
Small core footprint with integrated power mode support
Cortex M3 – industry leading 32-bit ARM
26.04.2017 U.G. Schaarschmidt - HS-D 40
High Performance
Cortex-M3 delivering 1.25 DMIPS/MHz
Separate data- and instruction bus
High code density and performance with Thumb-2 instruction set
Excellent clock per instruction ratio
Nested Vectored Interrupt Controller for outstanding interrupt handling
Superior Math Capability
Prozessor- und Rechnerarchitekturen 26.04.2017
HS Düsseldorf (c) U.Schaarschmidt 21
26.04.2017 U.G. Schaarschmidt - HS-D 41
[www.energymicro.com/technology]
3. Very fast wake-up time
EFM32 MCUs minimize the inefficient wake-up period between deep sleep modes and active mode. This period simply cannot be neglected since low power systems continually switch between active- and sleep modes. EFM32 microcontrollers have reduced the wake-up time from deep sleep to 2 μs, ensuring as little energy as possible is used before the CPU starts processing its tasks.
26.04.2017 U.G. Schaarschmidt - HS-D 42
Prozessor- und Rechnerarchitekturen 26.04.2017
HS Düsseldorf (c) U.Schaarschmidt 22
26.04.2017 U.G. Schaarschmidt - HS-D 43
[www.energymicro.com/technology]
4. Ultra Low standby current
EFM32 microcontrollers combine ultra low power technology with clever power management to reduce energy usage in standby modes while still performing basic operations. The Deep Sleep mode includes RAM and CPU retention, Power-on Reset and Brown-out Detection safety features, and a Real Time Counter while only using 900 nA. In Shutoff mode the consumption is only 20 nA.
26.04.2017 U.G. Schaarschmidt - HS-D 44
Prozessor- und Rechnerarchitekturen 26.04.2017
HS Düsseldorf (c) U.Schaarschmidt 23
26.04.2017 U.G. Schaarschmidt - HS-D 45
[www.energymicro.com/technology]
5. Autonomous peripheral operation
In addition to lowest active and sleep mode energy consumption, the EFM32 peripherals can operate in low energy modes without using the CPU. Using autonomous peripherals, an application can reduce power consumption while still performing very advanced tasks.
26.04.2017 U.G. Schaarschmidt - HS-D 46
Prozessor- und Rechnerarchitekturen 26.04.2017
HS Düsseldorf (c) U.Schaarschmidt 24
26.04.2017 U.G. Schaarschmidt - HS-D 47
[www.energymicro.com/technology]
6.PRS – Peripheral Reflex System
The Peripheral Reflex System in the EFM32 microcontrollers makes it possible to directly connect one peripheral to another peripheral without involving the CPU. With this system a peripheral can produce signals which other peripherals can consume and instantly react to while the CPU remains asleep.
26.04.2017 U.G. Schaarschmidt - HS-D 48
Prozessor- und Rechnerarchitekturen 26.04.2017
HS Düsseldorf (c) U.Schaarschmidt 25
PRS – Peripheral Reflex System
What?
The PRS is available in Energy Mode 0 and Energy Mode 1 and allows configurable, fast, and autonomous connections between the peripherals.
Why?
Events and signals from one peripheral can be used as input signals or triggers by other peripherals and ensure timing-critical operation and reduced software overhead.
26.04.2017 U.G. Schaarschmidt - HS-D 49
PRS – Peripheral Reflex System
26.04.2017 U.G. Schaarschmidt - HS-D 50
How?
Without CPU intervention the peripherals interconnect via the PRS and signal events/states or even transfer data autonomously in single- or chained steps. This results in improved system performance and reduced energy consumption. The Peripheral Reflex System (PRS) system is a configurable network which lets the different peripheral modules communicate directly with each other without involving the CPU. Peripherals sending out Reflex signals are called producers. The PRS routes these reflex signals to consumer peripherals, which act on the received data.
Prozessor- und Rechnerarchitekturen 26.04.2017
HS Düsseldorf (c) U.Schaarschmidt 26
26.04.2017 U.G. Schaarschmidt - HS-D 51
[www.energymicro.com/technology]
7. Well architected Energy Modes
EFM32 microcontrollers have 5 efficient energy modes which give system designers the flexibility to optimize their application for highest performance and longest battery life.
26.04.2017 U.G. Schaarschmidt - HS-D 52
Prozessor- und Rechnerarchitekturen 26.04.2017
HS Düsseldorf (c) U.Schaarschmidt 27
Ultra efficient Energy Modes
With a high performance 32-bit Cortex-M3 processor, high code density and autonomous peripherals, the EFM32 microcontroller executes application code faster than 8-, 16-, and even 32-bit solutions. Because of this the EFM32 can spend most of its time in some of the ultra efficient energy saving modes that it features. Several ultra low Energy Modes are available for tuning the energy budget and significantly reducing the power consumption.
26.04.2017 U.G. Schaarschmidt - HS-D 53
Ultra efficient Energy Modes
26.04.2017 U.G. Schaarschmidt - HS-D 54
The EFM32 is designed to achieve a high degree of autonomous operation in the low energy modes. An intelligent combination of peripherals, low leakage RAM with data retention, DMA and interconnection ability, low-power oscillators, and very short wake-up times makes it very attractive to remain in the low energy modes for long periods and thus reducing the energy consumption.
Prozessor- und Rechnerarchitekturen 26.04.2017
HS Düsseldorf (c) U.Schaarschmidt 28
Ultra efficient Energy Modes
26.04.2017 U.G. Schaarschmidt - HS-D 55
Energy Mode 0 (EM0): Active Mode with Cortex-M3 system active and all peripherals software selectable
Energy Mode 1 (EM1): High speed autonomous operation with Cortex-M3 disabled. All peripherals software selectable
Energy Mode 2 (EM2): Low speed autonomous operation with 32 kHz oscillator and low energy peripherals active
Energy Mode 3 (EM3): Low speed autonomous operation with selected peripherals active and full RAM retention
Energy Mode 4 (EM4): Standby mode
26.04.2017 U.G. Schaarschmidt - HS-D 56
[www.energymicro.com/technology]
Prozessor- und Rechnerarchitekturen 26.04.2017
HS Düsseldorf (c) U.Schaarschmidt 29
8. Energy efficient peripherals
EFM32 microcontrollers are packed with peripherals designed for low energy operation which increase the battery life 4 times compared to other low power 8-, 16-, and 32-bit solutions. Peripherals include:
LCD controller driving 4x40 segments at only 0.55 uA
Low Energy UART, full communication at 32 kHz while consuming only 100 nA
12-bit ADC performing 1 million samples/s at only 350uA
Analog Comparator using as little as 150 nA
Hardware accelerator for 128/256-bit AES encryption and decryption in only 54/75 cycles
26.04.2017 U.G. Schaarschmidt - HS-D 57
High Performace Peripherals
Operating without CPU intervention
EFM32 is packed with peripherals built for low energy operation. Without sacrificing performance, the low power peripherals deliver high throughput and performance. This is possible with the use of innovative control techniques and peripheral reflex system (PRS). Peripherals can react and respond to input from external or internal triggers without any CPU intervention. In combination with the DMA controller the PRS enabled EFM32 systems benefit from an autonomous behavior resulting in reduced latency and energy consumption.
26.04.2017 U.G. Schaarschmidt - HS-D 58
Prozessor- und Rechnerarchitekturen 26.04.2017
HS Düsseldorf (c) U.Schaarschmidt 30
26.04.2017 U.G. Schaarschmidt - HS-D 59
[www.energymicro.com/technology]
9. LESENSE – Low Energy Sensor Interface
LESENSE provides a configurable and energy efficient way of controlling up to 16 external analog sensors without involving the Cortex CPU. This generic low energy sensor interface works in the 900 nA Deep Sleep mode and enables autonomous monitoring of virtually any type of analog sensor control scheme, including capacitive, inductive and resistive types. For example, LESENSE can be setup to intelligently monitor sensor values and take action via the peripheral reflex system (PRS) to wake up the CPU only if programmable thresholds are exceeded - recurring, energy wasting CPU wake-ups are not necessary.
26.04.2017 U.G. Schaarschmidt - HS-D 60
Prozessor- und Rechnerarchitekturen 26.04.2017
HS Düsseldorf (c) U.Schaarschmidt 31
26.04.2017 U.G. Schaarschmidt - HS-D 61
[www.energymicro.com/technology]
10. Simplicity Studio and Advanced Energy Monitoring
Cuts design cycles in half: Simplicity Studio is a free and complete tools suite providing instant and "one-click" updated access to the latest datasheets, application notes, software tools, 3rd party IDE, code examples, demos and other EFM32 Gecko and EFR4D Draco resources. The Simplicity Studio console auto-configures in response to user preferences, and includes access to the unique energyAware Profiler and Advanced Energy Monitoring (AEM) data for creation of energy friendly software and real time energy debugging that works in conjunction with all Energy Micro starter and development KITs.
26.04.2017 U.G. Schaarschmidt - HS-D 62
Prozessor- und Rechnerarchitekturen 26.04.2017
HS Düsseldorf (c) U.Schaarschmidt 32
26.04.2017 U.G. Schaarschmidt - HS-D 63
[www.energymicro.com/technology]
26.04.2017 U.G. Schaarschmidt - HS-D 64
[www.energymicro.com/technology]
Prozessor- und Rechnerarchitekturen 26.04.2017
HS Düsseldorf (c) U.Schaarschmidt 33
Energy Mode Transitions
26.04.2017 U.G. Schaarschmidt - HS-D 65