Inh. Dipl. Ing. Mario Blunk

Buchfinkenweg 399097 Erfurt / Deutschland

Telefon +49 (0)361 6022 5184

Email info@blunk-electronic.de

Internet www.blunk-electronic.de

Doc. Vers. 2017-08-10

Design Reviews Gutachten Beratung

HW/SW-Entwicklung (Eagle, KiCad, VHDL, Verilog, Ada, Linux)

Agenda

Tag #1● Schaltplan erstellen● Netzklassen festlegen● Electrical Rule Check

(ERC)● Schaltplan Struktur● Übungen & Beratung● Vorbereitung PCB-Layout● Konturen Leiterplatte● Paßmarken, Bohrungen

Tag #2● Platzierung Bauteile● Texte in Kupfer● Bestückungdruck● Design Rules (DRC)● Lagenaufbau, Via-Typen● Routing / Entflechtung● Kommunikation mit

Herstellern und Bestückern

Tag #3● Bauteile in Bibliothek

bearbeiten/anlegen● Symbole, Gehäuse,

Devices● Bibliothek Struktur● Namenskonventionen● Materialwirtschaft● CAM-Prozessor● Gerber/Bohrdaten● Übungen & Beratung

Tag #4● Projekt- & Schaltplanstruktur● Übungen an modularen, hierarchischen Designs● Namenskonventionen / Style Guides● Einführung agile HW-Entwicklung● Design for Test & Manufacturing (DFT/DFM)● Scripting & Automatisierung

Anlegen des Projektes

Rechtsklick / Neues Projekt

Schaltplan anlegen #1

Rechtsklick aufProjektname / Neuer Schaltplan

Schaltplan anlegen #2

ZeichnungsrahmenBefehl ADD

Bauteile platzieren #1

Befehle ADD, USE, MOVE, DELETE, GROUP, NAME, VALUE, CHANGE, SMASH

Bauteile platzieren #2

Befehle NET, NAME, LABEL, SPLIT, JUNCTION, SHOW

Bauteile platzieren #3

Befehl INVOKE oder seitenübergreifend INVOKE V1

Netze

Befehle LABEL, MOVE, DELETE

Gate Swap

Befehl GATESWAP

vorher nachher

Busse

Befehle BUS, NAME, LABEL, SPLIT

Strukturierung

Schaltplan Layer

Befehle DISPLAY, LAYER, CHANGE LAYER

Dokumentation #1

Dokumentation #2

Zeichnungsraster

Befehl GRID

Alternativ Grid:

Strg+Alt

Schaltplan - Seiten

Befehl EDIT .s2

Sortieren mit EDIT .s2 .s1

Netzklassen #1

Bahnbreite Via-Bohrungen Abstand zu anderen Signalen

regeln Minimalwerte :

BefehlCLASS

Netzklassen #2

BefehleINFO,CHANGE CLASS

Texte #1

Befehle TEXT, INFO

Texte #2

Befehl TEXT >PROJEKT

Bauteilnamen

Bestückungsvarianten #1

Befehl VARIANT

Bestückungsvarianten #2

ERC

Befehle ERC, ERROR

SKRIPTE #1

SKRIPTE #2

1. 2.

Ausführung automatisch bei EAGLE Start !https://github.com/Blunk-electronic/lbr_eagle/blob/master/scr/eagle.scr

SKRIPTE #3

Mehr zu EAGLE-Skripten hier :

Scripting Tutorial

SKRIPTE #4

http://www.blunk-electronic.de/pdf/Scripting_de.pdf

Leiterplatte

Thanks to: Key Design Electronics Ltd. http://www.kdel.co.uk/26 Lancaster Way, Scalby, Scarborough, YO13 0QH, England+44 (0) 1723 341809

Board erzeugen

BefehlBoard

Konturen

$ / €

Befehle MOVE, WIRE, SPLIT, DELETE, CIR, ARC

Grid metrisch / inch ?

Metrisch vs Imperial

0.1 inch=100mil

0.1 inch2.54mm

=x inch gesuchty mmgegeben

Bohrungen #1

Befehle

ADD, DELETE, MOVE

Bohrungen #2

Befehle

COPY, DELETE, MOVE,LOCK

Grid metrisch / inch ?

Passmarken/Fiducials #1

Befehl ADD

Passmarken/Fiducials #2

Befehle MOVE, DELETE, COPY, LOCK

PCB- Bestückerkontaktieren !

Passmarken/Fiducials #3

PCB- Bestückerkontaktieren !

Abstandsmessungen #1

Befehle MARK, MARK;

Abstandsmessungen #2

Befehl DIM

Bauteile platzieren #1

Befehle LOCK, MOVE R77, GROUP, CHANGE, ROTATE R-45, MIRROR, RATSNET

Bauteile platzieren #2

gespiegelt !

keep out

Texte #1

Befehle TEXT, CHANGE - TEXT - SIZE - RATIO - LAYER

Texte #2

Texte #3

Board Layer

Befehle DISPLAY, LAYERCHANGE LAYER

Sperrgebiete #1

Befehle

WIRE, POLY,DELETE,MOVE,SPLIT,GROUP

Sperrgebiete #2

Befehle

WIRE, DELETE,MOVE,SPLIT,GROUP

Sperrgebiete #3

Befehle POLY,DELETE,MOVE,GROUP

Routen #1

Befehle ROUTE,WIRE,SPLIT,RIPUP,RATSNET,MOVE VIA,CHANGE

Routen #2

Befehle WIRE,VIANAME,RATSNET,...

Via Eigenschaften

Befehle INFO, CHANGE SHAPE / DIA / DRILL

Aufreißen

Aufreißen aller Netze:RIPUP (nicht sinnvoll !)

Aufreißen aller Netze außer:RIPUP ! GND +5V

Aufreißen bestimmter Netze:RIPUP GPIO_* JTAG_TCK

Polygone #1

Polygone #2

Befehl POLY, RATSNEST

Polygone #3

Befehl RATSNET, NAME, RIP @ yxz;

Polygone #4Befehl CHANGE ISO / THERMAL / ORPHAN /

POUR / WIDTH, RIP @ xyz

Leitungslängen

Befehl MAEANDER 50

Einstellungen max. Differenz & Gap in : DRC/MISC

ULP: length

Autorouter #1

Ein Autorouter bedarf Vorbereitungen und Grenzen für brauchbare Ergebnisse !

route alle Netze:AUTO (nicht sinnvoll)

route alles außer:AUTO ! GND +5V

route nur:AUTO GPIO_*

Verwende Sperrgbieteund Sperflächen !

Autorouter #2

Nicht schön, aber schnell !

DRC #1

BefehlDRC

https://github.com/Blunk-electronic/lbr_eagle/tree/master/dru

DRC #2

BefehlDRC

DRC #3

BefehlDRC

DRC #4

BefehlDRC

DRC #5

BefehlDRC

Via-Bohrungen größer 0,3mm ohne Lötstoplack !

DRC #6

von Lötstoplack befreites Via im SMD-Pad

ACHTUNG:- DRC-Einstellung Clearance/Same Signals SMD-Via=0 nötig !- PCB-Bestücker kontaktieren ! Lotpaste kann in Bohrung abfließen !

Lötstoplack vs. Vias

von Lötstoplack befreites Via

mit Lötstoplack bedecktes Via

Nicht als Testpunkt für ICT oder FPT geeignet ! PCB-Bestücker kontaktieren !

1. Bedarf Multilayer PCB ?

2. Platzierung Versorgungs/Signallagen ?

3. Layer Setup

4. Vias

5. Hersteller kontaktieren !

Multilayer PCBs

Lagenplatzierung #1

GND

VCC

+ Abblockung + Zugang Signale + Übersprechen

- Strahlung & Schirmung - Impedanz PWR/GND

SignaleSignale

Signale

Lagenplatzierung #2

GND

VCC

+ Strahlung & Schirmung + Impedanz PWR/GND

- Abblockung - Zugang Signale - Übersprechen

Signale

Signale

Lagenplatzierung #3

GND

VCC

+ Abblockung + Übersprechen + Strahlung & Schirmung + Impedanz PWR/GND

- Zugang Signale

Signale

GND

GND

Signale

Layer Setup #1Befehl DRC

Kern

Prepreg

Layer Setup #2

- 4 Lagen - 1 x Kern- 2 x Prepreg

1+2*15+16

- 6 Lagen - 2 x Kern- 3 x Prepreg

1+2*3+14*15+16

Prepreg

Prepreg

Kern

Kern

Kern

Vias

through (durchgehend)

(1+2*15+16)

blind (Sackloch)

[15:1+2*15+16]

buried(vergraben)

1+(2*15)+16

micro(nur von außen zur nächsten Lage)

[1+2*15+16:15]

Routen von Innenlagen

Blind-Via von Topnach Layer 2

Through-Via vonTop nach Bottom

Buried-Via von Layer 2nach Layer 15

Blind-Via von Layer 15nach Layer 16

Testpunkte für ICT, FPT, … ?

http://www.blunk-electronic.de/pdf/Design_Checklist_en.pdf

Layer 21/22 und 51/52

Befehle:SMASH,MOVE,GROUP,CHANGE- SIZE- RATIO

vorher:

nachher:

Dokumentation #1

Dokumentation #2Layer 51/52 (tDocu / bDocu)

Befehle: TEXT, WIRE, MOVE, GROUP, CHANGE TEXT / SIZE / RATIO

Dokumentation #3

Layer 21/22 (tPlace / bPlace)

Dokumentation #4

Zeichnungsrahmen

Befehle: ADD,MOVE,GROUP

Layer 48 (Document)

Materialliste (BOM) & Netzliste ...

Datei/Export/Import/...

RUN bomRUN export-ict-netlist-pad-coordinatesRUN ipc-d-356

RUN statistic-brd

- Bestückungsvarianten- Export aus BRD/SCH- Sonderzeichen

Bibliothek Aufbau #1

https://github.com/Blunk-electronic/lbr_eagle

Bibliothek Aufbau #2

Bibliothek Aufbau #3

Symbole bearbeiten

Befehle: WIRE, PIN,TEXT,CHANGE- DIR- FONT- SIZE

Gehäuse bearbeiten

Befehle:

LAYER,PAD,SMD,WIRE,MOVE,GROUP,DEL,NAME,CHANGE

Langlöcher #1Befehle:

PAD,WIRE,NAME

Layer Millings

PCB-Herstellerbenachrichtigen !

Langlöcher #2

PCB-Hersteller benachrichtigen !

!!! INNENLAGEN BEACHTEN !!!

Device anlegen

Befehle: ADD, PAC, CON, PRE, ATTR, VAL ON/OFF

http://www.blunk-electronic.de/pdf/library_tutorial.pdf

EMS

Fa. TechnikronInh. Ronald Nehring12627 Berlin / DeutschlandTel. +49 (0) 30 8631 7631

www.technikron.deservice@technikron.de

Jenaer Leiterplatten GmbHPrüssingstraße 3107745 Jena

www.jlp.de

CAM-Prozessor #1

https://github.com/Blunk-electronic/lbr_eagle/tree/master/cam

CAM-Prozessor #2

CAM-Prozessor #3

CAM-Prozessor #4

CAM-Prozessor #5[EXCELLON]

Type = DrillStationLong = "Excellon drill station, coordinate format 2.5 inch"Init = "%%\nM48\nM72\n"Reset = "M30\n"ResX = 10000ResY = 10000;Rack = ""DrillSize = "%sC%0.5f\n" ; (Tool code, tool size)AutoDrill = "T%02d" ; (Tool number)FirstDrill = 1BeginData = "%%\n"Units = InchSelect = "%s\n" ; (Drill code)Drill = "X%1.0fY%1.0f\n" ; (x, y)Info = "Drill File Info:\n"\ "\n"\ " Data Mode : Absolute\n"\ " Units : 1/10000 Inch\n"\ "\n"

Änderungen inDatei eagle.def(Version 7.x)

PentaLogix ViewMate

Helmut MendritzkiSoftware-Beratung-VertriebDahlienhof 125462 RELLINGEN / GERMANYTel.: +49 (0) 4101 - 20 60 51Fax: +49 (0) 4101 - 20 60 53 Mobile: +49 (0) 171 - 2155852Email: mendritzki@aol.comWeb: www.pentalogix.com

Gerbv

http://gerbv.geda-project.org

Literatur #1

Printed Circuit Board Design Techniques for EMC

Compliance: A Handbook for Designers

(IEEE Press Series on Electronics Technology)

Literatur #2

Joachim FranzEMV

Störungssicherer Aufbauelektronischer Schaltungen

ISBN 3-519-10397-4

Boundary Scan System M-1

Erkennung von Fertigungsfehlern, Inbetriebnahme und Test von Prototypen

und Systemen ?

OpenSource Boundary Scan / JTAG

http://blunk-electronic.de/products.html

Was ist Boundary Scan ?

LinksPCB Herstellung:

www.q-print.de (Prototypen)

www.jlp.de (Serienfertigung)

Bauteil-Lieferanten und EMS:

www.ax-electronic.de

www.blunk-electronic.de

www.technikron.de

Danke für Ihre Aufmerksamkeit !