Serielle BUS-Systeme SPI und UART - Projektlabor...

21
Lukas Merk Gruppe 2 1 TU-Berlin 08.05.2013 Serielle BUS-Systeme SPI und UART

Transcript of Serielle BUS-Systeme SPI und UART - Projektlabor...

Page 1: Serielle BUS-Systeme SPI und UART - Projektlabor Forumservice.projektlabor.tu-berlin.de/wordpress/meisterorgl/wp-content/... · Lukas Merk Gruppe 2 2 Gliederung Shiftregister SPI

Lukas Merk Gruppe 2 1

TU-Berlin 08.05.2013

Serielle BUS-Systeme SPI und UART

Page 2: Serielle BUS-Systeme SPI und UART - Projektlabor Forumservice.projektlabor.tu-berlin.de/wordpress/meisterorgl/wp-content/... · Lukas Merk Gruppe 2 2 Gliederung Shiftregister SPI

Lukas Merk Gruppe 2 2

Gliederung● Shiftregister

● SPI

– Grundlagen

– Konfigurationen

– Timing

– Vor- / Nachteile

● UART

– Nötige Voreinstellungen

– Datenstrom

● Quellen

Page 3: Serielle BUS-Systeme SPI und UART - Projektlabor Forumservice.projektlabor.tu-berlin.de/wordpress/meisterorgl/wp-content/... · Lukas Merk Gruppe 2 2 Gliederung Shiftregister SPI

Lukas Merk Gruppe 2 3

„Parallel“ zu SeriellShiftregister

Page 4: Serielle BUS-Systeme SPI und UART - Projektlabor Forumservice.projektlabor.tu-berlin.de/wordpress/meisterorgl/wp-content/... · Lukas Merk Gruppe 2 2 Gliederung Shiftregister SPI

Lukas Merk Gruppe 2 4

SPI

Seriell

Synchron

Entwickelt von Motorola

Serial Peripheral Interface

Page 5: Serielle BUS-Systeme SPI und UART - Projektlabor Forumservice.projektlabor.tu-berlin.de/wordpress/meisterorgl/wp-content/... · Lukas Merk Gruppe 2 2 Gliederung Shiftregister SPI

Lukas Merk Gruppe 2 5

SPI Pins

SCKL Serial Clock

MOSI Master out, Slave in (ausgehende Datenleitung)

MISO Master in, Slave out (eingehende Datenleitung)

SS Slave Select

Page 6: Serielle BUS-Systeme SPI und UART - Projektlabor Forumservice.projektlabor.tu-berlin.de/wordpress/meisterorgl/wp-content/... · Lukas Merk Gruppe 2 2 Gliederung Shiftregister SPI

Lukas Merk Gruppe 2 6

Independent Slave

Page 7: Serielle BUS-Systeme SPI und UART - Projektlabor Forumservice.projektlabor.tu-berlin.de/wordpress/meisterorgl/wp-content/... · Lukas Merk Gruppe 2 2 Gliederung Shiftregister SPI

Lukas Merk Gruppe 2 7

Daisy Chain SPI

Page 8: Serielle BUS-Systeme SPI und UART - Projektlabor Forumservice.projektlabor.tu-berlin.de/wordpress/meisterorgl/wp-content/... · Lukas Merk Gruppe 2 2 Gliederung Shiftregister SPI

Lukas Merk Gruppe 2 8

Timing

Page 9: Serielle BUS-Systeme SPI und UART - Projektlabor Forumservice.projektlabor.tu-berlin.de/wordpress/meisterorgl/wp-content/... · Lukas Merk Gruppe 2 2 Gliederung Shiftregister SPI

Lukas Merk Gruppe 2 9

Mode Tabelle

Page 10: Serielle BUS-Systeme SPI und UART - Projektlabor Forumservice.projektlabor.tu-berlin.de/wordpress/meisterorgl/wp-content/... · Lukas Merk Gruppe 2 2 Gliederung Shiftregister SPI

Lukas Merk Gruppe 2 10

Vollduplex

Page 11: Serielle BUS-Systeme SPI und UART - Projektlabor Forumservice.projektlabor.tu-berlin.de/wordpress/meisterorgl/wp-content/... · Lukas Merk Gruppe 2 2 Gliederung Shiftregister SPI

Lukas Merk Gruppe 2 11

Vorteile● Vollduplexfähig

● Protokoll ist flexibel

● einfache Hardware

● Belegt wenige Pins

Page 12: Serielle BUS-Systeme SPI und UART - Projektlabor Forumservice.projektlabor.tu-berlin.de/wordpress/meisterorgl/wp-content/... · Lukas Merk Gruppe 2 2 Gliederung Shiftregister SPI

Lukas Merk Gruppe 2 12

Nachteile● „extra“ Slave Select nötig

● keine Slave Erkennung

● nur ein Master möglich

● kein Hot Plugin

Page 13: Serielle BUS-Systeme SPI und UART - Projektlabor Forumservice.projektlabor.tu-berlin.de/wordpress/meisterorgl/wp-content/... · Lukas Merk Gruppe 2 2 Gliederung Shiftregister SPI

Lukas Merk Gruppe 2 13

UART

Seriell

Asynchron

Page 14: Serielle BUS-Systeme SPI und UART - Projektlabor Forumservice.projektlabor.tu-berlin.de/wordpress/meisterorgl/wp-content/... · Lukas Merk Gruppe 2 2 Gliederung Shiftregister SPI

Lukas Merk Gruppe 2 14

Pinbelegung

Page 15: Serielle BUS-Systeme SPI und UART - Projektlabor Forumservice.projektlabor.tu-berlin.de/wordpress/meisterorgl/wp-content/... · Lukas Merk Gruppe 2 2 Gliederung Shiftregister SPI

Lukas Merk Gruppe 2 15

UART Konfiguration● Bitzahl pro Wort (5 – 9 Bits)

● Bitreihenfolge

● Bitgeschwindigkeit

● Verwendung von Checkbit

Page 16: Serielle BUS-Systeme SPI und UART - Projektlabor Forumservice.projektlabor.tu-berlin.de/wordpress/meisterorgl/wp-content/... · Lukas Merk Gruppe 2 2 Gliederung Shiftregister SPI

Lukas Merk Gruppe 2 16

Bautrate einstellen

UBRRL/UBRRH=Taktfrequenz

16×Baudrate

Page 17: Serielle BUS-Systeme SPI und UART - Projektlabor Forumservice.projektlabor.tu-berlin.de/wordpress/meisterorgl/wp-content/... · Lukas Merk Gruppe 2 2 Gliederung Shiftregister SPI

Lukas Merk Gruppe 2 17

Code BeispielSenden

Page 18: Serielle BUS-Systeme SPI und UART - Projektlabor Forumservice.projektlabor.tu-berlin.de/wordpress/meisterorgl/wp-content/... · Lukas Merk Gruppe 2 2 Gliederung Shiftregister SPI

Lukas Merk Gruppe 2 18

Datenstrom

Page 19: Serielle BUS-Systeme SPI und UART - Projektlabor Forumservice.projektlabor.tu-berlin.de/wordpress/meisterorgl/wp-content/... · Lukas Merk Gruppe 2 2 Gliederung Shiftregister SPI

Lukas Merk Gruppe 2 19

Vorteile● 2 x Halbduplex

● Protokoll ist flexibel (weniger als SPI)

● einfache Hardware

● belegt wenige Pins (weniger als SPI)

● Handshake leicht zu Implementieren

Page 20: Serielle BUS-Systeme SPI und UART - Projektlabor Forumservice.projektlabor.tu-berlin.de/wordpress/meisterorgl/wp-content/... · Lukas Merk Gruppe 2 2 Gliederung Shiftregister SPI

Lukas Merk Gruppe 2 20

Nachteile● genauer Taktgeber nötig

Page 21: Serielle BUS-Systeme SPI und UART - Projektlabor Forumservice.projektlabor.tu-berlin.de/wordpress/meisterorgl/wp-content/... · Lukas Merk Gruppe 2 2 Gliederung Shiftregister SPI

Lukas Merk Gruppe 2 21

Quellen● http://de.wikipedia.org/wiki/UART

● http://en.wikipedia.org/wiki/Serial_Peripheral_Interface_Bus

● http://www.layadcircuits.com/layad_articles/UART_Basics.htm

● http://www.mikrocontroller.net/articles/AVR-Tutorial:_UART