PLUS /2015 1

LEITERPLATTENTECHNIK

Ein seit Jahrzehnten kontinuierlich voranschreitender Trend ist die Miniaturisierung und die immer weiter steigenden Leistungen bei leistungselektronischen Bauteilen [1]. Die daraus resultierenden Leistungs-dichten steigen deshalb immer weiter an. Die Konse-quenz daraus ist eine steigende Halbleitertemperatur. Bei der Signalverarbeitung in der Hochfrequenztech-nik, insbesondere bei der Verstärkung von HF-Signa-len, wird sehr viel Verlustleistung und somit Verlust-wärme erzeugt. Mit steigender Frequenz nimmt die-ser Effekt aufgrund sinkender Wirkungsgrade noch einmal zu. Bei manchen Verstärkeranwendungen müssen oft bis zu 35 W pro Transistor auf wenigen Quadratmillimetern abgeführt werden. Da die Lebensdauer von Halbleitern aber stark von der Betriebstemperatur abhängig ist, gewinnt bei die-sen hohen Leistungsdichten das thermische Manage-ment immer mehr an Bedeutung [2]. Zuverlässig-keitsuntersuchungen des ,US Air Force Avionics Integrity Program‘ ergaben, dass 55 % der Ausfälle elektronischer Systeme durch erhöhte Temperaturan-forderungen verursacht werden. Die verbleibenden 45 % verteilen sich auf Vibration (20 %), Feuchtigkeit (19 %) und Staub (6 %).Für einen langen, zuverlässigen Betrieb von Halb-leitern sind kritische Temperaturen zu vermeiden. Da die meisten Leiterplattensubstrate eine niedrige Wärmeleitfähigkeit aufweisen [3], gilt dies insbe-sondere bei leiterplattenbasierten Packages. Durch die Wire-Bonds, sowie durch die HF-Strukturen auf der Oberseite der verwendeten Chips ist es nicht möglich die Wärme über die Oberseite des Chips mit Hilfe eines Kühlkörpers abzuführen. Auf Grund der kleinen Formfaktoren der Packages reicht es eben-

falls nicht aus die Wärme auf größere Kupferlagen zu spreizen. Die entstehende Verlustleistung muss durch das Package geleitet und in einer geeigneten Wärmesenke abgeführt werden. Um die thermische Performance des Packages optimieren zu können müssen die verschiedenen Wärmewiderstände des gesamten Packages von der Wärmequelle zur Senke analysiert werden. Bereits in der Konstruktions- und Entwicklungsphase müssen dafür Überlegungen über ein geeignetes Wärmemanagement angestellt wer-den, um den zuverlässigen Betrieb des Package zu gewährleisten.

Entwärmungskonzepte

Im Zuge des Forschungsprojekts InTeRaPID wur-den Entwärmungslösungen für leiterplattenbasierte Hochfrequenz-Packages untersucht. Um die thermi-sche Leistungsfähigkeit eines Package zu erhöhen, muss immer der komplette Hauptwärmepfad von der Quelle zur Senke betrachtet werden. Da es sich hier immer um eine Reihenschaltung von thermi-schen Widerständen handelt, ist es am effektivsten die Optimierung des Aufbaus beim größten Widerstand zu beginnen [2]. Den größten Wärmewiderstand des Wärmepfads stellt die Leiterplatte bzw. das Package an sich dar. Es müssen neue Entwärmungslösungen für Packages gefunden bzw. etablierte Lösungen optimiert werden. Hierfür gibt es verschiedene Möglichkeiten den Wär-mewiderstand durch eine Leiterplatte zu verringern. Es kann der Wärmepfad verkürzt werden, indem man eine Kavität in das Substrat fräst in die man den Chip versenkt. Ebenfalls ist es möglich die effektive thermische Leitfähigkeit der Leiterplatte zu erhöhen.

Thermisches Management für Leiterplatten-basierte Hochfrequenz-PackagesVon Thomas Dietl

Im Zuge des von der Bayerischen Forschungsstiftung geförderten Forschungsprojekts InTeRaPID (Interconnect Technologies for Radio Frequency PCB Integrated Devices) werden unter anderem Entwärmungslösungen für Leiterplatten-basierte Hochfrequenzpackages untersucht. Spezialisten der Technischen Hochschule Deggen-dorf, Friedrich-Alexander Universität Erlangen-Nürnberg und des Elektronikunternehmens Rohde & Schwarz Werk Teisnach beschäftigten sich eingehend mit den verschiedenen Methoden des thermischen Managements bei leiterplattenbasierten HF-Packages. Hierfür werden die verschiedenen Ansätze mit Hilfe von Testplatinen simuliert, realisiert und messtechnisch verifiziert.

2 PLUS /2015

LEITERPLATTENTECHNIK

Dies kann nur durch Einbringen von Materialien mit hoher thermischer Leitfähigkeit in die Platine erreicht werden. Eine bewährte und kostengünstige Methode dafür sind thermische Vias [3], [4]. Durch ein dich-tes Feld von Kupferhülsen (vgl. Abb. 1) steigt die effektive Wärmeleitfähigkeit der Platine an. Jedoch begrenzen die Designrules die Dichte der Vias und so die effektive thermische Leitfähigkeit.Um die Wärmeleitfähigkeit weiter zu steigern, kön-nen die Vias mit hoch thermisch leitfähigen Materi-alen gefüllt bzw. gepluggt werden. Eine andere Methode, die thermi-sche Leitfähigkeit des Wärmepfads zu erhöhen, ist das Einfügen von Wärmespreizern [2], [5]. Dabei werden thermisch hoch leitfähige Körper in die Leiterplatte unterhalb des Chips integriert. Diese verschie-denen Methoden sowie Kombinati-onen davon werden im Folgenden untersucht und verglichen. Ein weiterer nicht zu vernachläs-sigender Wärmewiderstand ist die Klebstoffschicht zwischen Chip und Package [2]. Auch wenn sich die Dicke des Klebstoffs nur im Bereich von 20 bis 100 µm bewegt, stellt dieser Übergang aufgrund der kleinen zur Wärmeleitung zur Verfügung stehenden Fläche den zweitgrößten Wärmewiderstand des Wärmepfads dar. Eine Reduzierung der Schichtdicke auf ein Minimum

sowie ein Klebstoff mit höherer Wärmeleitfähigkeit bieten hier enormes Verbesserungspotential. Die verschiedenen entworfenen Lösungen mit ther-mischen Vias, unterschiedlichen Via-Füllstoffen und Wärmespreizern wurden mit einem Layout zur Kontaktierung eines Heizchips in einen vierlagigen FR4-Aufbau implementiert. Beim Heiz-Chip han-delt es sich um einen Aluminiumnitrid Chip mit ver-schiedenen Dünnschicht-Widerstandsanordnungen zur Nachbildung eines realen Chips mit einzelnen

Abb. 1: Thermische Simulation eines Package mit thermischen Vias

Abb. 2: Die untersuchte Via-Kombinationen

PLUS /2015 3

LEITERPLATTENTECHNIK

Hotspots. Die verschiedenen Entwärmungslösungen wurden mit Hilfe des thermischen Solvers der Simu-lationsplattform CST Studio Suite simuliert, um so die Leistungsfähigkeit der verschiedenen Ansätze abschätzen zu können.Nach einer Simulation wurden die zur messtechni-schen Verifikation der Simulationsergebnisse benö-tigten Testplatinen mit den unterschiedlichen Entwär-mungslösungen in der Präzisionsleiterplattenferti-gung von Rohde & Schwarz gefertigt. Bei der Unter-suchung von thermischen Vias wurden verschiedene Anordnungen untersucht. In Abbildung 2 sind die untersuchten Via-Anordnungen aufgeführt. Die für die Vias zur Verfügung stehende Fläche beträgt 4,6 x 4,6 mm. Der Via-Abstand reicht von 600 µm bis hin zu 100 µm, der Bohrdurchmesser reicht von 200 µm bis 1100 µm. Nach IPC 3 beträgt die Stärke der Kup-ferhülse mindestens 25 µm. Mit kleinen Bohrdurch-messern und geringem Abstand lassen sich besonders dichte Via-Felder und so ein hoher Kupferanteil in der Platine realisieren.Bei der Untersuchung der leiterplattenintegrierten Wärmespreizer wurden Kombinationen von verschie-denen Formfaktoren, Materialien, Microvias und Kavitäten untersucht. Als Kriterium zur Auswahl der

Materialien galt neben der thermischen Leitfähigkeit auch der Wärmeausdehnungskoeffizient des Materi-als. Neben Kupfer (Cu) wurden als Material für integ-rierte Wärmespreizer auch Aluminiumgraphit (AlG), pyrolytisches Graphit (PG) und hoch orientiertes pyrolytisches Graphit (HOPG) ausgewählt. Neben der hohen Wärmeleitfähigkeit besitzen die Graphit-Stoffe einen geringeren Wärmeausdehnungskoeffi-zient als Kupfer, was den CTE-Mismatch und so die thermisch induzierten mechanischen Spannungen zwischen Wärmespreizer und Chip verringert. Die unterschiedlichen Versionen sind in Abbildung 3 auf-geführt. Die Versionen 2.1 und 2.4, sowie 2.2 und 2.3 unterscheiden sich durch eine unterschiedlich dichte Microvia-Anordnung.Weitere Untersuchungen wurden hinsichtlich der Füllung von Vias mit hoch thermisch leitfähigen Füll-stoffen durchgeführt. Dafür wurden Via-Lösungen mit hohem prozentualen Volumenanteil der Vias aus-gewählt, da sich bei diesen der Effekt der Füllung am stärksten auswirkt.Je größer das prozentuale Füllvolumen, desto grö-ßer die Auswirkung der Füllung auf die thermische Leitfähigkeit. Mit der Via-Anordnung der Version 1.9 wurde z. B. ein prozentualer Füllanteil von maximal

Abb. 3: Untersuchte Wärmespreizer-Kombinationen

4 PLUS /2015

LEITERPLATTENTECHNIK

37 % des Volumens unterhalb des Chips erreicht. Die Abbildung 4 zeigt die verwendeten Via-Anord-nungen. Als Füllstoff untersucht wurden neben einer speziellen thermisch leitfähigen Plugging-paste auch gewöhnliches Löt-zinn, eine Graphitpaste und ein Silber-Sinter-Klebstoff.

Messergebnisse

Nach dem Bestücken und Wire-Bonden des 3,2 x 3,35 mm großen Heizchips wurden die Testplatinen mit Hilfe eines speziell dafür kons-truierten und bei Rohde & Schwarz aufgebauten Messplatzes (Abb. 5), bestehend u.a. aus einer regelbaren isothermen Basisplatte und einer hochauflösenden Wärmebildka-mera untersucht.

Zur Ermittlung des Wärmewider-stands und der abgeführten Verlust-leistung wurden alle Testpackages unter identischen Bedingungen ver-messen. Hierfür wurden die Testpa-ckages mit einer dosierten Menge Wärmeleitpaste mit Hilfe einer Spannschablone auf die isotherme Fläche gespannt. Die isotherme Fläche dient bei der Messung zur Simulation des Kühlkörpers bzw. der Basisplatine und wird auf 70 °C gehalten. Im Heizchip wird die Ver-lustleistung so lange erhöht bis mit

der hochauflösenden Wärmebildka-mera eine Hotspot-Temperatur von 170 °C, was auf dem Referenzheiz-chip einer durchschnittlichen Chi-poberflächentemperatur von 130 °C entspricht, gemessen wird. Mit Hilfe der abgeführten Verlustleis-tung und des Temperaturhubs von 100 K kann der Wärmewiderstand des Packages inklusive des Über-gangswiderstands vom Package auf die isotherme Fläche berechnet werden.Die Messergebnisse der abgeführ-ten Verlustleistung sowie die sechs

Simulationswerte für die thermischen Vias sind in Abbildung 6 zu sehen. Die Abweichung zwischen Simulation und Messung ist neben der Messunsi-cherheit durch den zusätzlichen Wärmewiderstand

Abb. 4: Untersuchte Via-Anordnungen für Via-Filling

Abb. 5: Messaufbau

Abb. 6: Abgeführte Verlustleistung thermal Vias

PLUS /2015 5

LEITERPLATTENTECHNIK

des Übergangs zwischen Package und Thermochuck, welcher nicht im Simulationsmodell integriert wurde, zu erklären. Bei der Referenzplatine ohne thermi-sche Vias konnten bei der Messung 4,2 W abgeführt werden. Das beste Ergebnis erzielte die dichteste Via-Anordnung mit 10,8 W in Version 1.2. was einer Verbesserung gegenüber der Referenzplatine um den Faktor 2,5 entspricht.Die Ergebnisse der Messungen an Leiterplatten-integrierten Wärmespreizern sind in Abbildung 7 auf-geführt. Die Messergebnisse der vier einlaminierten Kupfer-Plättchen V2.1-V2.4 fallen gegenüber den restlichen Versionen leicht ab. Deren abgeführte Ver-lustleistung liegt mit ca. 24 W etwas unterhalb den Werten der anderen Versionen mit den eingeklebten Wärmespreizern. Dies ist durch den zusätzlichen Wärmewiderstand zwischen Kupfer-Coin und dem unteren Via-Array zu erklären. Die Kupfer-Varianten (V2.5, V2.8, V2.11) erzielen unter den einzelnen

Wärmespreizergeometrien jeweils die höchsten Messergebnisse. Ähnlich hohe Verlustleistungs-werte aber einen weitaus niedrige-ren CTE-Wert, zeigen die Versio-nen mit Aluminiumgraphit (V2.6, V2.9, V2.12). Die Messergebnisse zeigen, dass durch die hier vorge-stellten integrierten Wärmesprei-zer im Vergleich zu ungefüllten, thermischen Vias etwa dreimal so viel Verlustleistung abgeführt wer-den kann. Um die thermische Leistungs-fähigkeit von Via-Anordnungen zu erhöhen wurden verschiedene Füllstoffe untersucht. Die Abbil-dung 8 zeigt die Messergebnisse der Via-Filling-Untersuchungen. Durch das Füllen von geeigneten Via-Arrays mit hoch thermisch leitfähigen Materialien kann die thermische Leifähigkeit signifi-kant gesteigert werden. Die bes-ten Ergebnisse erzielte die Silber-Pluggingpaste. Mit der Silber-Pluggingpaste konnte die abge-führte Verlustleistung im Vergleich zur ungefüllten Via-Anordnung

um bis zu 75 % gesteigert werden.Um den zu entwärmenden Chip thermisch gut an das Package anzubinden, kann als Alternative zum Löten ein geeigneter Klebstoff verwendet werden. Es wurden drei Klebstoffe mit unterschiedlichen thermi-schen Leitfähigkeiten und Eigenschaften untersucht. Aufgrund der geringen zur Wärmeableitung zur Ver-fügung stehenden Fläche unterhalb des Chips sind hier Klebstoffe mit hoher thermischer Leitfähigkeit essentiell für eine gute Wärmeableitung. Verglichen wurden ein Epoxid-Klebstoff (0,4 W/mK), ein Kleb-stoff mit > 90 % Silberanteil (20 W/mK) und ein Silber-Sinter-Klebstoff (120 W/mK). In Abbildung 9 sind die Messergebnisse für die verschiedenen Kleb-stoffe zu sehen. Durch die Verwendung eines gut thermisch leitfähigen Klebstoffs kann im Vergleich zu Epoxid-Klebstoffen die abgeführte Verlustleistung um bis zu 300 % gesteigert werden. Je kleiner die fol-genden Wärmewiderstände unterhalb der Klebstoff-

Abb. 7: Abgeführte Verlustleistung Wärmespreizer

Abb. 8: Abgeführte Verlustleistung Via-Filling

6 PLUS /2015

LEITERPLATTENTECHNIK

schicht sind, desto größer ist der Einfluss der Kleb-stoffe auf die Entwärmung. Ebenfalls sehr wichtig für einen geringen ther-mischen Widerstand der Klebstoffschicht ist die Schichtdicke. Sie sollte möglichst gering gehalten werden. Für die Messungen der Testpackages wurde eine Schichtdicke von 50 µm eingestellt. Um zum einen eine zuverlässige Haftung zu gewährleisten und zum anderen noch gewisse CTE-Unterschiede ausgleichen zu können, darf die von den Herstellern angegebene minimale Klebstoffschichtdicke nicht unterschritten werden. Durch die Verwendung einer dünnen Klebstoffschicht mit höherer Leitfähigkeit, kann bereits ohne Anpassungen am Package die Wär-meableitung deutlich erhöht werden.

Zusammenfassung

Es wurden verschiedene Möglichkeiten der Wärme-ableitung durch Leiterplatten sowie weitere Opti-mierungsmöglichkeiten bei leiterplattenbasierten Packages vorgestellt und verglichen. Die Untersu-chungen zeigen, dass Vias zwar durch die aktuellen Designrules an der Grenze Ihrer Leistungsfähigkeit sind, aber auch, dass durch das Füllen von Vias diese Grenze weiter nach oben verschoben werden kann.

Abb. 9: Abgeführte Verlustleistung Klebstoff

Durch das Einfügen eines Wär-mespreizers in die Leiterplatte kann der Wärmewiderstand des Packages im Vergleich zu thermi-schen Vias nochmals gesenkt wer-den und so die abführbare Verlust-leistung gesteigert werden. Beim Kleben von Chips direkt auf Wärmespreizer-Materialien muss ein Augenmerk auf die CTE Unter-schiede gelegt werden, um einen eventuell auftretenden mechani-schen Defekt am Chip vorzubeu-gen. Eine weitere Optimierungs-möglichkeit stellen hoch thermisch

leitfähige Klebstoffe dar. Durch Verwendung eines optimierten Klebstoffs kann die abgeführte Verlust-leistung bereits ohne Änderungen an der Platine deut-lich gesteigert werden. Letztendlich lässt sich sagen, dass die Anforderungen an das Wärmemanagement in Zukunft weiter anstei-gen werden, doch unter Berücksichtigung des kom-pletten Entwärmungspfads kann die Verlustleistung von zukünftig kleineren Strukturen mit noch höheren Leistungsdichten abgeführt werden. So zeigen die Untersuchungen, dass mit optimierten Entwärmungs-lösungen die Halbleitertemperatur gesenkt werden kann und so die Lebensdauer von elektronischen Baugruppen erhöht werden kann.

Referenzen[1] Gregor Langer: ,Advanced Thermal Management Solutions on PCBs

for High Power Applications‘, presented at the IPC APEX EXPO 2014, Las Vegas.

[2] X. C. Tong: ,Advanced Materials for Thermal Management of Elect-ronic Packaging‘, vol. 30. New York, NY: Springer New York, 2011.

[3] A. L. Y. Beng, G. S. Hong, and M. Devarajan: ,Optimization of thermal vias for thermal resistance in FR-4 PCBs‘, in Quality Elec-tronic Design (ASQED), 2013 5th Asia Symposium on, 2013, pp. 345–349

[4] J. Adam: ,Die Leiterplatte als Kühlkörper‘, 3. Tagung Elektronikküh-lung, 2009.

[5] W. Wits: ,Integrated cooling concepts for printed circuit boards‘, s.n., S.l., 2008.