Post on 05-Apr-2015
1 Ausgewählte Themen des analogen Schaltungsentwurfs
Analoge Elektronik in wissenschaftlichen Anwendungen
Teilchendetektoren mit Ortsauflösung- Semiconductor detectors with spatial resolution are today widely used in consumer
digital cameras, professional HDTV cameras, medical imaging and in science-grade instruments for particle physics, astronomy, material and biology studies (x-ray diffraction imaging, electron-microscopy) and many other fields.
- Spatial resolution of semiconductor detectors is achieved by segmenting the sensor surface into many small picture elements ("pixels"). Every segment has its own signal collecting region that can be readout individually.
- These detectors are distinguishable from the sensors for consumer electronics either by its low noise and single-particle detection capability or by other properties such as 100% fill-factor, high time resolution, high dynamic range, radiation tolerance, etc.
Multikanalsysteme In-Pixel Elektronik Signalverstärkung, Signalübertragung, Multiplex, Verstärkung, Abtasten,
Diskriminierung, A/D Konversion, Zeitmessung, Amplitudenmessung Verstärker, Filter, getaktete Schaltungen (switched-voltage/current),
Komparatore, A/D Wandler, Oszillatore… AC Analyse, Rückkopplung Transistormodelle Rauschen, Schwelledispersion Halbleiterphysik
2 Ausgewählte Themen des analogen Schaltungsentwurfs
Amplifier
Comparator
Hit memory
Filter
SRAM
DAC
P-”guard-ring”
N-well
55 μm
In-Pixel Elektronik
3 Ausgewählte Themen des analogen Schaltungsentwurfs
Pixelsensoren in Teilchenphysik
Pixel sensors are used to detect high-energy charged particles, and to determine particle trajectories.
Since particles tracking requires many layers of planar detectors, tracking sensors should be as transparent for particles as possible. They should be very thin, otherwise the particles will be deflected from their initial trajectories.
Silicon is the best material for such detectors since silicon-based technologies offer the possibility to implement any possible semiconductor device (from PN junction to the completed signal processing electronics) on the sensor.
Pixelsensoren in Teilchenphysik
5 Ausgewählte Themen des analogen Schaltungsentwurfs
Pixelsensoren in Teilchenphysik
6 Ausgewählte Themen des analogen Schaltungsentwurfs
Pixelsensoren in Medizin
In the case of high energy photon (x-ray or gamma) detection for medical imaging, the requirements are opposite. Photon sensors should be thick enough to absorb the largest part of the radiation. Due to its low absorption coefficient, silicon is not the best material for high-energy photon detection.
The most of practical pixel sensors for such radiation are based on indirect detection. Such sensors consist of a layer of scintillator material that converts the high-energy photons into visible light. The light detection is then performed by a silicon pixel sensor layer.
7 Ausgewählte Themen des analogen Schaltungsentwurfs
Pixelsensoren in Medizin
SIPMs
Readout chip
FPGA
USB ChipSupply voltages
USB Cable
PCB1
PCB2
PCB3
PCB4
SIPM signals
Digital output signals – time & energy Control
Bias voltages
Digital output signals
Scintillators
g
8 Ausgewählte Themen des analogen Schaltungsentwurfs
Klassifizierung
Hybride und monolithische Detektore- Monolithic pixel detectors: An n x m pixel matrix is placed on one chip and
usually connected by means of signal multiplexing to n (or less) readout channels placed on the same or different chip. Pixels of a monolithic detector must be equipped with a certain readout electronics that at least perform the simplest tasks such as signal clearing, multiplexing and in most cases the amplification. (Some of monolithic detectors employ even more complex in-pixel signal- processing and data reduction. In this case we are talking about "intelligent" pixels that can e.g. detect particle hits, perform A/D conversion, transmit pixel addresses, perform time measurements, etc.) There are n or less connections between the pixel matrix and the block of readout channels.
- Hybrid pixel detectors: Each pixel on the sensor chip has its own channel on the readout chip. There are n x m connection between two chips.
Detektore in Kommerziellen und Spezielen Technologien- The development of such detectors is relatively low-cost since they use
modern commercially available and well characterized CMOS technologies.- Pixel detectors in the technologies that are specially developed or adjusted
for particle (or visible light) detection, like the technologies on high resistance substrate, thick epi-layer, etc.
9 Ausgewählte Themen des analogen Schaltungsentwurfs
Hybride Detektoren
P-type Si - depleted
P-type Si - undepleted
n-type collecting region(n-diffusion)
Pixel i
Potential enegry (e-)
Pixel i
P-type Si - depleted
P-type Si - undepleted
Signal collection
Su
bst
rate
10 Ausgewählte Themen des analogen Schaltungsentwurfs
Hybride Detektoren
Standard (bump-bonded) hybrid pixel detectors
- The bump-bonded hybrid pixel detectors are used in high-energy physics for particle tracking, and in medicine and synchrotron experiments as direct detectors for x-rays. They are based on a relatively simple pixel sensor (ohmic or with pn junctions) without any pixel electronics and bump-connections between the pixel sensor and the readout pixel chip
- The connection between the sensor and the readout chip is mechanically complex and expensive, especially in the case of small pixel sizes.
Fu
lly-de
ple
ted
sen
sor
Re
ad
ou
t chip
BumpsMin. pitch ~50 μm
Pixel
Signal charge
11 Ausgewählte Themen des analogen Schaltungsentwurfs
Hybride Detektoren
Sm
art d
iod
e- o
r fully-d
ep
lete
d se
nso
rR
ea
do
ut ch
ip
Pixel
Glue
Signal charge
12 Ausgewählte Themen des analogen Schaltungsentwurfs
Hybride Detektoren
3D-integration is a technology that allows for both vertical and horizontal connection between electronic components placed on different chips (thinned dies) stacked vertically.
Fu
lly-de
ple
ted
sen
sor
Re
ad
ou
t chip
1
Pixel
Signal charge
Re
ad
ou
t chip
2
TSV
Wafer bond
Wafer bond
13 Ausgewählte Themen des analogen Schaltungsentwurfs
Pixel matrix
Bonding matrix for one RO-chip
Power/signal supply for RO-chip
RO-chip (in a “gel”-pack)
Hybride Detektoren
14 Ausgewählte Themen des analogen Schaltungsentwurfs
1.5 mm
Readout chip (CAPPIX)
Sensor chip (CAPSENSE)
Power supplyand cont. signalsfor the sensor
Power supplyand cont. signalsfor the readout chip
Hybride Detektoren
15 Ausgewählte Themen des analogen Schaltungsentwurfs
Monolithische Detektoren
In the case of a standard monolithic CMOS sensor ("Monolithic Active Pixel Sensor“) - the sensitive area is undepleted epitaxially-grown silicon layer and the charge is spread and separated by diffusion. Some part of the charge is finally attracted by the next well/diffusion.
MAPS
NMOS transistor in p-well N-well (collecting region)Pixel i
Charge collection (diffusion)
P-type epi-layer
P-type substrate Energy (e-)
16 Ausgewählte Themen des analogen Schaltungsentwurfs
Monolithische Detektoren
Pixel rows are consecutively "selected" by connecting their outputs (usually single-transistor amplifier outputs) to column lines. The pixel signals are in this way transported to the readout channels. Such a multiplexing requires at least one electronic switch per pixel implemented with a transistor.
P-type epi-layer
P-type substrate
Signal out
Select(i) Select(i+1)
17 Ausgewählte Themen des analogen Schaltungsentwurfs
Monolithische Detektoren
MAPS are slower and not as radiation tolerant as the hybrid detectors. standard MAPS do not allow implementation of complete set of CMOS electronics
inside pixels (only n-channel FETs - NMOS transistors - can be used)
NMOS transistor in p-well
N-well (collecting region)
Pixel i
P-type epi-layer
P-type substrate Energy (e-)
MAPS with a PMOS transistor in pixel
PMOS transistor in n-well
Signal collectionSignal loss
18 Ausgewählte Themen des analogen Schaltungsentwurfs
Monolithische Detektoren
INMAPS
NMOS shielded by a deep p-well
PMOS in a shallow p-well
N-well (collecting region)
Pixel
P-doped epi layer
19 Ausgewählte Themen des analogen Schaltungsentwurfs
Monolithische Detektoren
P-substrate
Depleted E-field region
“Smart” diode T-well MAPS
Deep n-well 2. n-well
P-well
NMOS PMOS
Pixel
Deep n-well
Pixel
Epi-layer
“Smart diode” array
Diffusion
Drift
Potential energy (e-)
Potential energy (e-)
20 Ausgewählte Themen des analogen Schaltungsentwurfs
Monolithische Detektoren
An SOI detector is based on a modified SOI process. SOI detectors use the electronics layer for the readout circuits and the high-resistivity support layer as a fully-depleted (drift-based) sensor. The sensor is typically 300um thick and has the conventional form of a matrix of pn junctions. A connection through the buried oxide is made to connect the readout electronics with the sensor.
Su
pp
ort la
yer
Ele
ctron
ics laye
rB
urie
d o
xide
Connection
Energy (e-)
CMOS pixel electronics
21 Ausgewählte Themen des analogen Schaltungsentwurfs
Monolithische Detektoren - DEPFET
Pixel
PMOS Ext. gate
Int. gate
Clear
Signal collection
Signal clearing
N-substrate (depleted)
P-type backside contact
Potential en. (e-)
Elect. Interact.
Int. gate
22 Ausgewählte Themen des analogen Schaltungsentwurfs
Monolithische Detektoren - SDD
N-doped collecting region
Depleted n-type substrate
Undepleted p-type backside contact
Drift “rings”
Energy (e-)
23 Ausgewählte Themen des analogen Schaltungsentwurfs
2.7
mm
ADC channel
Pixel matrix
Monolithische Detektoren
24 Ausgewählte Themen des analogen Schaltungsentwurfs
Digitales Design: Kompromiss zwischen Geschwindigkeit und Leistungsverbrauch
Analoges Design: Kompromiss zwischen Geschwindigkeit, Leistungsverbrauch, Genauigkeit, Versorgungsspannung…
25 Ausgewählte Themen des analogen Schaltungsentwurfs
Verstärkung
In its simplest form, pixel signal amplification is performed using a single-transistor amplifier. In the case of Field Effect Transistors (FETs), a single-transistor amplifier is sensitive to the voltage change on its input (gate). The charge signal generated by ionization is first collected by the collecting region. The amplifier is coupled with the collecting region by means of DC-coupling (wire) or by use of AC-coupling (capacitance). The conversion factor between the charge signal and the voltage change is the capacitance of the collecting region, referred to as detector capacitance. Clearly the voltage signal will be higher if the collection region has smaller capacitance.
More efficient amplification is achieved by multi-transistor amplifiers. Such amplifiers are typical for hybrid detectors and advanced CMOS monolithic detectors. They are often equipped with feedback circuit which makes the amplification more linear. An example of an amplifier with feedback is the charge sensitive amplifier - CSA. CSA is sensitive only to the charge injected into its input, the capacitance of the input node does not influence the output signal amplitude.
26 Ausgewählte Themen des analogen Schaltungsentwurfs
DetectorDetector (equivalent circuit)
Simple voltage amplifier(source follower)
Bias RBias R
Bias VBias V
Out
Out
Charge sensitive amplifier
CdetCdet
Isig Isig
Verstärkung
27 Ausgewählte Themen des analogen Schaltungsentwurfs
Rauschen An amplifier not only performs the amplification of the input signal; unfortunately
it also introduces electronic noise. Let us explain this: Every amplifier needs to be biased in order to achieve the desired amplification, which means that the amplifier transistor(s) must conduct a certain bias- (DC) current. The signal on transistor's gate will then modulate the current. Thermal motion of the charge carriers inside the transistor active region (channel), leads to bias current fluctuations. These fluctuations are small compared to the bias current itself, but since the bias current is almost always much larger than the signal, its noise can in many cases exceed the signal. A way to decrease the noise is to extend the measurement time (or add a low-pass filter/shaper). Noise signals are random signals with expected value zero and if the measurement takes long time, the average of the noise during measurement interval will in fact approach zero. Most signals, however, have nonzero DC value and they are unaffected by the measurement time.
We could conclude that the detector capacitance does not play any role if we use CSA. This is, however, not true. The noise of a charge sensitive amplifier depends linearly on the detector capacitance. The reason for this is that the negative feedback which cancels the output noise becomes less efficient if the input amplifier node is loaded with a large capacitance.
28 Ausgewählte Themen des analogen Schaltungsentwurfs
0.0 500.0n 1.0µ 1.5µ 2.0µ 2.5µ 3.0µ-10.0m
-5.0m
0.0
5.0m
10.0m
15.0m
20.0m
25.0m
Sig
nal [
V]
Time [s]
Noiseless signal Signal with noise
Rauschen
29 Ausgewählte Themen des analogen Schaltungsentwurfs
„Time walk“
0.0 500.0n 1.0µ 1.5µ 2.0µ-0.02
0.00
0.02
0.04
0.06
0.08
0.10
0.12
0.14
Sig
na
l[V
]
Time [s]
Response to 600 eResponse to 6000 e
Time walk ~ 70 ns
Threshold
30 Ausgewählte Themen des analogen Schaltungsentwurfs
KTC Rauschen
Almost every electronic circuit that employs transistors will be affected by their noise. This holds also for the transistor-based pulsed-reset circuit. During the pulsed reset, i.e. when the reset switch is closed, the potential of the collecting region will fluctuate around the desired reset value due to the thermal noise in the reset transistor. When the reset transistor is turned off, the instantaneous value of the reset voltage will be frozen. The instantaneous value is the sum of the desired reset-voltage and the reset error. The reset error superposes to the signal and leads to a measurement uncertainty. It is interesting to note that the reset noise only depends on the detector capacitance (not on the reset transistor resistance):
σ2v = kT/Cdet, with σ2v variance of the voltage reset error, k Boltzmann's constant, T
temperature and Cdet detector capacitance.
31 Ausgewählte Themen des analogen Schaltungsentwurfs
960.0n 980.0n 1.0µ 1.0µ 1.0µ
1.794
1.796
1.798
1.800
1.802
1.804
1.806
Re
setv
olta
ge
[V]
Time [S]
Reset voltage
Reset switch closed Reset switch opened
Desired reset voltage = 1.8 V
Reset error
Reset switch
Reset
Reset voltage1.8 V
Detector c. = 1 fF
KTC Rauschen
32 Ausgewählte Themen des analogen Schaltungsentwurfs
Eigenschaften der Pixeldetektoren Eigenschaften Pixel size Detector capacitance Noise
- readout amplifier- reset- and bias-resistor noise- The leakage-current noise- σ2v = kT/(gm t).- The magnitude of the noise determines the smallest detectable signal.
Signal to noise ratio (SNR)- SNR is the ratio between a chosen reference signal and the noise. - SNR ~ (gm t)0.5/Cdet
Dynamic range- Dynamic range is the ratio between the greatest undistorted signal (the greatest signal
for which the readout does not saturate) and the smallest detectable signal (determined by the noise).
Time resolution Power consumption
- FOM = P t / SNR2
Radiation tolerance Fixed pattern noise
- FPN refers to a non-temporal spatial noise and is due to device mismatch in the pixels and/or readout channels.
Radiation length
33 Ausgewählte Themen des analogen Schaltungsentwurfs
34 Ausgewählte Themen des analogen Schaltungsentwurfs
Analoge Elektronik - Einführung
Analog – Zeitkontinuierlich Digital - Zeitdiskret
Einführung: Aufgaben und Zukunft der AE- B. Razavi „Design of analog CMOS integrated circuits“- J. Millman „Microelectronics“- Anfang ´80 – Fortschritt in IC Herstellung, komplexe digitale Algorithmen
können als ICs implementiert werden… Funktionen die traditionell analog gemacht wurden können viel einfacher mit DSP realisiert werden.
- Verschwinden von analogen Elektronik?- AE hat „überlebt“ trotz dem weiteren großen Fortschritt der DE in letzten 20
Jahren. - AE ist notwendig
Verarbeitung von physikalischen Signalen- ADC sind notwendig- 1. Aufgabe: Design von schnellen und präzisen ADCs
35 Ausgewählte Themen des analogen Schaltungsentwurfs
AE (2)
- Physikalische Signale sind oft zu schwach und werden durch Störsignale beeinträchtigt- 2. Aufgabe: Design von Verstärkern und Filtern
Digitale Kommunikation- Binäre Daten werden über große Distanzen gesendet – Dämpfung und Verzerrung- 3. Aufgabe: Design von Empfänger- Andere Beispiele: Elektronik in Festplatten: µV - Eingangssignal muss verstärkt und
gefiltert werden. Drahtlose Empfänger, optische Übertragung
Filter ADC DSP
001010100
Verstärker
0 1 0 1 1
36 Ausgewählte Themen des analogen Schaltungsentwurfs
AE (3)
Design von Prozessoren und Speicher- Schnelle internen Signale werden verzerrt und müssen zeitkontinuierlich
betrachtet werden- Sense Amplifiers- Design von Logikzellen
Optische Sensoren
37 Ausgewählte Themen des analogen Schaltungsentwurfs
AE (4) Digitales Design: Kompromiss zwischen Geschwindigkeit und Leistungsverbrauch Analoges Design: Kompromiss zwischen Geschwindigkeit, Leistungsverbrauch, Verstärkung,
Genauigkeit, Versorgungsspannung… Analoge Schaltungen sind viel empfindlicher gegenüber Übersprechen und Rauschen Analogdesign kann nur schwer automatisiert werden
Unterschiedliche Ebenen von Abstraktion
B
A
G
D S
PMOS
PMOS
Verstärker
38 Ausgewählte Themen des analogen Schaltungsentwurfs
Geschichte
1904 Vakuumdiode – Fleming- Negative Kathode – Glühemission – positive Anode
1906 Triode 1947 Halbleitertransistor Brattain, Bardeen, Shockley 1960 MOSFET 1964 Moore‘sches Gesetz
Halbleiter…
39 Ausgewählte Themen des analogen Schaltungsentwurfs
Silizium (15% der Erde) SiO2 – einer der besten bekannter Isolatoren
- (GaAs ICs benutzen Si3N4 oder reines GaAs als Isolator) (GaAs – bessere Mobilität, Rauschen, Lichtdioden…)
1022 Atomen - 1010
freie Elektronen – 1016 Dotierungsatomen in cm3 Si Reines Material wird benutzt (1/1000000) 1) Chemische Medoden: Rohsilizium –> HSiCl3 (Trichlorsilan) -> Destillierung -> T ->
Si -> (Polykristall - Solarsilizium) Si (Siemens Prozess) 2) Poly Si wird geschmolzen + P-Dotierung. Impfkristall wird in die Schmelze gebracht und unter Drehen hinausgezogen ->
Verunreinigungen bleiben in der Schmelze (Stoffe neigen möglichst rein zu kristallisieren) -> Si Kristall (Halbleitersilizium) -> Wafers werden gesägt (Czochralski Prozess)
Technologie
HCl
HSiCl3Rohsilizium
Solar SiReines Halbleitersilizium1)
2)
3)
40 Ausgewählte Themen des analogen Schaltungsentwurfs
Technologie
Front-End Prozesse – Erzeugung von TransistorenDeponierung von Dotierungssubstanzen, Oxidation, Isolierung von Transistoren
Back-End Prozesse – Erzeugung von Metalllagen (Al, Cu), Isolatorlagen (SiO2, Glas), „Via“ Löcher (Wolfram).
PhotolithographieSchritte:Polymer Photolack wird aufgebrachtStepper wird benutzt: „Reticle“-Dia mit 5X Verkleinerung mittels UV Licht (200 nm)
wird projiziert.Photolack wird belichtet, belichtete Stellen härtenNaOH wird benutzt, Photolack durch Ätzung entfernt
Elektronenstrahllithographie
41 Ausgewählte Themen des analogen Schaltungsentwurfs
Technologie – Implantation von Diffusionswannen
Standard N-Well Prozess mit epi-Lage Wafer (Monokristall) Schritt 1 Epi Lage – ein epitaktisch gewachsene Si Schicht (Monokristall) Schritt 2 Schwachdotierte N- und P-Wannen für P und N-Kanal Transistoren werden
erzeugt
- Maske ist SiO2 Oxidation Nitrid wird aufgebracht Photolack Ätzung.
Ionen (P) werden mit 80KV beschleunigt, Ionenimplantation, Dotierung…
42 Ausgewählte Themen des analogen Schaltungsentwurfs
Wafer
Epi Lage
SiO2
Si2N3
Photolack
Implantation von Diffusionswannen
Wafer
Epi Lage
Wafer
Epi Lage
SiO2
Wafer
Epi Lage
SiO2
Si2N3
UV Licht
Ätzen
Ionenimplantation
43 Ausgewählte Themen des analogen Schaltungsentwurfs
Technologie – Implantation von Diffusionswannen
Standard N-Well Prozess mit epi-Lage Wafer (Monokristall) Schritt 1 Epi Lage – ein epitaktisch gewachsene Si Schicht (Monokristall) Schritt 2 Schwachdotierte N- und P-Wannen für P und N-Kanal Transistoren werden
erzeugt
- Maske ist SiO2 Oxidation Nitrid wird aufgebracht Photolack Ätzung.
Ionen (P) werden mit 80KV beschleunigt, Ionenimplantation, Dotierung…
44 Ausgewählte Themen des analogen Schaltungsentwurfs
Feldoxid
Dickes Oxid (Feldoxid) – Isolierung zwischen TransistorenMaske: SiO2 + Silizium-Nitrid
„LOCOS“: Lokale „feuchte“ Oxidation: Si + 2H2O - > SiO2 + 2H2 (Oberfläche nicht eben)
„STI“: Plasma Ätzung – Trench – CVD (Chemical Vapour Deposition) Oxid (benutzt Gas Si(OC2H5)4 ) – Polieren (CMP – Chemical Mechanical Polishing) – ebene Oberfläche – erlaubt mehr Metalllagen.
45 Ausgewählte Themen des analogen Schaltungsentwurfs
Feldoxid
SiO2
Si2N3
Wafer
Epi Lage
SiO2
Si2N3
Lack
Ätzen
H2O
Oxidation
SiO2 SiO2
Anisotropische Ätzung u. Polieren
46 Ausgewählte Themen des analogen Schaltungsentwurfs
Feldoxid
Dickes Oxid (Feldoxid) – Isolierung zwischen TransistorenMaske: SiO2 + Silizium-Nitrid
„LOCOS“: Lokale „feuchte“ Oxidation: Si + 2H2O - > SiO2 + 2H2 (Oberfläche nicht eben)
„STI“: Plasma Ätzung – Trench – CVD (Chemical Vapour Deposition) Oxid (benutzt Gas Si(OC2H5)4 ) – Polieren (CMP – Chemical Mechanical Polishing) – ebene Oberfläche – erlaubt mehr Metalllagen.
47 Ausgewählte Themen des analogen Schaltungsentwurfs
Gate Oxid
Transistoren (aktive Bereiche) und ohmsche Kontakte sind jetzt isoliert. Der kritischste Schritt – Erzeugung vom Gate – Oxid Trockene thermische Oxidierung (in Sauerstoff Atmosphäre) 100 min @ 800°C.
(Si + O2 -> SiO2) – 7nm Oxid
48 Ausgewählte Themen des analogen Schaltungsentwurfs
Gate Oxid
Epi Lage
Oxidation
800° C 02
49 Ausgewählte Themen des analogen Schaltungsentwurfs
Gate Oxid
Transistoren (aktive Bereiche) und ohmsche Kontakte sind jetzt isoliert. Der kritischste Schritt – Erzeugung vom Gate – Oxid Trockene thermische Oxidierung (in Sauerstoff Atmosphäre) 100 min @ 800°C.
(Si + O2 -> SiO2) – 7nm Oxid
50 Ausgewählte Themen des analogen Schaltungsentwurfs
Transistor
Ganzflächige Abscheidung von Polysilizium – ( CVD ) (Silan – SiH4). Photolack + Polysilizium wird abgeätzt – Gate Elektroden. Maske deckt die aktive Bereiche ab. Rundumisolierung von Gate Elektroden „spacer“ definiert schwach dotierte
Source und Drain As (Arsen) und P (Phosphor) Ionen – n+ Drain, Source, ohmsche Kontakte –
Polysilizium Gates dienen als Masken – Prozess ist selbstjustierend (self-aligment)
B (Bor) Ionen – p+ Drain, Source, ohmsche Kontakte Thermische Ausheilung – Diffusion von Ionen . Ti wird angebracht – TiSi2 bildet sich am Silizium – SiO2 Oberfläche reagiert nicht
– Ti wird abgeätzt – (self aligned silicide)
51 Ausgewählte Themen des analogen Schaltungsentwurfs
Transistor
SiH4
Chemische Abscheidung
Poly-Silizium
Photolack
Oxidation
Ionenimplantation
P+ P+
Poly Si
thermische Ausheilung
52 Ausgewählte Themen des analogen Schaltungsentwurfs
Metallisierung (selbstjustierendes Silizid)
Poly Si
Anisotropische Ätzung
Aufbringen gasförmigen Titans
Silizierung(TiSi2)Ätzung
53 Ausgewählte Themen des analogen Schaltungsentwurfs
Transistor
Ganzflächige Abscheidung von Polysilizium – ( CVD ) (Silan – SiH4). Photolack + Polysilizium wird abgeätzt – Gate Elektroden. Maske deckt die aktive Bereiche ab. Rundumisolierung von Gate Elektroden „spacer“ definiert schwach dotierte
Source und Drain As (Arsen) und P (Phosphor) Ionen – n+ Drain, Source, ohmsche Kontakte –
Polysilizium Gates dienen als Masken – Prozess ist selbstjustierend (self-aligment)
B (Bor) Ionen – p+ Drain, Source, ohmsche Kontakte Thermische Ausheilung – Diffusion von Ionen . Ti wird angebracht – TiSi2 bildet sich am Silizium – SiO2 Oberfläche reagiert nicht
– Ti wird abgeätzt – (self aligned silicide)
54 Ausgewählte Themen des analogen Schaltungsentwurfs
Metallisierung
SiO2 und Phosphorglas werden angebracht 1) „Via“ Öffnungen werden gemacht 2) und mit Titan und Wolfram aufgefüllt 3) Polieren 4) Aufbringen von Dielektrikum 5) Sputtern von Al oder Cu 6) Metall wird strukturiert 7) Polieren … Passivierung Die letzte Maske – Öffnungen in Passivierung
55 Ausgewählte Themen des analogen Schaltungsentwurfs
Metallisierung
Poly Si
Aufbringen von SiO2 und Bor-Phosphor-Silikat-Glas
Aufbringen von Wolfram
Sputtern von Al oder CuStrukturierungAufbringen vom Dielektrikum
56 Ausgewählte Themen des analogen Schaltungsentwurfs
Metallisierung
SiO2 und Phosphorglas werden angebracht 1) „Via“ Öffnungen werden gemacht 2) und mit Titan und Wolfram aufgefüllt 3) Polieren 4) Aufbringen von Dielektrikum 5) Sputtern von Al oder Cu 6) Metall wird strukturiert 7) Polieren … Passivierung Die letzte Maske – Öffnungen in Passivierung