Hardware / Software Codesign

OrganisatorischesZiele

Inhalte

A. Steininger TU Vienna2

Trost & RatHomepage:http://ti.tuwien.ac.at/ecs/teaching/coursesLVA Leiter: Martin Delvai Andreas Steininger Peter Tummeltshammer

email: hwsw@ecs.tuwien.ac.atBitte LVA im TUWIS abonnieren

A. Steininger TU Vienna3

VoraussetzungenInhaltlich:

gute Kenntnisse in VHDLgünstig: HW-ModellierungKenntnis des ASIC-Design Flowgünstig: DiDeVO & DiDeLU

Formal:VO, LU und Vorauss. formal unabhängigim Magister-Studienplan Techn. Informatik

A. Steininger TU Vienna4

Abwicklung VO 9 fixe Termine: Mo 28.4. Mi 30.4. Mo 5.5. Mi 7.5. jeweils Mo 14.5. 10:15 bis 12:00 Mi 26.5. im Sem TI Mi 28.5. Mo 2.6. Mi 4.6.

A. Steininger TU Vienna5

Benotung Vorlesung: Teilnahme an der Diskussion Besprechung der Lösung aus der LU

Laborübung: praktisches Ergebnis Besprechung der Lösung aus der LU

A. Steininger TU Vienna6

Vorlesung Ziel: theoretischer Hintergrund Ausbildung eines Problembewusstseins prinzipielles Verständnis

Weg: Impulsvorträge / Gastvorträge Diskussionen in Kleingruppen Diskussionen im Plenum

A. Steininger TU Vienna7

Ablauf einer VO-Einheit 5‘ Kurzdarstellung der Problematik20‘ Diskussion in Kleingruppen40‘ Präsentation der Gruppenergebnisse40‘ Diskussion im Plenum und kurzer Frontalvortrag

A. Steininger TU Vienna8

Vorstellungen zur LVA

Was ist überhaupt HW/SW Codesign? Was lerne ich in dieser LVA? Vorlesung Laborübung Wofür brauche ich das Wissen später?

A

A. Steininger TU Vienna9

Was ist HW/SW Codesign? paralleler Entwurf HW/SW schneller Bugs früher sichtbar höherer Abstraktionsgrad Partitionierung HW/SW übergreifende Optimierung Integration v. Systemen aus/mittels HW/SW systematische Schnittstellendefinition Komplexitätsbewältigung

A. Steininger TU Vienna10

Embedded Systems: Challenges

„An exploding number of embedded reactive heterogeneous components in mass-market products“„Massive seamless integration of heterogeneous components in a real-world environment“„Building systems of guaranteed functionality and quality at an acceptable cost is a major technological and scientific challenge“[Joseph Sifakis, Workshop on Strategies for Embedded Systems 2005]

A. Steininger TU Vienna11

The ConstraintsDependability safety, security, availabilityAutonomy no humans in the loopLow resource consumption memory, power, energyPhysical constraints weight size, heat dissipation, …Market positioning optimal cost/quality, time to market

[Joseph Sifakis, Workshop on Strate-gies for Embedded Systems 2005]

A. Steininger TU Vienna12

The System-Centric ApproachJoint Design (HW, SW, Environment) to determine cost / quality tradeoffsRequires a combination of competencies in SW, auto-mation, networks, electronics, man-machine interfaces

=> training, education[Joseph Sifakis, Workshop on Strategies for Embedded Systems 2005]

A. Steininger TU Vienna13

The Current Stateno unified theory to predict the dynamic properties of a SW running on a given execution platformcomplex systems are built through a suc-cession of incremental developmentsexploding validation costs[Joseph Sifakis, Workshop on Strategies for Embedded Systems 2005]

A. Steininger TU Vienna14

Anwendungsbeispiele Consumer-Products

unglaubliche Featureskleiner Preis, kleine Größe, lange Akku-Lebensdauer

Mobiltelefoniezusätzlich Mixed-Signal Design

Automotiveextreme Anforderungen bezügl. Sicherheit & Preis

A. Steininger TU Vienna15

Die HerausforderungenMiniaturisierung mixed signal, dynamische Rekonfiguration, Energiebudget Rekonfiguration, power management,…Komplexität Interfaces, formale VerifikationProduktivität / Time to market Abstraktionsebenen, AutomatisierungFehlertoleranz

A. Steininger TU Vienna17

Ziel der VO + LU Bewusst-Machen der Problematik Analysieren der Trade-offs Verständnis für den Optimierungsprozess, dessen Kriterien und Randbedingungen Vermitteln erster eigener Erfahrungen

Non-Target: Kennenlernen bestehender Tools

A. Steininger TU Vienna18

Termine Vorlesung28.4. VB + allg. Einführung30.4. Kostenfaktoren & Constraints (WAS?) 5.5. Hardware vs. Software (WIE?) 7.5. Erklärung der Übungsaufgabe14.5. Gastvortrag DI. Scheurer26.5. Trends im Systemdesign28.5. Gastvortrag DI. Armengaud 2.6. Gastvortrag Prof. Rupp 4.6. Gastvortrag Dr. Knerr, Dr. Holzer

A. Steininger TU Vienna19

Gastvortrag Dipl.-Ing. Dieter Scheurer Managing Director Gleichmann Electronics Research Austria

„Debugging mittels Semulator“ 14. Mai 2008, Seminarraum TI

A. Steininger TU Vienna20

Gastvortrag Dipl.-Ing. Eric Armengaud Projektleiter Das Virtuelle Fahrzeug (Graz)

„Detailed simulation on application level“ 28. Mai 2008, Seminarraum TI

A. Steininger TU Vienna21

Gastvortrag Prof. Markus Rupp Institut für Nachrichtentechnik und HF-Technik Leiter des CD Labors „Design Methodology of

Signal Processing Algorithms“

„The Chip Design Crisis“ 2. Juni 2008, Seminarraum TI

A. Steininger TU Vienna22

Gastvortrag Dr. Knerr & Dr. Holzer Institut für Nachrichtentechnik und HF-Technik Dissertanten im CD Labor „Design

Methodology of Signal Processing Algorithms“

Zusammenfassung der Dissertationen 4. Juni 2008, Seminarraum TI