AVT: HighTech-/HighSpeed-Baugruppen WS 2005/06 Aufbau-...

AVT: HighTech-/HighSpeed-Baugruppen WS 2005/06

Prof.Thüringer * FB Elektro- und Informationstechnik * FH Gießen-Friedberg

AufbauAufbau-- und Verbindungstechnikund VerbindungstechnikTechnologie und Design von Technologie und Design von

HighTechHighTech-- / / HighSpeedHighSpeed--BaugruppenBaugruppen

Prof. Rainer ThüringerFB Elektro- und Informationstechnik

FACHHOCHSCHULE GIESSEN- FRIEDBERG

Was versteht man unterHighTech-

Baugruppen?

Wo werden sie eingesetzt ?

Abbildung GED

PDA

Speicherkarte MMC

Computer

Quelle : GED

Telekommunikation



Multimedia und Consumer Militär/Luftfahrt - Automobil - Industrie

Was treibt die Entwicklung an ?

Branche Markt Technologie-TreiberComputer 37%

Telekommunikat. 27%

Consumer 11%

Industrie/Medizin 10%

Militär/Luftfahrt 9%

Automobil 6%

Schnelligkeit, Modularität, Wärmemanagement

Komplexität, Gewicht /Volumen, Stromverbrauch

Funktionalität, Modularität, Recycling

El.Sicherheit, Program.barkeit /Flexibilität, Service

Zuverlässigk., Komplexität /Schnelligkeit, Gewicht

Robustheit, Zuverlässigkeit, Wärmemanagement

Technologietreiber

Computer, Telekommunikation, Militär/Luftfahrt, Automobil

4 Haupt - Technologietreiber

• Komplexität• Schnelligkeit • Gewicht / Volumen • Wärmemanagement / Stromverbrauch

Technologietreiber + Anforderungen

Technolog.Verfahren+ Lösungen

Komplexität

hohe Verbindungsdichte

hohe Anschlussdichte

geringe Strukturbreiten

Flächenkontakt. Bauelemente:BGA, CSP , FC

HDI: Microvia -Technik

Laser-Bohren/ -Belichten

Foto Multek100 µm Loch

--100 µm--

BGA

( HDI = High Density Interconnect )

Flächenkontaktierte Bauelemente: Ball Grid Array (BGA) , CSP & FlipChip (FC)



• IC (Die) auf Oberseite

• BGA Anschlüsse aufder Unterseite 1,0mm

Kontaktierung des Chip (DIE) auf dem TrägerTechnologietreiber „Komplexität“

(a) BGA / MCP in Wire-Bond-MontageHohe Anschlussdichte: 1500 ... 2500 Kontakte

Interposer(Mikro-LP)

BGA-Kontaktierung auf der LP

BGA = Ball Grid Array

Interposer

BGA-Anschlusstechnik

BGA - Anschlussfeld HDI-/Microvia-Technik



BGA-Fanout

Feinste Leiterzüge< 90µm auf vielen

Innenlagen (Farben) sind notwendig

für den Anschluss auf der Leiterplatte

Muster Alcatel SEL AG

BGA-Anschlüsse auf 4 Signallagen

HDI- Microvia-Technologie

BGA-Gehäuse

50 - 150µ (VIP - Via im Pad)

6-lagige Leiterplatten (Multilayer)mit Microvia-Bohrungen

durch-kontaktiert

blind Sackloch

vergraben

(buried)

100 µm Loch

Microvia

Die Entwicklung der Kontaktlöcher

1970 1985 2000 2010



⇒ Maximale Bestückungsdichten auf der LP

Hohe Verbindungsdichte erfordert 50 - 100 µm Leiterbahnen

Leiterbahnstrukturen in Laser-Technik

75µm

Bauelemente1,27er

BGA, MCP 1)1,0er

BGA, MCPhochpolige

µBGA, MCP, CSP 2)

Aus der "Komplexität" resultierende Anforderungen an die Baugruppe

Anschlusspads 250 ... 400 400 ... 700 900 / 1500 / 2500CSP: 100 ... 500

Fertigungstechnik Konvent.DK HDI / µVia HDI / µVia

1995 2002 2010

Leiterbahnbreiten 130 µm 95 µm 75 / 60 / 45 µm

Bohrdurchmesser 300 µm 125 µm 100... 50 µm

Raster auf der LP 1,27 mm 1,0 mm 0,8 / 0,65 / 0,5mm

1) MCP = Multi-Chip-Package 2) CSP = Chip-Size-Package



Schnelligkeit

schnelle Impulse, EMV

hohe Taktfrequenzen

hohe Bandbreite, SI optische Verbindungstechnik

Impedanz-LP & High-Speed-Design

kurze LB, DCA + FlipChip

KomplexitätFlächenkontakt. BE :

HDI: SBU/ µVia -Technik

hohe Verbindungsdichte

hohe Anschlussdichte

geringe Strukturbreiten

BGA, MCP, CSP , FC

Laser-Bohren/ -Belichten



Technologietreiber: „Schnelligkeit“

Ttr

Impuls-Anstiegszeit tr und Taktzeit T

Neu: Signallaufzeit > Impuls-Anstiegszeit !!Leiterbahnen werden zu Wellenleitern !!

• Impedanz- Leiterplatte– Leitungen als Wellenleiter

• High-Speed-Design– Kurze Wege vom Chip zur LP– Kurze Leitungen & Wege auf der LP– Kondensatoren + Widerstände am IC

Technologietreiber: „Schnelligkeit“

Konsequenzen:

Impedanz- Multilayer

Kern (VCC + GND)

Layer 1 (GND- flooded)

Layer 4 ( VCC )

Layer 7 ( VCC )

Layer 10 (GND- flooded)

in HDI-Technologie 3 [ 4 ] 3

Layer 2 (Signals x )Layer 3 (Signals y )

Layer 8 (Signals y )Layer 9 (Signals x )

Signale auf Wellenleitungen => Flip-Chip-Montage mit µVia-TechnikKurze Wege vom Chip zur Leiterplatte:

Kurze Leitungen & Wege auf der LP:Nutzung der 3.Dimension - dichte Packung

Kurze Leitungen & Wege auf der LP:>> Parallel-Stecktechnik statt Backplane



Kondensatoren + Widerstände am IC :Leiterplatte mit integrierten Bauelementen

Werkbild Inboard GmbHSiMOV-Aufbau, Inboard GmbH

Kondensatoren + Widerstände am IC :Integrierter Flächenkondensator

im IC- Gehäuse

Anforderungen aufgrund des Technologietreibers "Schnelligkeit"

Impedanzkontrollierte LP & High- Speed Design

Parallel- Stecktechniken anstelle Backplanes

Flip- Chip- Montage mit µVia- Technik (HDI)

Integrierter Flächenkondensator im IC- Gehäuse

Leiterplatte mit integrierten Bauteilen (R + C)

Elektrisch- optische Leiterplatten; 1 Bus = 1 Lichtleiter

3D - System- Design: Hohe Packungsdichten

Konzept einer elektrisch-optischen Leiterplatte

Prepreg

Prepreg

© SIEMENS AG IC C-LAB 1999

Prepreg

optischeWellenleiter

Strahl-umlenkung

optischerKoppler

Mikrostreifenleitungen

Masselage

Core

Core

Core

Siemens C-Lab

Schnitt durch die elektrisch- optische Leiterplatte



Technologiesprung durch optische Verbindungstechnik

Übertragung extrem hoher Signal-Bandbreiten auf 1 Faser

Möglichkeit, ganze Busse auf einer Faser zu übertragen

Keine Abstrahlung EM-Felder (EMV, Abhörsicherheit)

Absolut störfest gegen EM-Feldern (Übertrag.sicherheit)

Kaum Kopiereffekte (Übersprechen) auf Nachbarleitungen

Geringe Signaldämpfung und Signalverfälschung



Gewicht / Volumen

leichte / dünne LP

kleine und leichte BG

weniger BE/ Gehäuse

weniger Cu-Dicke, TSOP/µBGA

integrierte BE / Die on Board

Flexible LP, dünnere Lagen

Flexible Schaltung

Technologietreiber „Gewicht / Volumen“ Flexible Schaltungen

Vorteile Nachteile

Leicht, 3D- flexibel, direkt steckbar

Hohe thermische Stabilität (Polyimid)

Gute HF- elektr. Eigenschaften (PI)

Glatte Oberfläche: gut für SMD

Ohne Fasern ideal f. HDI-Technik

Material teurer als bei starren LP

Schwieriger zu Fertigen (Handling)

Schwieriger zu Bestücken (Handling)

Wenig bekannt bei Layoutern/Entw.

Geringer Marktanteil, dadurch teurer

Auswirkungen des Technologietreibers „Gewicht / Volumen“

Kleinere, leichtere Gehäuseformen sowie COB

Höher integrierte Bauelemente mit geringerem Pitch

Dichter verdrahtete, dünne Leiterplatten mit weniger Kupfer

Flexible Schaltungen mit 3-dimensionaler Einbaumöglichkeit

Direktsteckbare, flexible Schaltungen ohne Stecker und Kabel

Geringer Ruheleistungsbedarf > weniger Stromversorg. (Akku)



Gewicht / Volumen

leichte / dünne LP

kleine und leichte BG

weniger BE/ Gehäuse

weniger Cu-Dicke, TSOP/µBGA

integrierte BE / Die on Board

Flexible LP, dünnere Lagen

Wärmemanagement /Stromverbrauch

geringer Energieverbrauch

gute Wärmeableitung Kühlungstechniken/ Heatsinks

3,3 /2,5 V-Technikintellig.Energiemanagem.

COB, dünne Isolation



BGA-Gehäuse mit integriertem Kühlkörper

Technologietreiber „Wärmemanagement“ Auswirkungem des Technologietreibers „ Wärmemanagement / Stromverbrauch “

Übergang zu Low-Volt-Techniken 3,3 V - 2,5V - 1,5V

Intellig. Energiemanagement > Ruhestromaufn. senken

BT-Gehäuse mit integr. KK / DCA auf Keramik-MCM

Kühlelemente in der Leiterplatte (Heatsinks)

Verbesserte Wärmeleitung durch die LP hindurchfür COB auf Kupferoberflächen

Thermo-Simulation des Systems vor dem Design der LP

ZusammenfassungZukünftige Baugruppe 2010 :

• Flip-Chip-Montage im Gehäuse & auf LP

• Hochpolige µBGA: 2500 / CSP: 500 ...1000

• µVia - LP: 50µ Vias 50µ LB Raster: 0,4 mm

• Impedanz-Multilayer in HDI-Techn. 3...4 SBU

• Integrierte Widerstände + Kondensatorkern

• LP-Dicken 0,5 ... 1,0 mm und Flexible LP

• Metallkerne und äußere Kühlbleche

Beispiel: 4 - lag. Impedanz- Multilayerin HDI- Flextechnik (0,3mm + Kühlblech)

HDI-Technologie 2 [ 2 ] 0

Kühlblech (Heatsink)

GND

VCC

Sig xSig.y

0,3mm

Dicke

100µ

100µ50µ

25µ

25µ

System-Anforderungen für “High-Speed”-Signale Typ. Signalweg zwischen Baugruppen

< 3ns

MotherboardPCB PCB

Stecker Stecker

GND-Leitg.

GND-Leitg.

+VDD

LB & Stecker verhalten sich wie ein Tiefpassfilter

1...10 pF

10nH/cm

GND

VCC

GND

VCC



Kompaktes Plazieren & kurze LBNutzung der 3.Dimension (MCM, MCP)

A

B

Hochintegrierte Bauteile für kurze Wege

IMP_LP01FH-Giessen/Dr.Thüringer

Hightech-ICs: Typ. DatenBisher In Zukunft

Kontaktzahl:QFP : 200 ... 400BGA: 300 ... 600

Kontaktzahl:COB / BGA: 800 ... 1500

Pin-Raster:QFP : 0,35 ... 0,6 mmBGA: 1,00 ... 2,54 mm

Pin-Raster:COB : 0,1 ... 0,2 mmBGA: 0,8 / 0,65 / 0,5 mm

Bus-Taktfrequenzen: 25 ... 266 MHzFlanken: 0,5 ... 5 ns

IC-/ Bus-Taktfrequenzen: > 5 GHz / 500 MHzFlanken: 100 ... 500 ps

Wärmeverlustleistung:CMOS : 2 ... 10 WECL,GaAs : > 10 W

Wärmeverlustleistung: … 250 W pro Board

Konkurrierende System-Anforderungen

• Hohe Verbindungsdichten → geringe Leiterbahn-Abstände → kritisches Übersprechen→ hohe Lagenzahl /Lagenwechsel → Impedanzsprünge

• Schnelle komplexe Bauteile→ hohe Wärmedichten → kritische Temperaturen→ Thermal-Vias + LP-Ausbrüche → Layout - Beschränkung

• Definierte LB-Impedanzen→ zusätzliche (Potential-) lagen → LP-Dicke wächst

→ schlechtere Wärmeabfuhr

⇒ Hightech- Leiterplatten mit Prioritäts- Kompromissen

IMP_LP03FH-Giessen/Dr.Thüringer

Anforderungen an Hightech-Leiterplatten

Hohe Verbindungsdichte: Sackloch-Multilayer O 0,1 ... 0,3 mm(z.B. Laser-Vias bzw. Plasma-Ätztechnik)

Kleine Strukturbreiten : typ. 75 ... 150 µm

Beidseitige Bestückung : SMD, BGA, MCM, COB

Hohe Wärmeabfuhr : Metallkerne oder -bleche

Mechanische Forderungen

"HF"- Stromversorgung : Potentiallagen als Platten-Kondensator

Störungs-Abschirmung : Potentialflächen über Signallagen

Übertragungs-Qualität : Definierte Impedanzen der Signallagenwenige Lagenwechsel & Vias

Elektrische Forderungen

System-Designer

LP-Layouter

Mechanik-Entwicklung

Thermal-Haushalt

Signal-Integrität/Impedanz

EMV/CEProduktion& Testen

Kosten(Einkauf)

System-Design

Logik-Entwicklung



BerufsqualifikationLP-Layouter ⇔ System-Designer

LP-Layouter System-Designer

Funktion / Kompetenz Auftragnehmer des Entwicklers(z.T. Partner)

Berater & Koordinator allerSystembeteiligten

Allgemeine Fähigkeiten Mechanische KenntnisseGeometrisches DenkenRegelnbezog.VorgehenZuverlässigkeit

System- und KostendenkenTeamfähigkeit; KreativitätPräsentationstechniken

Fachliche Qualifikation CAD-Tool-ErfahrungLP- & Bauteil-KenntnisseElektrotechn.Grundkennt.Layoutpraxis; LP-Normen

Toolkenntnisse: CAE+CAD+ CAM; FertigungserfahrungPhysikal. + elektron. WissenEndprodukt-Normen (CE)

Wann spricht man vonHigh-Speed-Elektronik ?

Mit zunehmender Taktfrequenz müssen Bauteile immer schneller schalten.

Schaltzeiten im ns-Bereich sind heute üblich –auch wenn es die Taktfrequenz garnicht erfordert.

Das sog. Die-Shrinking(mehr Chips mit kleineren Strukturen pro Wafer) führt physikalisch zu kleineren Chip-Kapazitäten

und damit zu kürzeren Schaltzeiten

High-Speed-ProblemeSignal-Oszillation durch HF im Digitalimpuls

UH

UL

Active line (agressor)

Crosstalk zwischen 2 Leitungen durch magnetische & elektrische Feldkopplung

high - lowthreshold

limits

Passive line (victim)

Synchronisierung (Timing)

Signale A und B müssen den Empfänger-Chip im gleichen Clock-Zykluserreichen.

Chip ChipClock

Signal A

Signal B

A B

Time

Bei geringer Clockfrequenz ist der Zeitunterschied zw. A und B unbedeutend, nicht jedoch bei erhöhter Clockfrequenz



VH

VL

Multi-Crossing Fehler

VH

VL

3V

GND

Overshoot / Undershoot

Reflexionen und Fehltriggerungen

Kurze Impulse werden an hochohmigen Leitungsendenund Verzweigungen reflektiert

Signalverfälschung durch Reflexion führt zu Mehrfach-

triggerungen

RDCZELKO

L'/C'

1/ωC

Z = 60 Ohm+3V

GND

Iges

Spannungseinbrüche in der Stromversorgung

Schnell schaltende Bustreiber benötigen hohe Impulsströme im Amperebereich aus dem Stromversorgungssystem.

Spannungseinbrüche mit gegenseitiger Störung von Schaltkreisen oder auch

Verhinderung des schnellen Schaltens

High-Speed-Design Maßnahmen

Hohe Integration der Bauteile (IC, MCM, ML-LP) zur Minimierung der Signalwege

Impedanzkontrollierte Leiterbahnen mit Anpass- oder Abschlusswiderständen

Leiterplatten-Lagenaufbau mit definierten Impedanzen, Schirm- und Potentiallagen

Gegenseitige Abstands- und Längenkontrolle von Leiterbahnen (Timing und Crosstalk)

Topologisch durchdachte Leitungsstrukturen und Verzweigungen (Bus, Stern, Baum)

Impedanzarme Multilayer-Stromversorgungmit geeignet plazierten Blockkondensatoren

Ende des Einführungskapitels

AVT: HighTech-/HighSpeed-Baugruppen WS 2005/06 Aufbau-...

Documents

Transcript of AVT: HighTech-/HighSpeed-Baugruppen WS 2005/06 Aufbau-...