ProfessurSchaltungs- undSystementwurf

Lösung 3.1 Schaltalgebra - Schaltnetze (AND, OR, Inverter)

Faku

ltät f

ür E

lekt

rote

chni

k un

d In

form

atio

nste

chni

k

Folgende Darstellung der Funktionen als Zusammenschaltung von AND-, OR- und Invertergattern ist möglich:

a)

b)

F X Y Z∨( )∧=

F EN X Y∧( ) Y Z∨( )∧ ∧=

zur Aufgabe 3.1

ProfessurSchaltungs- undSystementwurf

Lösung 3.2Schaltalgebra - Schaltnetze (NOR, Inverter)

Faku

ltät f

ür E

lekt

rote

chni

k un

d In

form

atio

nste

chni

k

Gatternetzliste der folgenden Funktion unter Verwendung von OR-Gattern und Invertern:

F X Y Z∨( )∨=

zur Aufgabe 3.2

ProfessurSchaltungs- undSystementwurf

Lösung 3.3Schaltalgebra - NAND-Logik, Theorem von DeMorgan

Faku

ltät f

ür E

lekt

rote

chni

k un

d In

form

atio

nste

chni

k

Umformen der Schaltfunktion, so dass sie ausschließlich mit NAND-Schaltgliedern realisiert werden kann:

Die Gleichung wird zweimal invertiert, so dass das DeMorgansche Gesetz angewendet werden kann:

:

In der letzten Gleichung kommen alle Variablen in NAND-Verknüpfungen vor, so dass damit sofort eine Schal-tung aus AND-Gattern und Invertern realisiert werden kann.

f a b c, ,( ) a b∨( ) a a b∨( ) c∧∨∧ a ab ac bc∨ ∨ ∨= =

f a b c, ,( ) a ab ac bc∨ ∨ ∨=

f a b c, ,( ) a ab ac bc∧ ∧ ∧=

zur Aufgabe 3.3

ProfessurSchaltungs- undSystementwurf

Lösung 3.4Schaltalgebra - NOR-Logik, Theorem von DeMorgan

Faku

ltät f

ür E

lekt

rote

chni

k un

d In

form

atio

nste

chni

k

Umformen der folgenden Schaltung,so dass sie ausschließlich mit NOR-Schaltgliedern realisiert werden kann:

Zur Realisierung einer Schaltfunktion mit NOR-Gliedern wird die Ausgangsgleichung in die KNF umgewandelt:

Durch Ausklammern (Distributivgesetz), Eliminieren redundanter Terme und erneute Anwendung der DeMor-ganschen Regel entsteht die KNF:

Die KNF wird zweimal invertiert (DeMorgan):

In der letzten Gleichung kommen alle Variablen in NOR-Verknüpfung vor, so daß damit sofort eine Schaltung aus NOR-Gattern realisiert werden kann.

f a b,( ) a b∧( ) a b∧( )∨=

f a b,( ) a b∧( ) a b∧( )∨ a b∧( ) a b∧( )∨ a b∧( ) a b∧( )∧ a b∨( ) a b∨( )∧= = = =

f a b,( ) a b∨( ) a b∨( )∧ aa ab ba bb∨ ∨ ∨ ab ba∨ ab ba∧ a b∨( ) b a∨( )∧= = = = =

f a b,( ) a b∨( ) b a∨( )∧ a b∨( ) b a∨( )∨= =

zur Aufgabe 3.4

ProfessurSchaltungs- undSystementwurf

Lösung 3.5Schaltalgebra - Vereinfachen logischer Funktionen

Faku

ltät f

ür E

lekt

rote

chni

k un

d In

form

atio

nste

chni

k

Ermitteln der Funktionsgleichung aus der angegebenen Schaltung:

Vereinfachen der Gleichung:

Zeichnen der Schaltung in ihrer vereinfachten Lösung:

F A B∧ C D∨∧=

F A B∧( ) C D∨( )∧ A B∧ C D∨∨ A B∨( ) C D∧( )∨= = =

zur Aufgabe 3.5

ProfessurSchaltungs- undSystementwurf

Lösung 3.6Schaltalgebra - Karnaugh-Plan

Faku

ltät f

ür E

lekt

rote

chni

k un

d In

form

atio

nste

chni

k

Funktionstabelle:

Aufstellen des Karnaugh-Planes zum Vereinfachen der Funktion

Auslesen der Funktion:

Zeichnen der Schaltung:

A B C D F0 0 0 0 10 0 0 1 10 0 1 0 -0 0 1 1 10 1 0 0 00 1 0 1 10 1 1 0 00 1 1 1 11 0 0 0 -1 0 0 1 -1 0 1 0 11 0 1 1 11 1 0 0 01 1 0 1 11 1 1 0 01 1 1 1 1

0 1 1 0 CA B 1 1 0 0 D0 1 1 1 0 01 1 1 1 0 01 0 - 1 1 -0 0 1 1 - 1

F B D∨=

zur Aufgabe 3.6

ProfessurSchaltungs- undSystementwurf

Lösung 3.7Schaltalgebra - KV-Diagramm

Faku

ltät f

ür E

lekt

rote

chni

k un

d In

form

atio

nste

chni

k

Wenn man ein KV-Diagramm für 5 Variablen nach dem gleichen Schema erstellt, wie man es vom Karnaugh-Plan mit 4 Variablen kennt, so käme man z.B. auf folgendes Diagramm:

Hier ist zwar sichergestellt, dass sich beim Übergang von einem Feld zum anderen nur eine Variable ändert, jedoch gibt es zu jeder Spalte in diesem Diagramm drei andere Spalten, die sich gerade in der Belegung einer einzigen Variable unterscheiden. Für die Spalte (C,D,E) = (010) sind dies (011), (110) und (000).

Während die ersten beiden Spalten unmittelbare Nachbarn zur Spalte (010) sind, ist die Spalte (000) weiter entfernt. Wären hier also gleiche Werte eingetragen, so könnte man diese Spalten zusammenfassen, was im Diagramm aber nur schwer zu erkennen wäre.

Weiterhin muß bei einem KV-Diagramm sichergestellt sein, dass sich längs der Höhe bzw. Breite von Päck-chen nur die Anzahl von Variablen in ihren Belegungen ändern, die der Höhe bzw. Breite des Päckchens ent-sprechen. Betrachten wir das obenstehende KV-Diagramm, so sehen wir, dass sich bei dem möglichen Viererpäckchen von der linkesten 1 zur rechtesten 1 alle drei Variablen ändern - die Folge wäre eine falsche Minimalform!

0 0 0 0 1 1 1 1 C0 0 1 1 1 1 0 0 D

A B 0 1 1 0 0 1 1 0 E0 1 1 1 11 1 1 1 1 1 11 0 10 0 1 1 1 unübersichtliche Minimierung

falsche Minimalform

zur Aufgabe 3.7

ProfessurSchaltungs- undSystementwurf

Lösung 3.8Schaltalgebra - Verfahren von Quine-McCluskey

Faku

ltät f

ür E

lekt

rote

chni

k un

d In

form

atio

nste

chni

k

Im ersten Schritt des Verfahrens nach Quine-McCluskey werden die Primimplikanten der Funktion F ermittelt. Zur Ermittlung der Primimplikanten teilen wir die Minterme je nach Anzahl der in ihnen vorkommenden Einsen in Gruppen ein. Die Nummer des Mintermes wird ebenfalls in die Tabelle aufgenommen.

Im zweiten Schritt testen wir, inwieweit sich Minterme benachbarter Gruppen derart zusammenfassen lassen, daß eine Variable wegfällt. Das ist der Fall, wenn sich zwei Minterme nur in einer Stelle unterscheiden. Die an der Zusammenfassung (Binäräquivalent) beteiligten Minterme werden abgehakt und die Binäräquivalente wer-den in eine Tabelle eingetragen. Die überflüssige Variable wird in der Binäräquivalentdarstellung mit einem Strich ( –) markiert. Wir prüfen für jeden Minterm aus Gruppe i, ob er sich mit jedem Minterm aus Gruppe i+1 zusammenfassen läßt. Gleiche Binäräquivalente könne nun gestrichen werden (Hier in diesem Beispiel kommen sie nicht vor).

In den folgenden Schritten müssen wir wieder die Zeilen benachbarter Gruppen vergleichen, bis sich keine Zu-sammenfassungen mehr ergeben. Dabei lassen sich die Terme (7,15), (7,23) und (26,30) nicht mehr zusam-menfassen. Sie gehören zu den Primimplikanten und werden mit einem * gekennzeichnet.In Tabelle 3.) führen verschiedene Zusammenfassungen zu denselben Binäräquivalentdarstellungen, so dass jeweils eine davon gestrichen werden kann.

Damit haben wir alle Primimplikanten der Gleichung für F gefunden, es sind alle mit einem * gekennzeichneten Terme. Nun erstellen wir die Primimplikanten-Tabelle, die aus allen Primimplikanten sowie aus den daran be-teiligten Mintermen besteht. Die Kreuzungspunkte zwischen Primimplikanten und beteiligten Mintermen mar-kieren wir mit (x). Die Minterme 0, 2, 15, 23, 25, 27 und 30 werden nur von jeweils einem Primimplikanten abgedeckt , es sind die wesentlichen Primimplikanten (⊗). Durch Streichung der Zeilen / Spalten erkennt man, daß bereits die Kernimplikanten alle Minterme überdecken.

Die Schaltfunktion F lautet in Primimplikanten-Schreibweise:

und in boolescher Form:

1.)

Gruppe Dez. a b c d e0 0 0 0 0 0 0 √1 2 0 0 0 1 0 √

8 0 1 0 0 0 √2 10 0 1 0 1 0 √

24 1 1 0 0 0 √3 7 0 0 1 1 1 √

25 1 1 0 0 1 √26 1 1 0 1 0 √

4 15 0 1 1 1 1 √23 1 0 1 1 1 √27 1 1 0 1 1 √30 1 1 1 1 0 √

2.)

Dez. a b c d e 0,2 0 0 0 – 0 √0,8 0 – 0 0 0 √

2,10 0 – 0 1 0 √8,10 0 1 0 – 0 √8,24 – 1 0 0 0 √10,26 – 1 0 1 0 √24,25 1 1 0 0 – √24,26 1 1 0 – 0 √7,15 0 – 1 1 1 *7,23 – 0 1 1 1 *25,27 1 1 0 – 1 √26,27 1 1 0 1 – √26,30 0 1 – 1 0 *

3.)

Dez. a b c d e 0,2; 8,10 0 – 0 – 00,8; 2,10 0 – 0 – 0 *

8,10; 24,26 – 1 0 – 08,24; 10,26 – 1 0 – 0 *24,25; 26,27 1 1 0 – –24,26; 25,27 1 1 0 – – *

a b c d e 0 2 7 8 10 15 23 24 25 26 27 307,15 0 – 1 1 1 × ⊗7,23 – 0 1 1 1 × ⊗26,30 0 1 – 1 0 × ⊗

0,8; 2,10 0 – 0 – 0 ⊗ ⊗ × ×8,24; 10,26 – 1 0 – 0 × × × ×24,26; 25,27 1 1 0 – – × ⊗ × ⊗

F 7 15,( ) 7 23,( ) 26 30,( ) 0 8 2 10,;,( ) 24 26 25 27,;,( )∨ ∨ ∨ ∨=

F acde bcde abde ace abc∨ ∨ ∨ ∨=

zur Aufgabe 3.8

ProfessurSchaltungs- undSystementwurf

Lösung 3.9Schaltnetze - mehrstufige Logik-Realisierungen

Faku

ltät f

ür E

lekt

rote

chni

k un

d In

form

atio

nste

chni

k

Wir tragen zuerst die Zwischenausgänge Z1 bis Z7 in das Schaltbild ein und ermitteln deren Gleichungen:

Die Ausgangsgleichung lautet dann

Weil hier ein umfangreiches Netzwerk vorliegt, wählen wir zur Vereinfachung die Methode der KV-Diagramme.

Als Lösungsmöglichkeit wird hier die direkte Herleitung der Funktionsgleichung gewählt(Eine zweite Variante wäre das Erstellen einer Wertetabelle).

Dann werden die Zwischenfunktionen durch die Zugehörigen Funktionsgleichungen ersetzt und mit der De-Morganschen Regel die Gleichung umgeformt:

Maxterme, die nicht alle Variablen enthalten, werden um die fehlenden Variablen ergänzt. Dies kann mit dem Absorptionsgesetz geschehen. Hierbei ist T der zu erweiternde Term und X ein Platzhalter für die jeweils einzusetzenden fehlenden Eingangsvariablen.

oder umgeformt:

Wir vereinfachen durch die KV-Tafel:

Hieraus ergibt sich : oder als minimale KF:

Aus dieser Gleichung resultiert das folgende Schaltnetz in konjunktiver Form:

0 0 1 1 CA B 0 1 1 0 D0 0 0 0 00 1 0 01 1 0 01 0 0 0

Z1 BCD= Z2 ACD= Z3 ABC= Z4 ACD=

Z5 Z1 Z2∨= Z6 Z3 Z4∨= Z7 ABCD=

Y Z5Z6Z7=

Y Z5Z6Z7 Z1 Z2∨( ) Z3 Z4∨( )Z7= =

Y BCD ACD∨( ) ABC ACD∨( )ABCD BCD ACD ABC ACD ABCD∧ ∧ ∧ ∧= =

Y B C D∨ ∨( ) A C D∨ ∨( ) A B C∨ ∨( ) A C D∨ ∨( ) A B C D∨ ∨ ∨( )∧=

T T X X∧( )∨=

Y A B C D∨ ∨ ∨( ) A B C D∨ ∨ ∨( ) A B C D∨ ∨ ∨( ) A B C D∨ ∨ ∨( )A B C D∨ ∨ ∨( ) A B C D∨ ∨ ∨( ) A B C D∨ ∨ ∨( ) A B C D∨ ∨ ∨( ) A B C D∨ ∨ ∨( )

∧ ∧ ∧ ∧∧ ∧ ∧ ∧

=

Y ABCD ABCD ABCD ABCD ABCD ABCD ABCD ABCD ABCD∨ ∨ ∨ ∨ ∨ ∨ ∨ ∨=

Y AC ABC BD∨ ∨=Y A C∨( ) A B C∨ ∨( ) B D∨( )∧ ∧=

zur Aufgabe 3.9

ProfessurSchaltungs- undSystementwurf

Lösung 3.10Schaltnetze - Paritätsbit

Faku

ltät f

ür E

lekt

rote

chni

k un

d In

form

atio

nste

chni

k

Um die Zuordnung von Binärwort zu ungeradem Paritätsbit zu treffen, genügt es, alle möglichen Kombinatio-nen der 8421-Bits in einer Tabelle aufzuführen und dann in jedem Wort die Einsen zu zählen.Wir stellen dazu die Wahrheitstabelle auf:

Durch Eintrag der Werte für das Paritätsbit P in ein KV-Diagramm und Zusammenfassen ermitteln wir die mi-nimale DF:

Eine Vereinfachung mittels KV-Diagramm ist nicht möglich. Wir erhalten als minimale DF die DNF

Wir versuchen nun, die Gleichung mit den Regeln der Booleschen Algebra so umzuformen, daß die Anzahl der zu verwendenden Gatter minimal wird.Lässt sich eine Schaltfunktion in einem KV-Diagramm nicht vereinfachen, so kann man oft Antivalenz- oder Äquivalenzglieder einsetzen:

Damit ergibt sich für das Schaltnetz die folgende Schaltung:

A B C D P0 0 0 0 10 0 0 1 00 0 1 0 00 0 1 1 10 1 0 0 00 1 0 1 10 1 1 0 10 1 1 1 01 0 0 0 01 0 0 1 11 0 1 0 11 0 1 1 01 1 0 0 11 1 0 1 01 1 1 0 01 1 1 1 1

0 0 1 1 CA B 0 1 1 0 D0 0 1 0 1 00 1 0 1 0 11 1 1 0 1 01 0 0 1 0 1

P ABCD ABCD ABCD ABCD ABCD ABCD ABCD ABCD∨ ∨ ∨ ∨ ∨ ∨ ∨=

P AB CD CD∨( ) AB CD CD∨( ) AB CD CD∨( ) AB CD CD∨( )∧∨∧∨∧∨∧=P AB C D≡( ) AB C D≠( ) AB C D≠( ) AB C D≡( )∧∨∧∨∧∨∧=P AB AB∨( ) C D≡( ) AB AB∨( ) C D≠( )∧∨∧=P A B≡( ) C D≡( ) A B≠( ) C D≠( )∧∨∧=P A B≡( ) C D≡( )≡=

B

CP

A

D

=

=

=

zur Aufgabe 3.10

ProfessurSchaltungs- undSystementwurf

Lösung 3.11Schaltnetze - 1-Bit Volladdierer

Faku

ltät f

ür E

lekt

rote

chni

k un

d In

form

atio

nste

chni

k

a) Ein 1-Bit-Volladdierer muss der folgenden Werte-Tabelle genügen:

b) Wir leiten aus og. Tabelle die Funktionsgleichungen für die Stellensumme und den Übertrag her und mini-mieren diese:

Stellensumme S:Die DNF für die Stellensumme lautet:

Wir tragen diese DNF in eine KV-Tafel ein und vereinfachen sie weiter:

Lediglich die Anzahl der Schaltglieder läßt sich durch Umformung minimieren:

Übertrag U1Die DNF des Übertrages lautet:

Die vereinfachte DF für den Übertrag lautet

A B U0 S U1

0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1

0 0 1 1 BA 0 1 1 0 U0

0 0 1 0 11 1 0 1 0

0 0 1 1 BA 0 1 1 0 U0

0 0 0 1 01 0 1 1 1

S ABU0 ABU0 ABU0 ABU0∨ ∨ ∨=

S U0 AB AB∨( ) U0 AB AB∨( )∨ U0 A B≠( ) U0 A B≡( )∨= =

U1 ABU0 ABU0 ABU0 ABU0∨ ∨ ∨=

U1 AU0 BU0 AB∨ ∨ AB U0 A B∨( )∨= =

zur Aufgabe 3.11

ProfessurSchaltungs- undSystementwurf

Lösung 3.12Schaltnetze - Multiplexer

Faku

ltät f

ür E

lekt

rote

chni

k un

d In

form

atio

nste

chni

k

Multiplexer eignen sich sehr gut, um den Aufwand für ein Schaltnetz klein zu halten. Im einfachsten Fall nimmt man einen Multiplexer, der für jede vorkommende Eingangsvariable einen Steuereingang hat. Dann muss man lediglich die Eingänge des Multiplexers entsprechend der Wertetabelle der zu realisierenden Funktion mit Nul-len und Einsen belegen.

Da wir hier die Funktion F mit einem 4:1 Multiplexer realisieren sollen, stehen wir vor dem Problem, dass ein solcher Multiplexer nur 2 Steuereingänge hat, wir aber 4 Eingangsvariablen vorliegen haben.Um dieses Problem zu lösen, gehen wir folgendermaßen vor: Wir wählen für jeden Steuereingang eine Varia-ble aus (Hier also zwei) und ermitteln dann mittels einer Instantiierungstabelle die Beschaltung der MUX-Ein-gänge mit Schaltgliedern und den übrigen Variablen. Wählt man zudem als Steuervariablen die Variablen, die in der Schaltfunktion am häufigsten vorkommen, so hält man das vor den MUX zu schaltende Schaltnetz minimal. Der Einfluß dieser Variablen wird damit auf be-reits unabhängige Eingänge verteilt.In unserem Fall wählen wir für die Steuereingänge die Variablen B und D:Nun ermitteln wir die Eingangsfunktionen der Eingänge E0 bis E3. Dazu erstellen wir eine Tabelle, in der die vier möglichen Zustände der Steuervariablen aufgelistet sind. Die jeweiligen Werte der Steuervariablen wer-den nun in die Formel übertragen und diese wird dann vereinfacht. Die vereinfachten Formeln sind dann die entsprechenden Eingangsbelegungen

Als Schaltnetz läßt sich der 4:1-Multiplexer wie folgt darstellen:

B D F Fvereinfacht

E

0 0

0 0

0 1

0 1

A B D∧( ) C D∧( ) B D∧( )∨ ∨ ∨

A 0 0∧( ) C 0∧( ) 1 1∧( )∨ ∨ ∨ A 1∨ 1= E0 1=

A 0 1∧( ) C 1∧( ) 1 0∧( )∨ ∨ ∨ A C∨ E1 A C∨=

A 1 0∧( ) C 0∧( ) 0 1∧( )∨ ∨ ∨ A E2 A=

A 1 1∧( ) C 1∧( ) 0 0∧( )∨ ∨ ∨ A 1 C∨ ∨ 1= E3 1=

zur Aufgabe 3.12

ProfessurSchaltungs- undSystementwurf

Lösung 3.13Schaltnetze - BCD-zu-Sieben-Segment-Decoder

Faku

ltät f

ür E

lekt

rote

chni

k un

d In

form

atio

nste

chni

k

Zuerst erstellen wir eine Funktionstabelle für die in der Aufgabe definierten Zeichen der Sieben-Segment-An-zeige:

Vereinfachung in Karnaugh-Plänen für die Segmente a, e und g:

Segment a:

Segment e:

Segment g:

Dez A B C D a b c d e f g0 0 0 0 0 1 1 1 1 1 1 01 0 0 0 1 0 0 1 1 1 0 12 0 0 1 0 1 1 0 0 0 1 13 0 0 1 1 0 1 1 0 0 0 14 0 1 0 0 0 0 0 0 1 1 15 0 1 0 1 1 1 1 1 0 0 16 0 1 1 0 1 0 0 1 1 1 17 0 1 1 1 0 1 1 0 1 1 18 1 0 0 0 0 1 1 0 1 1 09 1 0 0 1 0 1 1 1 1 0 010 1 0 1 0 1 1 1 0 0 1 011 1 0 1 1 0 0 1 1 1 1 012 1 1 0 0 1 1 0 0 1 1 013 1 1 0 1 1 1 0 1 0 1 014 1 1 1 0 1 0 1 1 1 0 015 1 1 1 1 0 0 0 0 0 0 1

a) 0 0 1 1 C e) 0 0 1 1 C g) 0 0 1 1 CA B 0 1 1 0 D A B 0 1 1 0 D A B 0 1 1 0 D0 0 1 0 0 1 0 0 1 1 0 0 0 0 0 1 1 10 1 0 1 0 1 0 1 1 0 1 1 0 1 1 1 1 11 1 1 1 0 1 1 1 1 0 0 1 1 1 0 0 1 01 0 0 0 0 1 1 0 1 1 1 0 1 0 0 0 0 0

a ABD ABC BCD CD∨ ∨ ∨=

e BD BC ABD ABC∨ ∨ ∨=

g AB AD AC BCD∨ ∨ ∨=

zur Aufgabe 3.13

ProfessurSchaltungs- undSystementwurf

Lösung 3.14Schaltnetze - Codeumsetzer

Faku

ltät f

ür E

lekt

rote

chni

k un

d In

form

atio

nste

chni

k

Zuerst stellen wir die Funktionstabelle eines BCD-in-2-4-2-1-Codeumsetzers auf:

Im nächsten Schritt erfolgt die Vereinfachung mittels Karnaugh-Plan.Nicht benutzte Kombinationen werden als don’t care ( - ) eingetragen

Damit ergeben sich die folgenden Funktionsgleichungen:

Schaltung des BCD-in-2-4-2-1-Codeumsetzers:

8 4 2 1 2 4 2 1Dez D C B A QD QC QB QA

0 0 0 0 0 0 0 0 01 0 0 0 1 0 0 0 12 0 0 1 0 0 0 1 03 0 0 1 1 0 0 1 14 0 1 0 0 0 1 0 05 0 1 0 1 1 0 1 16 0 1 1 0 1 1 0 07 0 1 1 1 1 1 0 18 1 0 0 0 1 1 1 09 1 0 0 1 1 1 1 1

QD 0 0 1 1 B QC 0 0 1 1 B QB 0 0 1 1 B QA 0 0 1 1 B

D C 0 1 1 0 A D C 0 1 1 0 A D C 0 1 1 0 A D C 0 1 1 0 A0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 1 00 1 0 1 1 1 0 1 1 0 1 1 0 1 1 1 0 0 0 1 0 1 1 01 1 - - - - 1 1 - - - - 1 1 - - - - 1 1 - - - -1 0 1 1 - - 1 0 1 1 - - 1 0 1 1 - - 1 0 0 1 - -

QA A=

QB D BC BC∨ ∨=

QC D AC BC∨ ∨ D C A B∨( )∨= =

QD D AC BC∨ ∨ D C A B∨( )∨= =

zur Aufgabe 3.14

ProfessurSchaltungs- undSystementwurf

Lösung 3.15R-S-Flipflop - Entprellen

Faku

ltät f

ür E

lekt

rote

chni

k un

d In

form

atio

nste

chni

k

Zur Erzeugung eines nichtentprellten Ausgangssignals Y genügt ein einfacher Ein-/Ausschalter.

Ein Flipflop ohne Taktsteuerung eignet sich allgemein dazu, einen Impuls zu speichern. Es benötigt jedoch zwei Steuereingänge.Um ein entprelltes Ausgangssignal Y mit Hilfe eines Flipflops zu generieren, ist unbedingt ein Umschalter er-forderlich, so dass zwei Signale zur Ansteuerung des Flipflops zur Verfügung stehen.

Schaltet man die beiden Anschlüsse des Schalters über jeweils einen Pull-Up-Widerstand R an die Versor-gungsspannung VCC, so stehen zwei Signale SA und SB zur Ansteuerung des Flipflops zur Verfügung.

Erreicht nach dem Umschalten des Schalters aus der Stellung A der Kontakt die Position B, so liegt kurzzeitig der L-Pegel am Ausgang SB des Umschalters an, bevor der Schalterkontakt prellt. Dieser erste Impuls des Schalterausgangs SB muss gespeichert werden, während dieser den L-Pegel aufweist, so dass der Wechsel dieses Signals keine Auswirkung hat.

Verwendet man zur Speicherung des Impulses ein R-S-Flipflop ohne Taktsteuerung, so lässt sich das Schal-tersignal SB als Beschaltung für den Setzeingang S benutzen. Befindet sich der Schalter wiederum in der Stellung A, so muss das Flipflop zurückgesetzt werden.Zum Zurücksetzen des Flipflops muss daher das Schaltersignal SA verwendet werden, welches dem Steuer-eingang R zugeführt werden muss.

Die Wirkungsweise des Flipflops läßt sich anhand der Kombination der Steuereingänge wie folgt erläutern:Befindet sich der Umschalter in der Position A, so nimmt der S-Eingang des Flipflops den 0-Zustand und der R-Eingang den 1-Zustand an. Das Flipflop wird gesetzt, das Signal Y am Ausgang weist den 1-Zustand auf.

Wird nun der Schalter betätigt, so verläßt er die Position A und befindet sich, wenn auch nur kurzzeitig, zwi-schen den Positionen A und B. Während dieser Zeit liegt an beiden Eingängen des Flipflops R und S der 1-Zustand. Das Flipflop befindet sich bei dieser Eingangskombination im Speicherzustand und behält daher den 1-Zustand am Ausgang Y bei.

Berührt der Kontakt des Umschalters die Position B, so befindet sich der R-Eingang im 0-Zustand und der S-Eingang im 1-Zustand. Das Flipflop wird zurückgesetzt.

Die Feder des Kontaktes bewirkt nun, dass dieser die Position B wieder verlässt. Dadurch wird das Flipflop in den Speicherzustand versetzt, d.h. R = S = 1.

Erst wenn der Schalter wieder in Position A geschaltet wird, nimmt die Ausgangsvariable Y den 1-Zustand an.

zur Aufgabe 3.15

ProfessurSchaltungs- undSystementwurf

Lösung 3.16Schaltwerke - Flipflops

Faku

ltät f

ür E

lekt

rote

chni

k un

d In

form

atio

nste

chni

k

a) T-Flipflop

Übergangsfunktion:

b) D-Flipflop

Übergangsfunktion:

c) JK-Flipflop

Übergangsfunktion:

Eingangswert Tt Ausgangswert Qt Ausgangswert Qt+1

0 0 00 1 11 0 11 1 0

Eingangswert Dt Ausgangswert Qt Ausgangswert Qt+1

0 0 00 1 01 0 11 1 1

Eingangswert Jt Eingangswert Kt Ausgangswert Qt Ausgangswert Qt+1

0 0 0 00 0 1 10 1 0 00 1 1 01 0 0 11 0 1 11 1 0 11 1 1 0

0 0 1 1 J

Qt 0 1 1 0 K

0 0 0 1 11 1 0 0 1

Qt 1+ T Q∧ T Q∧∨( )t=

Qt 1+ D Q∧ D Q∧∨( )t Dt= =

Qt 1+ J Q∧ K Q∧∨( )t=

zur Aufgabe 3.16

ProfessurSchaltungs- undSystementwurf

Lösung 3.17Schaltwerke - JK-FF

Faku

ltät f

ür E

lekt

rote

chni

k un

d In

form

atio

nste

chni

k

Als ersten Schritt werden wir den Anfangszustand in die Tabelle eintragen, d.h. wir tragen in die Spalten Q0t,

Q1t,und X eine 0 ein.

Dann ermitteln wir die Schaltfunktionen, die aus dem momentanen Zustand die Belegung der JK-Eingänge be-stimmen:- Die Eingänge J0 und K0 sind gleich und haben stets den Wert Q1 (also zu Beginn 1).- K1 ist konstant auf 1 gesetzt.- J1 ergibt sich aus der Logikfunktion

Aus dem Anfangszustand bestimmen wir die Belegung für J0, K0, J1 und K1:

Nun müssen wir noch den Folgezustand ermitteln. Die Übergangsfunktion eines JK-Flipflops lau-tet: (siehe Aufgabe 3.16c ).Das erste Flipflop kippt, das zweite wird rückgesetzt und dami erhalten die Ausgänge nach der fallenden Takt-flanke die Werte:

Diesen neuen Zustand übertragen wir nun in die Q0t - Q1

t -Spalten der nächsten Reihe und verfahren analog wie oben. Also wieder die J- und K-Eingänge bestimmen usw. Dieses Schema wird so lange wiederholt, bis ein Folgezustand auftritt, der schon einmal als Anfangszustand benutzt wurde. Da wir nun als neuen Zustand der beiden Ausgänge wieder 0 erhalten, können wir aufhören, da der Zyklus dann wieder oben beginnt.Das Schaltwerk zählt also bei X=0 von 0 bis 2, wenn wir den Ausgängen Q0, Q1,entsprechend die Wertigkeit 20 und 21 zuweisen.Nun müssen wir noch die Zustände für den Fall X=1 ermitteln. Wir verfahren entsprechend dem ersten Fall und erhalten dann als Ergebnis die folgende Tabelle:

Damit stellen wir fest: für X=0 zählt das Schaltwerk von 0 bis 2. Für X=1 zählt das Schaltwerk in der Reihenfolge 0-3-1.Man beachte aber, dass diese Tabelle nicht die vollständige Funktion des Schaltwerkes beschreibt, sondern nur die Zyklen für X=1 und X=0. Wenn sich z.B. das Schaltwerk bei X=1 im Zustand Q0

t = Q1t =1 befindet und

dann der Eingang auf 0 wechselt,sagt die Tabelle nichts aus, denn 11 ist kein Zustand der Zählfolge für X=0.Zur vollständigen Beschreibung des Schaltwerkverhaltens benötigen wir eine vollständige Folgezustandsta-belle, wir müssen alle theoretisch möglichen (Anfangs-) Zustände in die Tabelle eintragen.

Eingangswert X J0 K0 J1 K1 Zustand Q0t Q1

t Q0t+1 Q1

t+1

0 1 1 0 1 S0 0 0

Eingangswert X J0 K0 J1 K1 Zustand Q0t Q1

t Q0t+1 Q1

t+1

0 1 1 0 1 S0 0 0 1 0

Eingangswert X J0 K0 J1 K1 Zustand Q0t Q1

t Q0t+1 Q1

t+1

0 1 1 0 1 S0 0 0 1 00 1 1 1 1 S1 1 0 0 10 0 0 0 1 S2 0 1 0 01 1 1 1 1 S0 0 0 1 11 0 0 0 1 S3 1 1 1 01 1 1 0 1 S1 1 0 0 0

Eingangswert X J0 K0 J1 K1 Zustand Q0t Q1

t Q0t+1 Q1

t+1

0 1 1 0 1 S0 0 0 1 00 1 1 1 1 S1 1 0 0 10 0 0 0 1 S2 0 1 0 00 0 0 1 1 S3 1 1 1 01 1 1 1 1 S0 0 0 1 11 0 0 0 1 S3 1 1 1 01 1 1 0 1 S1 1 0 0 01 0 0 1 1 S2 0 1 0 0

J1 X Q0≠ X Q≠= =

Qt 1+ J Q∧ K Q∧∨( )t=

zur Aufgabe 3.17

ProfessurSchaltungs- undSystementwurf

Lösung 3.18Schaltwerke - 2-Bit-Synchronzähler

Faku

ltät f

ür E

lekt

rote

chni

k un

d In

form

atio

nste

chni

k

a) Wir ermittel zuerst die (unvollständige) Zustandstabelle:

Aus der Tabelle ergeben sich die Zählzyklen (wenn Q0 = 20 und Q1 =21:- für X=0 zählt das Schaltwerk in der Reihenfolge 0-2-3- für X=1 zählt das Schaltwerk in der Reihenfolge 0-2-1-3.

b) Der Zustandsgraph ist eine grafische Darstellung der Zählfolgen. Die Knoten enthalten die jeweiligen (Zähl-) Zustände, während an den Kanten die Zustandsübergangsbedingungen eingetragen sind.

Eingangswert X J1 K1 J0 K0 Zustand Folgezustand Q1t Q0

t Q1t+1 Q0

t+1

0 1 0 0 0 S0 S2 0 0 1 0 0 1 0 1 1 S2 S3 1 0 1 1 0 1 1 1 1 S3 S0 1 1 0 0 0 - S1 - 0 1 -1 1 1 0 0 S0 S2 0 0 1 0 1 1 1 1 1 S2 S1 1 0 0 1 1 1 1 0 0 S1 S3 0 1 1 1 1 1 1 1 1 S3 S0 1 1 0 0

zur Aufgabe 3.18

ProfessurSchaltungs- undSystementwurf

Lösung 3.19Schaltwerke - Serienaddierer

Faku

ltät f

ür E

lekt

rote

chni

k un

d In

form

atio

nste

chni

k

a) Es handelt sich um einen Mealy-Automaten. Aus dem Zustandsgraphen erkennt man, dass der Automat übergangsorientiert ist, da der Ausgangsvektor an den Kanten neben dem Eingangsvektor angegeben ist.

b) Wir ermitteln die vollständige Zustandsfolgetabelle:

c) Im nächsten Schritt erstellen wir das KV-Diagramm der Ausgangsfunktion.

Es ist keine Minimierung möglich. Die DNF lautet:

Als nächstes folgt das KV-Diagramm der Übergangsfunktion:

Die minimierte DF lautet:

d) Um das Schaltwerk zu zeichnen und im Schaltnetz Antivalenzglieder zu benutzen, wird die Ausgangsfunk-tion Y umgeformt:

Damit folgt für das Schaltwerk folgenSchaltbild:

Zustand Z(tn) Eingangswert X2 X1 Zustand Z(tn+1) Ausgangswert Y0 0 0 0 00 0 1 0 10 1 0 0 10 1 1 1 01 0 0 0 11 0 1 1 01 1 0 1 01 1 1 1 1

Y 0 0 1 1 X2

Z(tn) 0 1 1 0 X1

0 0 1 0 11 1 0 1 0

Z(tn+1) 0 0 1 1 X2

Z(tn) 0 1 1 0 X1

0 0 0 1 01 0 1 1 1

Y Z tn( )x2x1 Z tn( )x2x1 Z tn( )x2x1 Z tn( )x2x1∨ ∨ ∨=

Z tn 1+( ) x2x1 Z tn( )x2 Z tn( )x1∨ ∨=

Y Z tn( )x2x1 Z tn( )x2x1 Z tn( )x2x1 Z tn( )x2x1∨ ∨ ∨=

Y Z tn( ) x2x1 x2x1∨( ) Z tn( ) x2x1 x2x1∨( )∨=

Y Z tn( ) x2x1 x2x1≠( ) Z tn( ) x2 x1≠( )∨=

Y Z tn( ) x2 x1≠( )≠=

zur Aufgabe 3.19