XJTAG DFT Assistant für Altium Designer Produktblatt · PDF fileDie Installation von...
2
www.xjtag.com XJTAG-DFTA-17B-03-DE XJTAG DFT Assistant für Altium Designer Scan zugänglich ist, da diese Informatio- nen Entwicklern das Design auf maximale Testabdeckung ermöglichen. Der XJTAG-DFT Assistant hilft bei der Automatisierung dieses Prozesses. Der Assistant assoziiert importierte BSDL- Dateien mit ihren relevanten Komponen- ten auf dem Schaltplan und stellt die Erweiterung mit den zum Verständnis der JTAG-Kette benötigten Informationen zur Verfügung. Logikbausteine und passive Geräte, die eine Boundary-Scan-Kette durchlaufen, können ebenfalls identifiziert und kategorisiert werden, so dass kom- plette Ketten auf dem Schaltplan auf Kor- rektheit überprüft werden können. Durch die Visualisierung des Ausmaßes des JTAG-Zugangs können die Entwickler leicht erkennen, auf wieviel ihres Designs zugegriffen und wie die Abdeckung er- weitert werden kann, um auch die Be- reiche des Designs zu berücksichtigen, die für Boundary-Scan-Tests nicht zugänglich sind. Im Design bereits richtig Die Implementierung einer JTAG-Kette in Ihre Leiterplatte erfordert die Einhaltung von Best Practices für Design for Test (DFT). Die leistungsstarke Technologie, die in den modernsten, hochfunktionellen ICs wie Mikroprozessoren, Mikrocontrol- lern, DSPs und FPGAs zur Verfügung steht, setzt auf den korrekten und ord- nungsgemäßen Anschluss aller JTAG- Ketten. Es ist auch von Vorteil zu sehen, wieviel von Ihrer Platine mit Boundary- Übersicht Der Zugriff auf die Leistung von Boundary-Scan durch JTAG-konforme, integrierte Schaltungen (ICs) bietet viele Vorteile bei der Prototyp-Erstellung und im Produktionstest. Der XJTAG ® DFT Assistant für Altium Designer ® führt alle benötigten Prüfungen durch, um sicherzustellen, dass Ihre JTAG-Kette von Beginn an korrekt ist. Wesentliche Vorteile • Führen Sie eine DFT-Analyse für Boundary-Scan-Zugriff von Altium Designer aus durch • Vermeiden Sie Fehler frühzeitig im Entwicklungszyklus und reduzieren Sie so Board-Re-Spins oder Modifikationen • Verstehen Sie dank farbcodierter Ansich- ten, wo Ihre JTAG-Kette Testzugriff bietet • Erweitern Sie Ihre Boundary-Scan- Testabdeckung durch korrekte Implementierung der JTAG-Ketten • Verbessern Sie den Produktionsprozess und reduzieren Sie Ihre Produkteinfüh- rungszeit • Export aller Daten in XJDeveloper (Evaluierungs- oder volle Lizenz für XJTAG-Tools erforderlich) Die XJTAG DFT Assistant für Altium Designer Soft- ware-Erweiterung kommt in der Designansicht zum Tragen und ist während des schematischen Designs aktiv, um Kettenüberprüfungen durchzuführen oder den Boundary-Scan-Zugriff jederzeit während des Entwicklungsprozesses zu betrachten.
Transcript of XJTAG DFT Assistant für Altium Designer Produktblatt · PDF fileDie Installation von...
www.xjtag.comXJTAG-DFTA-17B-03-DE
XJTAG DFT Assistant für Altium Designer
Scan zugänglich ist, da diese Informatio-nen Entwicklern das Design auf maximaleTestabdeckung ermöglichen.
Der XJTAG-DFT Assistant hilft bei derAutomatisierung dieses Prozesses. DerAssistant assoziiert importierte BSDL-Dateien mit ihren relevanten Komponen-ten auf dem Schaltplan und stellt dieErweiterung mit den zum Verständnis derJTAG-Kette benötigten Informationen zurVerfügung. Logikbausteine und passiveGeräte, die eine Boundary-Scan-Kettedurchlaufen, können ebenfalls identifiziertund kategorisiert werden, so dass kom-plette Ketten auf dem Schaltplan auf Kor- rektheit überprüft werden können. Durchdie Visualisierung des Ausmaßes desJTAG-Zugangs können die Entwicklerleicht erkennen, auf wieviel ihres Designszugegriffen und wie die Abdeckung er-weitert werden kann, um auch die Be -reiche des Designs zu berücksichtigen,die für Boundary-Scan-Tests nichtzugänglich sind.
Im Design bereits richtig
Die Implementierung einer JTAG-Kette inIhre Leiterplatte erfordert die Einhaltungvon Best Practices für Design for Test(DFT). Die leistungsstarke Technologie,die in den modernsten, hochfunktionellenICs wie Mikroprozessoren, Mikrocontrol -lern, DSPs und FPGAs zur Verfügungsteht, setzt auf den korrekten und ord-nungsgemäßen Anschluss aller JTAG-Ketten. Es ist auch von Vorteil zu sehen,wieviel von Ihrer Platine mit Boundary-
ÜbersichtDer Zugriff auf die Leistung von Boundary-Scan durch JTAG-konforme,integrierte Schaltungen (ICs) bietet viele Vorteile bei der Prototyp-Erstellungund im Produktionstest. Der XJTAG® DFT Assistant für Altium Designer®
führt alle benötigten Prüfungen durch, um sicherzustellen, dass IhreJTAG-Kette von Beginn an korrekt ist.
Wesentliche Vorteile
• Führen Sie eine DFT-Analyse fürBoundary-Scan-Zugriff von AltiumDesigner aus durch
• Vermeiden Sie Fehler frühzeitig imEntwicklungszyklus und reduzieren Sieso Board-Re-Spins oder Modifikationen
• Verstehen Sie dank farbcodierter Ansich -ten, wo Ihre JTAG-Kette Testzugriff bietet
• Erweitern Sie Ihre Boundary-Scan-Testabdeckung durch korrekteImplementierung der JTAG-Ketten
• Verbessern Sie den Produktionsprozessund reduzieren Sie Ihre Produkteinfüh -rungszeit
• Export aller Daten in XJDeveloper(Evaluierungs- oder volle Lizenz fürXJTAG-Tools erforderlich)
Die XJTAG DFT Assistant für Altium Designer Soft-ware-Erweiterung kommt in der Design ansicht zumTragen und ist während des schematischen Designsaktiv, um Kettenüberprüfungen durchzuführen oderden Boundary-Scan-Zugriff jederzeit während desEntwicklungsprozesses zu betrachten.
Die Installation von XJTAG DFT Assistantfür Altium Designer bedeutet, dass Ent -wickler potenzielle Probleme in einerJTAG-Kette finden und korrigierenkönnen, bevor sie zum Layout wechselnund somit Zeit und Kosten im Gesamt -projekt sparen.
Weitere Details:
Die XJTAG DFT Assistant für AltiumDesigner Software-Erweiterung bestehtaus dem XJTAG Chain Checker unddem XJTAG Access Viewer.
Das Chain Checker-Tool analysiert Netz -listen und findet routbare Scan-Ketten.Es identifiziert Fehler und gibt Warnun-gen vor möglichen Problemen bei JTAG-Ketten, wie beispielsweise:
• Verbindungsfehler, wenn eines der JTAG-Test Access Point (TAP)-Signale an den/diefalschen Pin(s) an einem JTAG-kompatiblenIC angeschlossen ist.
• Beendigungswarnungen, wenn eines der TAP-Signale nicht wie empfohlen beendet wird.
• Konformitäts-Pin-Fehler, wenn sie fälschli -cher weise high oder low gezogen oderpotentialfrei gelassen werden.
XJTAG DFT Assistant für Altium Designer
www.xjtag.comXJTAG-DFTA-17B-03-DE
Features
• Voll unterstütztes Board-Setup zurDurchführung einer JTAG-DFT-Analyse
• Automatischer Import der Netzliste ausAltium Designer
• Enthält ein JTAG Access Viewer-Tool,das die prüfbaren Netze eines Designsdirekt auf dem Schaltplan zeigt
• Die Analyse der Ergebnisse aus demChain Checker-Tool identifiziertpotenzielle Fehler in der/den Kette (n)
• Bietet drei Kategorien von Fehlern:Verbindung, Beendigung und Konformität
• Zeigt testfähige Netze mit farbcodiertenVerbindungen an, die zur einfachen Anzei -ge ein- und ausgeschaltet werden können
• Unterstützte Kategorisierung von nichtJTAG-fähigen Geräten
• Ergebnis-Export in XJTAG für den Einsatzbei Prototyp-Entwurf und Produktionstest
Der XJTAG Access Viewer bietet während des Designs klare Hinweise auf den Testzugriff an jedem beliebigen Punkt
Der XJTAG Chain Checker identifiziert und kategorisiert Fehler und Warnungen in der/n Boundary-Scan-Kette(n)
Vertriebspartner / Technologiepartner
Die XJTAG DFT Assistant-Erweiterungidentifiziert auch den Umfang des JTAG-Zugangs eines ganzen Schemas. Dies wirdmit dem XJTAG Access Viewer auf denSchaltplan überlagert, so dass Ent wick-ler ihren Testzugriff in einem frühen Sta-dium des Designs nachvollziehen können.Durch die Visualisierung des Ausmaßesdes Testzugriffs können die Ingenieure inder Lage sein, die Auswir kungen einerÄnderung des Designs auf die Board-Prüf-barkeit zu sehen und zu beobachten, dassdiese erhöht wird, wenn zusätzliche NetzeBoundary-Scan-Zugang erhalten.
Der gesamte Prozess der DFT-Analysewird durch die Erweiterung abgewickeltund an Altium Designer berichtet. Diegesammelten Informationen können auchals XJDeveloper-Projekt exportiert werden.Diese werden dann wiederum importiertund als Grundlage für die weitere Testent -wicklung genutzt, unter Verwendung einesXJLink / XJLink2-Controllers zum Testender Platine, sobald diese hergestellt wurde.
