Fachreferat von Mathias Herbst Quelle: .
27
Fachreferat von Mathias Herbst Quelle: www.wikipedia.org
-
Upload
philipp-neese -
Category
Documents
-
view
119 -
download
3
Transcript of Fachreferat von Mathias Herbst Quelle: .
Fachreferatvon
Mathias HerbstQue
lle:
ww
w.w
ikip
edia
.org
Gliederung
DefinitionRahmenbedingungenAufbauEntwicklungsschritte
Definition:
Bei eingebetteten Systemen handelt es sich um Rechenmaschinen die, für den Benutzer weitestgehend unsichtbar, in elektrischen Maschinen „eingebettet“ sind.
Diese Rechenmaschinen stimmen im grundsätzlichem Aufbau mit der Funktionsweise eines „normalen“ Desktop Rechners überein,
sind jedoch je nach geforderter Funktion unterschiedlich.
Definition:
Erläuterung anhand des Routers Teledat 631 (Hardware):
4x RJ-45
ADM 6996Switch
Controller
AR7WRDRouter
ControllerW
inbo
nd
W98
1216
DH
SD
-RA
M
Inte
l TE
28F
160
Fla
sh R
OM
Datenbus
Adressbus
Steuerbus
1x RJ-11
MIIDSL
Definition:
Erläuterung anhand des Routers Teledat 631 (Software):
Rahmenbedingungen:
Embedded Systeme führen eine Funktion wiederholt aus(Routingentscheidungen des Teledat).
Embedded Systeme sind an enge Randbedingungengebunden im Bezug auf Produktionskosten, Größe, ...(Größe und Kosten z.B. bei einem MP3 Spieler).
Embedded Systeme reagieren in Echtzeit auf IhreUmwelt. (ABS bei einem Auto).Man unterscheidet hier zwischen harter und weicher Echtzeit.
Grundsätzlicher Aufbau
Technische Daten des AR7WRD:
MIPS 32 Bit RISC Prozessor
USB Controller
ADSL 2+ Steuerlogik
PHY und MII Ethernet
AR7WRDRouter
Controller
ADM 6996Switch
Controller
Winbond W981216DH
SD-RAM
Intel TE28F160Flash ROM ASIC
Komponenten
IC Komponenten
ASIC
Komponenten
IC KomponentenApplication Specific Integrated Circuit:
ASICs sind ICs, die nur für die Anwendung in
einem bestimmten Produkt entwickelt und
produziert werden.
Integrated Circuit:
ICs, stellen im Gegensatz dazu eine
Lösung für den Markt dar.
Grundsätzlicher Aufbau
ASIC
Komponenten
Grundsätzlicher Aufbau
Beispiel für einen ASIC Baustein (hier AR7 Baureihe Texas Instruments)
ASIC
Komponenten
Grundsätzlicher Aufbau
Beispiel für einen IC Baustein (Microchip PIC16F62X Baureihe)
Standard-Analog
Standard-Logik
Standard-ICs
Mikroprozessoren
FPGAs
Speicher RAM/ROM
ASICs
Semi Custom Full Custom
Quelle: Hardware-Software-Codesign, Vieweg Verlag
Grundsätzlicher Aufbau
StandardzellenGate Array Makrozellen
Grundsätzlicher Aufbau
Die Abkürzung FPGA steht für
Field Programmable Gate Array
er stellt einen programmierbaren IC dar, auf dem
einfache bis komplexe logische Schaltungen
(Mikroprozessoren, Ethernetcontroller, Addierer,...)
mit Hilfe von Hardwarebeschreibungssprachen
„abgebildet“ werden können.
Man unterscheidet zwischen
wiederverwendbaren nicht wiederverwendbarenund
FPGAs.
Grundsätzlicher Aufbau
Wiederverwendbar
Nicht Wiederverwendbar
Programmierbare Logikbausteine
SRAM
EEPROM
EPROM
Antifused Fused Link
Quelle: http://www.eecg.toronto.edu/~vaughn/challenge/fpga_arch.html
FPGA SRAM basierend:
Grundsätzlicher Aufbau
Logic Block
Routing Channel
I/O Pad
Quelle: http://www.eecg.toronto.edu/~vaughn/challenge/fpga_arch.html
FPGA SRAM basierend:
Grundsätzlicher Aufbau
Logic
Block
Die Routing Logik belegt bis zu 90%
der Fläche eines FPGAs.
Spartan Platform Gates I/Os Logic CellsEmbedded Multipliers
Voltage
Spartan-3A 1.4M 502 25,344 32 18x18 3.3V - 1.2V
Spartan-3E 1.6M 376 33,192 36 18x18 3.3V - 1.2V
Spartan-3 5M 784 74,880 104 18x18 3.3V - 1.2V
Spartan-IIE 600K 514 15,552 – 3.3V - 1.5V
Spartan-II 200K 284 5,292 – 3.3V - 1.5V
Spartan-XL 40K 224 1,862 – 3.3V
Grundsätzlicher Aufbau
Xilinx Spartan FPGAs im Vergleich:
Grundsätzlicher Aufbau
Anwendung von FPGAs:
Bild: www.wikipedia.de
Im Parallelrechner
COPACABANA
der Universitäten Bochum
und Kiel werden 120 FPGAs
eingesetzt um die DES
Verschlüsselung zu brechen.
Die FPGAs sind vom Typ
Spartan3(1000).
Grundsätzlicher Aufbau
- Vollständig gefertigter IC, es sind
keine Anpassungen mehr möglich.
Full Custom ASIC:
- Teilweise vorgefertigte Schaltungen.
Es bleibt die Möglichkeit Verdrahtungen oder
Schaltungen anzupassen.
Semi Custom ASIC:
Grundsätzlicher Aufbau
Gate Arrays:
- weisen ähnliche Strukturen auf wie
FPGAs- auf einem Master befinden sich Ein-/
Ausgangsstufen und Logikgatter
- durch die Verdrahtung der Gatter wird die
Funktion der Schaltung festgelegt
Bild
: ht
tp:/
/ww
w.im
s-ch
ips.
de
Grundsätzlicher Aufbau
Standardzellen:
- weisen keine vorgefertigten Strukturen auf
- Grundfunktionen sind in Bibliotheken abgelegt
(z.B. Logikgatter)
Makrozellen:
- vereinen die Vorteile von Gate Arrays und
Standardzellen
Mikroprozessor Digitale Beschaltung
ASIC ASIC
ASICIC
oder
Mikroprozessor + Digitale Beschaltung
ASIC
=>System on a chip <=
Grundsätzlicher Aufbau
Entwicklungsschritte
Bei der Entwicklung von Embedded Systemen sind zwei
Arten der „Softwareentwicklung“ zu unterscheiden:
Die Entwicklung von Hardware Layouts :
Sie erfolgt über die Hardwarebeschreibungssprachen
(z.B. VHDL*, Verilog)
Die Entwicklung der Software :
Durch Cross Compiling in höheren Programmiersprachen
(C, C++, Java) wird der Quellcode für Embedded Systeme
erzeugt.
Da die Softwareentwicklung mit Embedded C den Schwerpunkt
der Seminarwoche am Spitzingsee bildet, werde ich in diesem
Referat nicht weiter auf diesen Punkt eingehen.
*Very High Speed Integrated Circuit Hardware Description Language
Entwicklungsschritte
1. Schritt: ASIC Spezifikation
Que
lle:
ww
w.a
ndre
as-s
chw
ope.
de
2. Schritt: ASIC Kodierung
3. Schritt: ASIC Synthese
4. Schritt: ASIC Layout
5. Schritt: ASIC Produktion
HD
LHardwarebeschreibungssprachen
Entwicklungsschritte
Que
lle:
ww
w.a
ndre
as-s
chw
ope.
de
Hardwarebeschreibungssprachen
EntwicklungsschritteHardwarebeschreibungssprachen (am Beispiel VHDL)
library IEEE;
use IEEE.STD_LOGIC_1164;
use IEEE.STD_LOGIC_ARITH;
use IEEE.STD_LOGIC_UNSIGNED;
entity count2 is
Port ( clk: in std_logic;
S1,S0: out std_logic);
end count2;
architecture behavioral of count 2 is
begin
process(clk)
variable Q:std_logic_vector(1 downto 0);
begin
if rising_edge(clk) then
Q := Q+1;
S0 <= Q(0);
S1 <= Q(1);
end if;
end process;
end behavioral;
EntwicklungsschritteHardwarebeschreibungssprachen
Durch HDL erzeugte Schaltungen werden als
Intellectual Property
bezeichnet.
Diese IP Cores können in Form von
Softcores
und
Hardcores
beim FPGA bzw. ASIC Entwurf genutzt werden.
FRAGEN?
Quellen: www.andreas-schwope.de
www.xilinx.com
www.eecg.toronto.edu
www.wikipedia.de
www.wikipedia.org
Hardware-Software-Codesign, Vieweg Verlag, ISBN 978-3-8348-0048-0
